CN113689818B - 闸极驱动电路及包含其的驱动晶片 - Google Patents

闸极驱动电路及包含其的驱动晶片 Download PDF

Info

Publication number
CN113689818B
CN113689818B CN202111239864.5A CN202111239864A CN113689818B CN 113689818 B CN113689818 B CN 113689818B CN 202111239864 A CN202111239864 A CN 202111239864A CN 113689818 B CN113689818 B CN 113689818B
Authority
CN
China
Prior art keywords
terminal
voltage
gate
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111239864.5A
Other languages
English (en)
Other versions
CN113689818A (zh
Inventor
蔡水河
王国荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Xinsheng Semiconductor Technology Co ltd
Original Assignee
Changzhou Xinsheng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Xinsheng Semiconductor Technology Co ltd filed Critical Changzhou Xinsheng Semiconductor Technology Co ltd
Priority to CN202111239864.5A priority Critical patent/CN113689818B/zh
Publication of CN113689818A publication Critical patent/CN113689818A/zh
Application granted granted Critical
Publication of CN113689818B publication Critical patent/CN113689818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种闸极驱动电路，包含低压电路及高压电路。低压电路输出第一讯号，且第一讯号之电压范围介于接地电压及操作电压之间。高压电路接收第一讯号，且将第一讯号转换成闸极驱动讯号，其中高压电路及低压电路之P型金氧半场效电晶体包含共用N型井，且共用N型井之电压为操作电压。利用本发明，能够提高晶片面积的使用效率。

Description

闸极驱动电路及包含其的驱动晶片
技术领域
本发明涉及驱动电路技术领域，尤其涉及一种闸极驱动电路及包含其的驱动晶片。
背景技术
在闸极驱动器晶片的设计中，因为半导体制程的限制，必须把闸极驱动器的电路完整分成高压电路区域及低压电路区域。由于两个区域所使用的电晶体元件不相同，因此两个区域之间需要设置一个布局间距，例如布局一个主动区、N型井，以及深层N型井等等，以避免两个区域的电路发生彼此干扰，进而影响驱动晶片的运作。
然而，设置布局间距除了受到半导体制程的影响之外，也造成了晶片面积的使用效率降低，进而影响了驱动晶片的制造成本。
发明内容
本发明要解决的技术问题是：为了解决现有技术中为了避免高压电路区域和低压电路区域会相互干扰而设置布局间距，导致晶片面积使用率低的技术问题。本发明提供一种闸极驱动电路及包含其的驱动晶片，通过低压电路及高压电路的P型金氧半场效电晶体借由共用N型井的方式，可以不需要设置布局间距在低压电路及高压电路的边界区域，使得晶片面积的使用效率提高。
本发明解决其技术问题所采用的技术方案是：一种闸极驱动电路，包含：
一低压电路，输出一第一讯号，且该第一讯号的电压范围介于一接地电压及一操作电压之间；该低压电路包含一双向移位暂存器及一输出控制器；
一高压电路，接收该第一讯号，且将该第一讯号转换成一闸极驱动讯号，该高压电路包含一位准转换器及一输出缓冲器；其中该高压电路及该低压电路的P型金氧半场效电晶体包含一共用N型井，且该共用N型井的电压为该操作电压。
进一步地，该位准转换器将该第一讯号的电压范围从该接地电压至该操作电压，转换成一低驱动电压至一高驱动电压。
进一步地，该位准转换器进一步包含：
一第一级转换电路，将该第一讯号的电压范围从该接地电压至该操作电压，转换成该低驱动电压至该操作电压，以产生一第二讯号；以及
一第二级转换电路，将该第二讯号的电压范围从该低驱动电压至该操作电压，转换成该低驱动电压至该高驱动电压，以产生该闸极驱动讯号。
进一步地，该第一级转换电路包含：
一第一P型金氧半场效电晶体，具有一第一漏极端、一第一基极端、一第一闸极端及一第一源极端，其中该第一源极端连接该第一基极端，且该第一闸极端、该第一源极端及该第一基极端接收该操作电压；
一第二P型金氧半场效电晶体，具有一第二漏极端、一第二基极端、一第二闸极端及一第二源极端，其中该第二源极端连接该第二基极端，且该第二闸极端、该第二漏极端及该第二基极端接收该操作电压；
一第一N型金氧半场效电晶体，具有一第三漏极端、一第三基极端、一第三闸极端及一第三源极端，其中该第三源极端连接该第三基极端，且接收该低驱动电压，其中该第三漏极端连接该第一漏极端，且该第三漏极端及该第一漏极端之间具有一第一节点；以及
一第二N型金氧半场效电晶体，具有一第四漏极端、一第四基极端、一第四闸极端及一第四源极端，其中该第四源极端连接该第四基极端，且接收该低驱动电压，其中该第四漏极端连接该第二漏极端，且该第四漏极端及该第二漏极端之间具有一第二节点，其中该第四闸极端连接至该第一节点，该第三闸极端连接至该第二节点，该第二节点之讯号为该第二讯号。
进一步地，该第二级转换电路包含：
一第三P型金氧半场效电晶体，具有一第五漏极端、一第五基极端、一第五闸极端及一第五源极端，其中该第五源极端连接该第五基极端，且接收该高驱动电压；
一第四P型金氧半场效电晶体，具有一第六漏极端、一第六基极端、一第六闸极端及一第六源极端，其中该第六源极端连接该第六基极端，且接收该高驱动电压；
一第三N型金氧半场效电晶体，具有一第七漏极端、一第七基极端、一第七闸极端及一第七源极端，其中该第七闸极端接收该第二讯号，其中该第七源极端连接该第七基极端，且接收该低驱动电压，其中该第七漏极端连接该第五漏极端，且该第七漏极端及该第五漏极端之间具有一第三节点，该第三节点连接至第六闸极端；以及
一第四N型金氧半场效电晶体，具有一第八漏极端、一第八基极端、一第八闸极端及一第八源极端，其中该第八闸极端连接至该第一节点，其中该第八源极端连接该第八基极端，且接收该低驱动电压，其中该第八漏极端连接该第六漏极端，且该第八漏极端及该第六漏极端之间具有一第四节点，其中该第四节点连接至第五闸极端，且该第四节点的讯号为该闸极驱动讯号。
进一步地，该低驱动电压为一负值电压。
进一步地，该双向移位暂存器接收一时脉讯号及一启动讯号。
进一步地，该输出控制器接收一使能讯号，以输出该第一讯号。
进一步地，包含该共用N型井的该低压电路的该P型金氧半场效电晶体，与包含该共用N型井的该高压电路的该P型金氧半场效电晶体具有不相同的闸极崩溃电压。
一种驱动晶片，包含如上所述的闸极驱动电路。
本发明的有益效果如下：
相较于现有技术，在本发明的实施例的闸极驱动电路中，低压电路及高压电路的P型金氧半场效电晶体借由共用N型井的方式，可以不需要设置布局间距在低压电路及高压电路的边界区域，使得晶片面积的使用效率提高。并且，使用上述闸极驱动电路的设计架构的驱动晶片，可以使得晶片的面积减小，进一步降低晶片的制造成本。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1为根据本发明之实施例的闸极驱动电路示意图。
图2为根据本发明之实施例的位准转换器之电路架构示意图。
图3为根据本发明之实施例的闸极驱动电路之共用N型井的俯视布局示意图。
图4为常规的闸极驱动电路之高压电路及低压电路的俯视布局示意图。
图5为根据本发明之实施例的包含闸极驱动电路之驱动晶片示意图。
图中：
10：闸极驱动电路
100：低压电路
110：双向移位暂存器
120：输出控制器
121：第一讯号
CLK：时脉讯号
GND：接地电压
OE：使能讯号
STV：启动讯号
VDD：操作电压
VGL：低驱动电压
VGH：高驱动电压
200：高压电路
210：位准转换器
211：第一级转换电路
212：第二级转换电路
A：第一节点
B：第二节点
C：第三节点
D：第四节点
MP1：第一P型金氧半场效电晶体
MP2：第二P型金氧半场效电晶体
MP3：第三P型金氧半场效电晶体
MP4：第四P型金氧半场效电晶体
MN1：第一N型金氧半场效电晶体
MN2：第二N型金氧半场效电晶体
MN3：第三N型金氧半场效电晶体
MN4：第四N型金氧半场效电晶体
OUT：输出讯号
HVPMOS：高电压P型金氧半场效电晶体
LVPMOS：低电压P型金氧半场效电晶体
AA：主动区
G：闸极区
NW_C：共用N型井
NW_L：低压N型井
NW_H：高压N型井
NW：N型井
PW：P型井
S：间隔区
220：输出缓冲器
221：闸极驱动讯号
20：驱动晶片。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
在所附图中，为了清楚起见，各个层、膜、面板、区域等的尺寸可能没有依照比例绘制。在整个说明书中，相同的元件符号表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。并且，“电性连接”或“耦合”可为二元件间存在其它元件。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域具有通常知识者理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
应当理解，尽管术语“第一”、 “第二”、 “第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、 “部件”、 “区域”、 “层”或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
如图1所示，本发明的实施例的闸极驱动电路10包含低压电路100及高压电路200。低压电路100为将所接收的讯号，经由低压电路100内部的元件，输出电压范围在接地电压GND及操作电压VDD之间的第一讯号121。
高压电路200为将接收的第一讯号121，再经由高压电路200内部的元件，转换成闸极驱动讯号221。具体而言，本发明的实施例的闸极驱动电路10可以应用于显示面板上，例如液晶显示器，或者是发光二极体显示器上，作为控制显示面板上的电晶体元件的开启与关闭。
根据图1所示的实施例，低压电路100可以由包含双向移位暂存器110及输出控制器120的电路所实施。具体而言，上述的双向移位暂存器110通过启动讯号STV及时脉讯号CLK，来控制输入到低压电路100的讯号，例如将输入的讯号进行串列或并行等等处理。而上述的输出控制器120则是通过使能讯号OE，控制低压电路100输出第一讯号121。
根据图1所示的实施例，高压电路200可以由包含位准转换器210及输出缓冲器220的电路所实施。具体而言，位准转换器210将高压电路200所接收的第一讯号121的电压范围进行分阶段的转换，电压范围为接地电压GND至操作电压VDD之间，分成两阶段转换成电压范围在低驱动电压VGL至高驱动电压VGH之间。输出缓冲器220则是可以控制显示面板上的电晶体元件的开启与关闭，以及将闸极驱动电路10的讯号传递至显示面板以进行驱动。
举例来说，位准转换器210可以包含第一级转换电路211及第二级转换电路212，第一级转换电路211将所接收的第一讯号121的电压范围，从接地电压GND至操作电压VDD之间，先转换成电压范围在低驱动电压VGL至操作电压VDD之间，再经由第二级转换电路212将电压范围从低驱动电压VGL至操作电压VDD之间，转换成电压范围在低驱动电压VGL至高驱动电压VGH之间。
应当理解的是，以上的电压范围的转换方式，仅作为实施例进行描述，并不以此作为限制；位准转换器210可以根据电路设计的实际需求做出适当的调整。关于以上实施例的位准转换器210所包含的第一级转换电路211及第二级转换电路212，将在以下进一步描述。
如图2所示，位准转换器210的第一级转换电路211可以包含第一P型金氧半场效电晶体MP1、第二P型金氧半场效电晶体MP2、第一N型金氧半场效电晶体MN1，以及第二N型金氧半场效电晶体MN2。
第一P型金氧半场效电晶体MP1具有第一漏极端、第一基极端、第一闸极端，以及第一源极端。第一源极端连接第一基极端，且第一闸极端、第一源极端及第一基极端接收操作电压VDD。
第二P型金氧半场效电晶体MP2具有第二漏极端、第二基极端、第二闸极端，以及第二源极端。第二源极端连接第二基极端，且第二闸极端、第二源极端及第二基极端接收操作电压VDD。
第一N型金氧半场效电晶体MN1具有第三漏极端、第三基极端、第三闸极端，以及第三源极端。第三源极端连接第三基极端，且接收低驱动电压VGL，第三漏极端连接第一P型金氧半场效电晶体MP1的第一漏极端，且第三漏极端及第一漏极端之间具有第一节点A。
第二N型金氧半场效电晶体MN2具有第四漏极端、第四基极端、第四闸极端，以及第四源极端。第四源极端连接第四基极端，且接收低驱动电压VGL，第四漏极端连接第二P型金氧半场效电晶体MP2的第二漏极端，且第四漏极端及第二漏极端之间具有第二节点B。第四闸极端连接至第一节点A，第三闸极端连接至第二节点B，且第二节点B的讯号为第二讯号。
经由以上的电路架构，可以理解，低压电路100在输入高压电路200时，电压范围在接地电压GND及操作电压VDD之间，经过高压电路200中的位准转换器210的第一级转换电路211的转换，在第二节点B时的电压讯号，即第二讯号的电压范围已经转换到低驱动电压VGL及操作电压VDD之间。
关于第二级转换电路212的实施方式，在此进一步详细描述，如图2所示，第二级转换电路212可以包含第三P型金氧半场效电晶体MP3、第四P型金氧半场效电晶体MP4、第三N型金氧半场效电晶体MN3，以及第四N型金氧半场效电晶体MN4。
第三P型金氧半场效电晶体MP3具有第五漏极端、第五基极端、第五闸极端及第五源极端。第五源极端连接第五基极端，且接收高驱动电压VGH。
第四P型金氧半场效电晶体MP4具有第六漏极端、第六基极端、第六闸极端，以及第六源极端。第六源极端连接第六基极端，且接收高驱动电压VGH。
第三N型金氧半场效电晶体MN3具有第七漏极端、第七基极端、第七闸极端，以及第七源极端。第七闸极端接收第二讯号，第七源极端连接第七基极端，且接收低驱动电压VGL。第七漏极端连接第三P型金氧半场效电晶体MP3的第五漏极端，且第七漏极端及第五漏极端之间具有第三节点C，第三节点C连接至第六闸极端。
第四N型金氧半场效电晶体MN4具有第八漏极端、第八基极端、第八闸极端，以及第八源极端。第八闸极端连接至第一级转换电路211中，第一N型金氧半场效电晶体MN1的第三漏极端与第一P型金氧半场效电晶体MP1的第一漏极端之间的第一节点A。
第八源极端连接第八基极端，且接收低驱动电压VGL。第八漏极端连接第四P型金氧半场效电晶体MP4的第六漏极端，且第八漏极端及第六漏极端之间具有第四节点D。第四节点D连接至第三P型金氧半场效电晶体MP3的第五闸极端，且第四节点D的讯号为闸极驱动讯号221。
经由以上的描述，借由第二级转换电路212的电路架构，能够将第一级转换电路211的第二节点B的讯号，即第二讯号，进一步转换成电压范围在低驱动电压VGL至高驱动电压VGH的闸极驱动讯号221。并且，图2中的第四节点D的讯号为输出缓冲器220的输入讯号，输出缓冲器220的输出讯号即为闸极驱动讯号221，可以作为整个闸极驱动电路10的输出讯号OUT，应用至上述的显示面板的电晶体元件的开启与关闭。
应当理解的是，以上的第一级转换电路211及第二级转换电路212的电路架构，仅作为实施例进行描述，并不以此作为限制。第一级转换电路211及第二级转换电路212的实际电路配置，可以视设计需求做出适当的调整。
根据本发明的实施例，第一级转换电路211中的低驱动电压VGL可以设定为相对于接地电压GND为一个负值电压，先将输入至高压电路200的讯号的电压范围，扩大成操作电压VDD至低驱动电压VGL的范围，但是低驱动电压VGL的数值，仅作为实施例进行描述，并不以此作为限制，可以依设计需求作适当调整。
以下将搭配示例性的电路布局图，详细说明上述的闸极驱动电路10的架构可以达成提高晶片面积的使用效率的实施方式。
本文参考作为理想化实施例的示意图的截面图来描述示例性实施例。因此，可以预期到作为例如制造技术及/或公差的结果的图示的形状变化。因此，本文所述的实施例不应被解释为限于如本文所示的区域的特定形状，而是包括例如由制造导致的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外，所示的锐角可以是圆的。因此，图中所示的区域本质上是示意性的，并且它们的形状不是旨在示出区域的精确形状，并且不是旨在限制权利要求的范围。
参阅第3图，其为根据本发明之实施例的闸极驱动电路之共用N型井的俯视布局示意图。如图3所示，低压电路100区域中的矩形虚线所围的区域代表低电压P型金氧半场效电晶体LVPMOS，高压电路200区域中的矩形虚线所围的区域代表高电压P型金氧半场效电晶体HVPMOS。图2中，位准转换器210的第一级转换电路211及第二级转换电路212内包含的电晶体，即第一P型金氧半场效电晶体MP1至第四P型金氧半场效电晶体MP4，可以由图3中的高电压P型金氧半场效电晶体HVPMOS作为示例来实施。
应当理解的是，为了便于说明，图3中的高电压P型金氧半场效电晶体HVPMOS的俯视布局示意图，省略了部分的结构。图3中矩形虚线所围的区域内，矩形实线所围的区域可以代表主动区AA，用于定义第一P型金氧半场效电晶体MP1至第四P型金氧半场效电晶体MP4中的漏极端与源极端。图3中矩形虚线所围的区域内，以斜线填满的矩形实线所围的区域，可以定义第一P型金氧半场效电晶体MP1至第四P型金氧半场效电晶体MP4中的闸极区G，闸极区G与主动区AA的相对位置可以是闸极端叠置在主动区AA上，但并不以此为限。
另外，第一P型金氧半场效电晶体MP1至第四P型金氧半场效电晶体MP4中的基极端，可以设置在矩形虚线内的其他区域设置主动区AA来实施，而P型金氧半场效电晶体的N型井，通常范围更大，会将P型金氧半场效电晶体的漏极端、源极端，以及基极端包围住，如图3中的共用N型井NW_C。
在图2中，第一P型金氧半场效电晶体MP1至第四P型金氧半场效电晶体MP4各自的源极端与基极端连接，其在图3中的布局方式，举例来说，可以在对应源极端与基极端的主动区AA上设置接触孔，并且以金属连线彼此连接来实施，但为了便于说明，图3中关于基极端的设置，以及与源极端的连接省略未绘示。
搭配以上描述与图2及图3可以理解，高压电路200中的第一P型金氧半场效电晶体MP1至第四P型金氧半场效电晶体MP4的电路架构，因为源极端与基极端连接，且电压为操作电压VDD，因此高压电路200的第一P型金氧半场效电晶体MP1至第四P型金氧半场效电晶体MP4中的基极端，与相邻的低压电路100中的P型电晶体的基极端可以用共用N型井NW_C连接，低压电路100中的元件不会有大电压讯号经过而损坏的情形发生。
接著参阅图4，其为常规的闸极驱动电路之高压电路及低压电路的俯视布局示意图。如图4所示，若是高压电路200中的P型电晶体，没有如图2中的电路架构，则必须在与低压电路100相邻的区域设置间隔区S，即是高压电路200中的高压N型井NW_H，必须经由间隔区S与低压电路100中的低压N型井NW_L做出区隔，以防止高压电路200的高压N型井NW_H在操作时，将大电压的讯号传递到低压电路100中的元件造成损毁，这就需要占用较大的晶片面积，造成了晶片面积的使用效率降低。
根据本发明的实施例，在高压电路200中具有共用N型井NW_C的P型电晶体，与低压电路100中具有共用N型井NW_C的P型电晶体，在设计上，例如考虑其性能以及其所能承受的电压大小，较佳为选用不同的元件，像是在低压电路100中使用闸极氧化层厚度较薄，闸极崩溃电压较低的电晶体，而在高压电路200中使用闸极氧化层厚度较厚，闸极崩溃电压较高的电晶体。
应当理解的是，图3及图4中的各个区域，为了方便描述并未以实际的比例绘制，例如，图3及图4下方的P型井PW及N型井NW，通常其尺寸会比电晶体大，P型井PW和N型井NW是植入在半导体基板上的，用于连接电晶体。另外，在低压电路100中，通常使用较低的电压操作，尺寸也比高压电路200中的电晶体小，且考虑高压电路200与低压电路100在实际操作时的电压差距，间隔区S的宽度可能比低压电路100中的电晶体元件更大。
因此，采用如图2的电路架构的位准转换器210，可以不需要设置如图4中的间隔区S，减少晶片面积的浪费，提高晶片面积的使用效率。然而，以上描述仅作为示例性的实施方式，并不以此作为限制，只要能将闸极驱动电路10中的高压电路200中的元件做适当设计，使P型电晶体的N型井NW在使用时的电压与低压电路100中的P型电晶体的N型井NW的电压相同，均能达成不需要设置如图4中的间隔区S的效果。
接着参阅图5，一种驱动晶片20，包含如上述的闸极驱动电路10。如图5所示，上述的闸极驱动电路10可以应用至显示面板的驱动晶片20中，并且借由以上描述的电路架构，将占用驱动晶片20的晶片面积最小化。驱动晶片20除了包含以上描述的闸极驱动电路10，还可以将闸极驱动电路10所节省的晶片面积给其他电路做有效利用的效果，例如再将驱动显示面板所需的源极驱动电路一并整合至驱动晶片20中。
综上所述，本发明的闸极驱动电路，在高压电路200内设置位准转换器210，位准转换器210将第一讯号的电压范围从接地电压至操作电压，转换成低驱动电压至高驱动电压之间，使得低压电路的P型金氧半场效电晶体和高压电路的P型金氧半场效电晶体能够共用N型井，低压电路100中的元件不会发生有大电压讯号经过而损坏的情形发生，从而可以不需要设置布局间距在低压电路及高压电路的边界区域，使得晶片面积的使用效率提高。并且，使用上述闸极驱动电路的设计架构的驱动晶片，可以使得晶片的面积减小，进一步降低晶片的制造成本。
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要如权利要求范围来确定其技术性范围。

Claims (10)

1.一种闸极驱动电路，包含：
一低压电路，输出一第一讯号，且所述第一讯号的电压范围为从接地电压至操作电压；所述低压电路包含一双向移位暂存器及一输出控制器；
一高压电路，接收所述第一讯号，且将所述第一讯号转换成一闸极驱动讯号，所述高压电路包含一位准转换器及一输出缓冲器；其中，所述高压电路及所述低压电路的P型金氧半场效电晶体包含一共用N型井，且所述共用N型井的电压为所述操作电压。
2.如权利要求1所述的闸极驱动电路，其特征在于，所述位准转换器将所述第一讯号的电压范围从所述接地电压至所述操作电压，转换成一低驱动电压至一高驱动电压。
3.如权利要求2所述的闸极驱动电路，其特征在于，所述位准转换器进一步包含：
一第一级转换电路，将所述第一讯号的电压范围从所述接地电压至所述操作电压，转换成所述低驱动电压至所述操作电压，以产生一第二讯号；以及
一第二级转换电路，将所述第二讯号的电压范围从所述低驱动电压至所述操作电压，转换成所述低驱动电压至所述高驱动电压，以产生所述闸极驱动讯号。
4.如权利要求3所述的闸极驱动电路，其特征在于，所述第一级转换电路包含：
一第一P型金氧半场效电晶体，具有一第一漏极端、一第一基极端、一第一闸极端及一第一源极端，其中，所述第一源极端连接所述第一基极端，且所述第一闸极端、所述第一源极端及所述第一基极端接收所述操作电压；
一第二P型金氧半场效电晶体，具有一第二漏极端、一第二基极端、一第二闸极端及一第二源极端，其中，所述第二源极端连接所述第二基极端，且所述第二闸极端、所述第二漏极端及所述第二基极端接收所述操作电压；
一第一N型金氧半场效电晶体，具有一第三漏极端、一第三基极端、一第三闸极端及一第三源极端，其中，所述第三源极端连接所述第三基极端，且接收所述低驱动电压，其中，所述第三漏极端连接所述第一漏极端，且所述第三漏极端及所述第一漏极端之间具有一第一节点；以及
一第二N型金氧半场效电晶体，具有一第四漏极端、一第四基极端、一第四闸极端及一第四源极端，其中，所述第四源极端连接所述第四基极端，且接收所述低驱动电压，其中，所述第四漏极端连接所述第二漏极端，且所述第四漏极端及所述第二漏极端之间具有一第二节点，其中，所述第四闸极端连接至所述第一节点，所述第三闸极端连接至所述第二节点，所述第二节点之讯号为所述第二讯号。
5.如权利要求4所述的闸极驱动电路，其特征在于，所述第二级转换电路包含：
一第三P型金氧半场效电晶体，具有一第五漏极端、一第五基极端、一第五闸极端及一第五源极端，其中，所述第五源极端连接所述第五基极端，且接收所述高驱动电压；
一第四P型金氧半场效电晶体，具有一第六漏极端、一第六基极端、一第六闸极端及一第六源极端，其中，所述第六源极端连接所述第六基极端，且接收所述高驱动电压；
一第三N型金氧半场效电晶体，具有一第七漏极端、一第七基极端、一第七闸极端及一第七源极端，其中，所述第七闸极端接收所述第二讯号，其中，所述第七源极端连接所述第七基极端，且接收所述低驱动电压，其中，所述第七漏极端连接所述第五漏极端，且所述第七漏极端及所述第五漏极端之间具有一第三节点，所述第三节点连接至第六闸极端；以及
一第四N型金氧半场效电晶体，具有一第八漏极端、一第八基极端、一第八闸极端及一第八源极端，其中，所述第八闸极端连接至所述第一节点，其中，所述第八源极端连接所述第八基极端，且接收所述低驱动电压，其中，所述第八漏极端连接所述第六漏极端，且所述第八漏极端及所述第六漏极端之间具有一第四节点，其中所述第四节点连接至第五闸极端，且所述第四节点的讯号为所述闸极驱动讯号。
6.如权利要求2所述的闸极驱动电路，其特征在于，所述低驱动电压为一负值电压。
7.如权利要求1所述的闸极驱动电路，其特征在于，所述双向移位暂存器接收一时脉讯号及一启动讯号。
8.如权利要求1所述的闸极驱动电路，其特征在于，所述输出控制器接收一使能讯号，以输出所述第一讯号。
9.如权利要求1所述的闸极驱动电路，其特征在于，包含所述共用N型井的所述低压电路的所述P型金氧半场效电晶体，与包含所述共用N型井的所述高压电路的所述P型金氧半场效电晶体具有不相同的闸极崩溃电压。
10.一种驱动晶片，包含如权利要求1-9任一项所述的闸极驱动电路。
CN202111239864.5A 2021-10-25 2021-10-25 闸极驱动电路及包含其的驱动晶片 Active CN113689818B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111239864.5A CN113689818B (zh) 2021-10-25 2021-10-25 闸极驱动电路及包含其的驱动晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111239864.5A CN113689818B (zh) 2021-10-25 2021-10-25 闸极驱动电路及包含其的驱动晶片

Publications (2)

Publication Number Publication Date
CN113689818A CN113689818A (zh) 2021-11-23
CN113689818B true CN113689818B (zh) 2022-02-11

Family

ID=78587796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111239864.5A Active CN113689818B (zh) 2021-10-25 2021-10-25 闸极驱动电路及包含其的驱动晶片

Country Status (1)

Country Link
CN (1) CN113689818B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501084B2 (ja) * 2006-10-10 2010-07-14 エプソンイメージングデバイス株式会社 液晶表示装置及び電源回路
CN101452131B (zh) * 2007-11-30 2010-09-29 瀚宇彩晶股份有限公司 内建电容耦合效应补偿功能的液晶显示装置及方法
TWI391903B (zh) * 2008-08-06 2013-04-01 Novatek Microelectronics Corp 閘極驅動電路
CN101656052B (zh) * 2008-08-19 2011-12-07 联咏科技股份有限公司 栅极驱动电路
CN102034440B (zh) * 2009-09-24 2012-12-19 瑞鼎科技股份有限公司 栅极驱动器及其操作方法

Also Published As

Publication number Publication date
CN113689818A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
US7557639B2 (en) Semiconductor device employing standby current reduction
JP3562725B2 (ja) 出力バッファ回路、および入出力バッファ回路
US6747897B2 (en) Semiconductor charge pump circuit and nonvolatile semiconductor memory device
US7920018B2 (en) Booster circuit
US20160006349A1 (en) Four-phase charge pump circuit
US20190096307A1 (en) Shift register unit and method for driving the same, gate driving circuit, array substrate and display apparatus
JP5988062B2 (ja) 半導体集積回路
US8648849B2 (en) Buffer circuit
CN102622954A (zh) 双向移位暂存器及其驱动方法
US7110229B2 (en) ESD protection circuit and display panel using the same
US11979156B2 (en) Level shifter
EP1708265A2 (en) MOS capacitor with reduced capacitance
US20100283533A1 (en) Charge pump circuit and method
US20040104761A1 (en) Charge pump and voltage doubler using the same
US8400184B2 (en) Semiconductor device and level shift circuit using the same
CN113689818A (zh) 闸极驱动电路及包含其的驱动晶片
US20050200622A1 (en) Power supply circuit, driver IC using the power supply circuit, liquid crystal display device, and electronic instrument
CN114447072A (zh) 显示面板及显示终端
CN108781071B (zh) 方波产生方法及方波产生电路
US11114937B2 (en) Charge pump circuit
TWI797796B (zh) 閘極驅動電路及包含其之驅動晶片
CN110866372B (zh) n倍驱动两输入与非门标准单元及其版图
US20110317456A1 (en) Optimum structure for charge pump circuit with bipolar output
JP2010232789A (ja) 半導体集積回路、半導体集積回路の駆動方法、表示装置および電子機器
US8350840B2 (en) Switching circuit, DC-DC converter and display driver integrated circuit including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Gate driver circuit and driver chip including the same

Effective date of registration: 20220816

Granted publication date: 20220211

Pledgee: China Zheshang Bank Co.,Ltd. Changzhou Branch

Pledgor: Changzhou Xinsheng Semiconductor Technology Co.,Ltd.

Registration number: Y2022980012782