CN113675151A - 半导体封装件 - Google Patents
半导体封装件 Download PDFInfo
- Publication number
- CN113675151A CN113675151A CN202110824613.7A CN202110824613A CN113675151A CN 113675151 A CN113675151 A CN 113675151A CN 202110824613 A CN202110824613 A CN 202110824613A CN 113675151 A CN113675151 A CN 113675151A
- Authority
- CN
- China
- Prior art keywords
- region
- support structure
- semiconductor package
- bonding material
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明的实施例提供了一种半导体封装件,包括:第一元件;支撑结构,具有第一表面以及与第一表面相对的第二表面,第一表面具有第一区域和第二区域,第一区域用于支撑第一元件;第一接合材料,设置在第二区域中以连接支撑结构与第一元件。本发明的目的在于提供一种半导体封装件,以优化半导体封装件的性能。
Description
技术领域
本申请的实施例涉及半导体封装件。
背景技术
随着封装技术的演进,各式各样的封装结构亦推陈出新,整体封装尺寸也越来越小,以传统的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)的图像传感器来说,通常需要透镜(Lens)与盖体(Lid)组合成透镜模块,以利于将外界光线传导至传感器上。
发明内容
针对相关技术中存在的问题,本发明的目的在于提供一种半导体封装件,以优化半导体封装件的性能。
为实现上述目的,本发明的实施例提供了一种半导体封装件,包括:第一元件;支撑结构,具有第一表面以及与第一表面相对的第二表面,第一表面具有第一区域和第二区域,第一区域用于支撑第一元件;第一接合材料,设置在第二区域中以连接支撑结构与第一元件。
在一些实施例中,第二区域比第一区域更接近第二表面。
在一些实施例中,第一元件为光学元件或载板。
在一些实施例中,支撑结构包括沿平行于第一表面的第一区域的第一方向延伸的突出部,第一接合材料位于突出部与第一元件之间。
在一些实施例中,支撑结构包括沿垂直于第一表面的第一区域的第一方向延伸的柱,第二区域为柱在第一表面上的第一凹槽。
在一些实施例中,第二表面具有第三区域和第四区域,第三区域用于支撑第二元件,第四区域用于设置第二接合材料以连接支撑件与第二元件。
在一些实施例中,第四区域比第三区域更接近第一表面。
在一些实施例中,还包括:电子元件,设置在第二元件上,在垂直于第一表面的第一区域的第一方向上,电子元件具有未与支撑结构重叠的部分。
在一些实施例中,支撑结构环绕电子元件。
在一些实施例中,第二区域和第四区域暴露于支撑件的内侧,内侧面向电子元件。
在一些实施例中,第二区域和第四区域未暴露于支撑件的外侧,外侧背向电子元件。
在一些实施例中,支撑结构具有开孔,在垂直于第二表面的第三区域第二方向上,电子元件的部分与开孔重叠。
在一些实施例中,电子元件为晶片。
在一些实施例中,支撑结构包括沿垂直于第二表面的第三区域第二方向延伸的柱,第四区域为柱在第二表面上的第二凹槽。
在一些实施例中,第四区域面向位于第二元件中的第三凹槽。
在一些实施例中,第二区域面向位于第一元件中的第四凹槽。
在一些实施例中,支撑结构的材料为橡胶、环氧树脂模塑料或液晶聚合物。
在一些实施例中,第二区域是垂直于第一区域延伸的孔状凹槽。
在一些实施例中,第二区域是平行于第一区域延伸的条状凹槽。
在一些实施例中,第二区域形成为闭环。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本发明的各个方面。应该指出,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1至图5示出了根据本申请不同实施例的半导体封装件的结构示意图。
具体实施方式
为更好的理解本申请实施例的精神,以下结合本申请的部分优选实施例对其作进一步说明。
本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中,将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
如本文中所使用,术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时,所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说,当结合数值使用时,术语可指代小于或等于所述数值的±10%的变化范围,例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%。举例来说,如果两个数值之间的差值小于或等于所述值的平均值的±10%(例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%),那么可认为所述两个数值“大体上”相同。
在本说明书中,除非经特别指定或限定之外,相对性的用词例如:“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便,且并不要求将本申请以特定的方向建构或操作。
另外,有时在本文中以范围格式呈现量、比率和其它数值。应理解,此类范围格式是用于便利及简洁起见,且应灵活地理解,不仅包含明确地指定为范围限制的数值,而且包含涵盖于所述范围内的所有个别数值或子范围,如同明确地指定每一数值及子范围一般。
再者,为便于描述,“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
目前现有的半导体封装结构,组件内部高度控制不均匀,会造成后制程压模良率损失,当玻璃贴片到特定应用集成电路(ASIC)芯片时会有胶水溢出风险,进而造成感应区或打线区被胶水覆盖而产生良率损失。再者由毛细现象所造成的胶水溢胶控制不易,不平坦粘合线厚度(BLT)的高度公差取决于打件时的力量。目前即便制程精进,仍会有不平坦粘合线厚度的问题存在,此外封装件的厚度仍无法降低。
参见图1,目前光学组件对彼此之间的距离变异量非常敏感,芯片与光学组件间的距离公差需不大于50μm。公差的来源包含有:组件间的粘合线厚度(bond-line thickness,BLT),支撑结构和基板之间的BLT通常为约25μm,光学元件和支撑结构之间的BLT通常为约25μm,晶片和基板之间的BLT通常为约25μm;支撑结构(例如,Lid(盖))射出成形导致的高度误差,通常为约40μm;晶片加工工艺(例如,研磨)形成的误差,通常为约15μm。粘合线厚度受限于所选用胶种特性及其适用制程,部份胶种的组成包含纤维,公差改善幅度下限不可能为零。支撑结构公差源于模具制造能力与原物料射出后收缩比率,芯片公差取决于研磨精度。
下面将参照附图,对本申请的半导体封装件100作具体阐述。
参见图1和图2,本发明的实施例提供了一种半导体封装件100,包括:第一元件10;支撑结构12,具有第一表面21以及与第一表面21相对的第二表面22,第一表面21具有第一区域211和第二区域212,第一区域211用于支撑第一元件10;第一接合材料14,设置在第二区域212中以连接支撑结构12与第一元件10。在一些实施例中,第二区域212比第一区域211更接近第二表面22。在一些实施例中,第一元件10为光学元件或载板。在一些实施例中,支撑结构12的材料为橡胶、环氧树脂模塑料(Epoxy Molding Compound,EMC)或液晶聚合物(Liquid Crystal Polymer,LCP)。
参见图1,在一些实施例中,支撑结构12包括沿平行于第一区域211的第一方向D1(水平方向)延伸的突出部121,第一接合材料14位于突出部121与第一元件10之间。
参见图1和图2,在一些实施例中,第二表面22具有第三区域223和第四区域224,第三区域223用于支撑第二元件30,第四区域224用于设置第二接合材料16以连接支撑件12与第二元件30。在一些实施例中,第四区域224比第三区域223更接近第一表面21。在一些实施例中,还包括:电子元件40,设置在第二元件30上。在垂直于第三区域223的第二方向D2上,电子元件40具有未与支撑结构12重叠的部分。在一些实施例中,支撑结构12环绕电子元件40。在一些实施例中,电子元件40为晶片。
图1所示实施例的支撑结构12的突出部121在第二方向D2(竖直方向)上部分地覆盖电子元件40。支撑结构12具有位于突出部121之间的开孔18,在垂直于第三区域223的第二方向D2上,电子元件40的部分与开孔18重叠。
参见图1,在一些实施例中,第二区域212和第四区域224暴露于支撑件12的面向电子元件40的内侧。
参见图1和图2,在一些实施例中,第二区域212和第四区域224未暴露于支撑件的背向电子元件40的外侧。
参见图2,在一些实施例中,支撑结12包括沿垂直于第一区域211的第二方向D2延伸的柱,第二区域212为柱在第一表面21上的第一凹槽,第四区域224为柱在第二表面22上的第二凹槽。
在一些实施例中,形成图1和图2所示实施例的半导体封装件100的流程为:在第二元件30上设置电子元件40;在电子元件40周围点胶(第二接合材料16);将支撑结构12设置在第二元件30上,并且将第四区域224对准第二接合材料16;在第二区域212中设置第一接合材料14;将第一元件10设置在支撑结构12上。在一些实施例中,第一接合材料14和第二接合材料16的厚度例如为约70μm。
参见图3,在一些实施例中,第四区域224面向位于第二元件30中的第三凹槽53。在一些实施例中,第二区域212面向位于第一元件10中的第四凹槽54。由于支撑结构12为射出(铸模)成型,因此,将凹槽设计在支撑结构12上的制程更简单,精度更精准。
图4示出了图2所示实施例的支撑结构12的俯视图,在一些实施例中,第二区域212是垂直于第一区域211(垂直于纸面,即沿第二方向D2)延伸的孔状凹槽(即,孔的轴线垂直于第一区域211),第一接合材料14位于第二区域212中。
图5示出了图2所示实施例的支撑结构12的俯视图,在一些实施例中,第一区域212是平行于第一区域211(平行于纸面,即沿第一方向D1)延伸的条状凹槽,第一接合材料14位于其中。在一些实施例中,第二区域212形成为闭环。
不论是孔状凹槽、条状凹槽或是环形凹槽,只要能使得接合材料不完全覆盖光学元件与支撑结构之间的接触面,或是不完全覆盖基板与支撑结构之间的接触面,即可消除支撑元件与基板或光学元件之间的BLT。
本申请的实施例设置了接合材料的容置空间,使支撑结构分别与基板或光学元件直接接触,进而消除上下的BLT问题。通过高低差的设计概念消除了半导体封装件在高度上关于支撑元件与基板或光学元件之间的BLT的误差变数。支撑元件的设计低点让位作为接合材料的蓄积空间,当光学元件(或基板)与支撑元件贴合时,支撑元件的设计高点(直接接触点)处不存在接合材料/粘贴胶。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种半导体封装件,其特征在于,包括:
第一元件;
支撑结构,具有第一表面以及与所述第一表面相对的第二表面,所述第一表面具有第一区域和第二区域,所述第一区域用于支撑所述第一元件;
第一接合材料,设置在所述第二区域中以连接所述支撑结构与所述第一元件。
2.根据权利要求1所述的半导体封装件,其特征在于,所述第二区域比所述第一区域更接近所述第二表面。
3.根据权利要求1所述的半导体封装件,其特征在于,所述支撑结构包括沿平行于所述第一表面的所述第一区域的第一方向延伸的突出部,所述第一接合材料位于所述突出部与所述第一元件之间。
4.根据权利要求1所述的半导体封装件,其特征在于,所述支撑结构包括沿垂直于所述第一表面的所述第一区域的第二方向延伸的柱,所述第二区域为所述柱在所述第一表面上的第一凹槽。
5.根据权利要求1所述的半导体封装件,其特征在于,所述第二表面具有第三区域和第四区域,所述第三区域用于支撑第二元件,所述第四区域用于设置第二接合材料以连接所述支撑件与所述第二元件。
6.根据权利要求5所述的半导体封装件,其特征在于,所述第四区域比所述第三区域更接近所述第一表面。
7.根据权利要求5所述的半导体封装件,其特征在于,还包括:
电子元件,设置在所述第二元件上,所述支撑结构具有开孔,在垂直于所述第二表面的所述第三区域的第二方向上,所述电子元件的所述部分与所述开孔重叠。
8.根据权利要求5所述的半导体封装件,其特征在于,所述支撑结构包括沿垂直于所述第二表面的所述第三区域的第二方向延伸的柱,所述第四区域为所述柱在所述第二表面上的第二凹槽。
9.根据权利要求5所述的半导体封装件,其特征在于,所述第四区域面向位于所述第二元件中的第三凹槽。
10.根据权利要求1所述的半导体封装件,其特征在于,所述第二区域面向位于所述第一元件中的第四凹槽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110824613.7A CN113675151A (zh) | 2021-07-21 | 2021-07-21 | 半导体封装件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110824613.7A CN113675151A (zh) | 2021-07-21 | 2021-07-21 | 半导体封装件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113675151A true CN113675151A (zh) | 2021-11-19 |
Family
ID=78539763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110824613.7A Pending CN113675151A (zh) | 2021-07-21 | 2021-07-21 | 半导体封装件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113675151A (zh) |
-
2021
- 2021-07-21 CN CN202110824613.7A patent/CN113675151A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7199438B2 (en) | Overmolded optical package | |
EP2097725B1 (en) | Control aperture for an ir sensor | |
US7644615B2 (en) | Humidity sensor having humidity sensitive film and method for manufacturing the same | |
US20120181639A1 (en) | Component and method for the manufacture thereof | |
US20060202041A1 (en) | Integrated circuit card and a method for manufacturing the same | |
CN102623471B (zh) | 图像传感器的封装方法 | |
TWI694277B (zh) | 鏡頭模組及該鏡頭模組的組裝方法 | |
US7388192B2 (en) | Image sensing module and process for packaging the same | |
CN114845014A (zh) | 感光组件和摄像模组及其制造方法 | |
US9664576B2 (en) | Load detector and electronic unit using the same | |
CN101159279A (zh) | 半导体摄像元件及其制法、半导体摄像元件模块及装置 | |
US20170088416A1 (en) | Encapsulated device of semiconductor material with reduced sensitivity to thermo-mechanical stresses | |
JP4824461B2 (ja) | カメラモジュール | |
US7084922B2 (en) | Pickup device | |
US7086600B2 (en) | Electronic device and method of manufacturing the same | |
US7829982B2 (en) | Lead frame, sensor including lead frame and method of forming sensor including lead frame | |
US20070194439A1 (en) | Solid-state imaging device, fabrication method of the same, and camera module | |
CN109979886B (zh) | 用于电子电路封装件的盖子 | |
CN110839124A (zh) | 镜头模组及该镜头模组的组装方法 | |
CN113675151A (zh) | 半导体封装件 | |
WO2021190141A1 (zh) | 芯片的封装结构及其封装方法 | |
TW201415612A (zh) | 高解析相機模組之結構及製造方法 | |
JP2007322191A (ja) | 半導体加速度センサ | |
US11656416B2 (en) | Optical waveguide connection assembly and optical module comprising optical waveguide connection assembly | |
US11996505B2 (en) | Vacuum injection molding for optoelectronic modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |