CN1136746A - 视频信号伸缩和与电脑图形影像重叠的装置 - Google Patents

Abstract

一种视频信号伸缩及与电脑图形影像重叠的装置。其包含(1)视频信号伸缩缓冲器，它根据伸缩系数而放大或缩小；(2)可编程影像重叠控制器，它使用色彩控制键信号和视窗控制键信号的方法，共同产生影像重叠的控制信号，而且它提供了可编程的色彩键样式和视窗的定义区域；(3)自动调整的时序产生器，它能参考电脑图形的水平同步信号，而自动根据视频信号显示所需的点数，产生所需的像素时钟。

Description

视频信号伸缩和与电脑图 形影像重叠的装置

本发明涉及一种视频信号(Video)伸缩(Scale)及与电脑图形(Computer Graphics)影像重叠的装置。

以往视频信号伸缩的方式，在处理放大和缩小时，为了配合输入和输出的时序，影像缩小的电路必须做在视频信号缓冲器之前。该方法在像素(Pixel)数据存入缓冲器之前，电路就要根据伸缩的需求，存入或丢掉某笔像素数据。而相对的，该方法的影像放大电路则必须做在视频信号缓冲器之后，在像素送出缓冲器之前，电路就要根据伸缩的需求，重复送出目前的像素数据或是跳到下笔像素。这样的做法对于影像处理上的弹性太小。假如要再对原来的影像做第二次伸缩则不太方便。而且必须使用两套电路来处理视频信号的放大和缩小，在电路设计上并不经济。

而在视频信号和电脑图形重叠处理上，目前常见的做法有两种。一是共用影像格(frame)缓冲器，由视频信号直接把数字影像填在电脑图形的显示存储器(Display Memory)上。而另一种则是使用控制键(Key)信号的方式，将两个影像来源(视频信号和电脑图形)用多工器造成视觉重叠的效果。前者，它在电脑图形的显示存储器中规划某个区域存放视频信号数据。视频信号就透过某个视频信号接口将数据存到电脑图形上所规划的存储器上。所以当电脑图形把影像数据送出显示时，视频信号影像就会随着电脑图形影像数据一起送出。使用这种作法，电脑图形就必须提供视频信号接口。所以视频信号的系统设计上就必须配合电脑图形和视频信号接口。这在系统的发展设计上就受到硬件结构限制和系统成本考量。而在使用控制键信号的方式上，熟知的做法则是由电脑图形送出影像数据，由另外一个数字接口传送数字影像数据。系统必须提供控制键信号控制多工器，达成重叠影像。熟见的方法乃是根据电脑图形的数据来产生控制键信号，其方法又有两种。第一种是色彩键信号的方式，它比较电脑图形的像素数据，若像素的色彩符合定义的预定色彩，则将影像来源切换到视频信号来源。否则，则切换到电脑图形。另一种控制的方法是视窗键信号，它比较像素的位置，若像素的地址符合定义的视窗区域，则显示视频信号数据。否则，则显示电脑图形的数据。但这些方法都有一些缺点。色彩键信号的方法，在不显示视频信号的区域，若有与预定色彩相同的像素，会被视频信号(杂讯)所取代。而视窗键信号的方法，却会使视频信号的视窗永远叠在电脑图形的上方，使得有些电脑图形视窗指标(例如滑鼠的箭头标示)隐藏在视频信号的视窗下。除此之外，由于这些数据必须由电脑图形另外提供一个数字接口传送这些数据，而这些数字接口又存在有众多的标准和规格，而使得系统的发展面临了限制与不便。可是假如电脑图形不另外提供一个数字接口，单从电脑图形输出端所取得的数据，并不容易做影像重叠的控制。因为通常它只包含了模拟的像素数据和控制监视器的水平、垂直同步信号。而且为了提供电脑图形不同的解析度，水平、垂直同步信号并不是单一规格。同时，这输出端也没有提供像素同步的时钟。这就是为什么到目前，仍然必须由电脑图形另外再提供一个数字接口，而无法直接使用其输出端数据的原因。

本发明的目的在于针对现有技术中的上述问题而提供一种非常适合在多媒体电脑中应用的视频信号伸缩和与电脑图形重叠的装置。其不同于旧有的视频信号伸缩结构和处理影像重叠的方式。

在本装置中，藉着伸缩缓冲器对视频信号做放大或缩小。利用影像重叠控制器和时序产生器接收电脑图形输出端所送出的显示数据和水平同步信号来控制视频信号和电脑图形的重叠及视频信号像素时钟的产生。

在伸缩缓冲器中，它在输出端口上使用了可调式地址指标器，藉地址指标器跳过某些像素的地址或重复地址，来跳过或复制某些像素而达到视频信号的缩小或放大。

在影像重叠控制器中，它同时采用了色彩键信号及视窗键信号的做法。由他们产生的结果，共同决定视频信号在电脑图形上显示的地方。另外在设计上，在没有数字接口的情况之下，也针对电脑图形输出的模拟数据形态，适当的设计色彩键信号和视窗键信号的裁决电路。另外，使用模拟比较器替代以往的数字比较器产生色彩键信号。而在视窗键信号的控制上，由于电脑图形的输出并不包括像素时钟，所以并无法得知电脑图形方面目前像素的位置。但是在电脑图形和视频信号的水平同步信号彼此必须同步且两者的时钟频率为固定比率的情况下，可利用视频信号的像素时钟推算出电脑图形像素目前的位置。所以可由视频信号像素位置的比较代替电脑图形像素位置的比较。但是在无电脑图形像素时钟和水平同步信号的不确定性下，为提供视频信号输出的时钟及前述电脑图形与视频的信号水平同步信号彼此同步的要求，时序产生器使用锁相环路(phase lock loop)的设计，参考电脑图形的水平同步信号，并根据视频信号的水平点数需求，而计算产生视频信号的像素时钟及水平同步信号。视频信号就根据这些信号，同步的将数据输出，另外视窗键信号控制器就可根据这些信号控制视窗键信号的动作。

应用上述的方法，整个装置可以将视频信号全屏幕或放大或缩小的重叠显示在任何解析度电脑图形上。而且视频信号和电脑图形之间，只需将电脑图形的输出直接送到本装置，而无需再另外提供数字接口。

本发明提供的一种视频信号伸缩装置，供输出一伸缩的视频信号，其具有伸缩比例值N/D，包括：

控制装置，其因应一缩放控制信号，以便产生对应所述伸缩比例值的一地址进值信号；

输出地址指标器，因应地址进值信号及一视频信号的像素时钟，供产生一输出地址；

一双端口存储器，其储存一视频信号数字像素数据，并，因应输出地址，产生一伸缩的视频信号数字像素数据，此伸缩的视频信号数字像素数据对应该伸缩比例值。

本发明提供的一种视频信号输出的显示控制装置，此视频信号输出具有伸缩比例值N/D，包括：

一时序产生器，其接收一电脑图形的一水平同步信号及视频信号的水平扫描线上像素数目，供产生视频信号像素的一时钟信号；

一缓冲器，其储存一视频信号数字像素数据，并，因应所述时钟信号，产生与电脑图形输出同步的一视频信号数字像素数据。

本发明提供的一种将视频信号重叠于一电脑图形的显示控制装置，包含：

一影像重叠控制器，其与一总线连接接收电脑图形的一第一模拟像素数据，并，因应视频信号的一像素时钟、一水平锁定信号及一电脑图形的垂直同步信号，产生一重叠控制信号；

一多工器，接收电脑图形的第一摸拟像素数据及视频信号的一第二摸拟像素数据，并，因应所述重叠控制信号，选择性地输出第一摸拟像素数据及第二摸拟像素数据。

本发明提供的一种显示控制装置，供输出一伸缩的视频信号，其具有伸缩比例值N/D，包括；

控制装置，其因应一缩放控制信号，以便产生对应所述伸缩比例值的一地址进值信号；

输出地址指标器，因应地址进值信号及一视频信号的像素时钟，供产生一输出地址；

一双端口存储器，其储存一视频信号数字像素数据，并，因应输出地址，产生一伸缩的视频信号数字像素数据，此伸缩的视频信号数字像素数据对应所述伸缩比例值；

一数字摸拟转换器，供将伸缩的视频信号数字像素数据转换成一视频信号摸拟像素数据。

另一显示控制装置，供产生一伸缩的视频信号，其具有伸缩比例值N/D，并将视频信号重叠于一电脑图形，包括：

一时序产生器，其接收一电脑图形的一水平同步信号及视频信号的水平扫描线上像素数目，供产生视频信号的一像素时钟信号；

一缓冲器，其储存一视频信号数字像素数据，并，因应所述时钟信号，产生与电脑图形同步的一视频信号数字像素数据；

一影像重叠控制器，其与一总线连结接收电脑图形的一模拟像素数据，并，因应视频信号的像素时钟信号、一水平锁定信号及一电脑图形的垂直同步信号，产生一重叠控制信号。

本发明的目的和优点通过下面参照附图对最佳实施例的描述将会更加明显。

附图简要说明：

图1是本发明装置的功能方框图；

图2是本发明装置中的伸缩缓冲器的功能方框图；

图3是本发明装置中的伸缩缓冲器内的地址控制器的功能方框图；

图4说明程序控制如何设定图3中地址控制器内各寄存器的值；

图5是本发明装置中伸缩缓冲器内的地址修正信号动作的流程图；

图6是本发明装置中时序产生器的功能方框图；

图7是本发明装置中影像重叠控制器的功能方框图。

在图1中，本发明的装置从电脑图形输出11接受摸拟像素数据111及垂直和水平同步信号115、113，然后输出视频信号和电脑图形的重叠影像数据13。处理器藉由处理器总线15将控制数据写入装置内的寄存器以控制装置的动作。处理器可以是任何的处理器，处理器总线提供了数据总线、地址总线和读写的控制信号，以供处理器控制数据的处理。在图1中，它包含一个产生视频信号数字像素数据101的视频信号解码器10；一个将视频信号数字像素数据101做伸缩的伸缩缓冲器12；一个将伸缩视频信号数字像素数据121转换成视频信号模拟像素数据181的转换器18；一个用来切换视频信号模拟像素数据181与电脑图形模拟像素数据111的多工器17；一个控制多工器17切换的影像重叠控制器16；及一个产生伸缩视频信号像素时钟143和水平锁定信号141的时序产生器14。

图1中的视频信号解码器10根据视频信号像素时钟信号103将视频信号数字像素数据101送出来，而同时伸缩缓冲器12也利用视频信号像素时钟103将数据写入图2伸缩缓冲器12的双端口(two ports)存储器中。在视频信号解码器10中视频信号水平同步信号105对水平显示而言，是一个启始的时间点，而对伸缩缓冲器12中的存储器而言，是数据位置的启始点。所以当视频信号水平同步信号105动作后，视频信号数字像素数据101从伸缩缓冲器12中的双端口存储器的第一个位置开始存放。

当视频信号数字像素数据101被依序的存放到伸缩缓冲器12中的存储器之后，伸缩缓冲器12就可根据伸缩视频信号像素时钟信号143，将伸缩视频信号数字像素数据121从存储器送出到转换器18。视窗键信号161用来确保伸缩视频信号数字像素数据121在视频信号视窗中的第一笔数据是从存储器中的第一个位置送出。在转换器18中，依据伸缩视频信号像素时钟信号143将数字的数据转换成模拟的数据，然后就被送到多工器17。而多工器17的另一个输入源就是电脑图形模拟像素数据111，利用切换多工器17的输入源就可产生重叠影像数据，而造成电脑图形与视频信号重叠的视觉效果。

至于多工器17的切换，则是由影像重叠控制器16来控制。电脑图形模拟像素数据111除了当做多工器17的一个输入源外，同时也用做控制信号163的参考依据。电脑图形模拟像素数据111被送到影像重叠控制器16后，与预定(target)色彩做比较，当两者相符时，影像重叠控制器16内的色彩键信号动作，但重叠键信号并不一定动作。至于重叠键信号动作的时机，必须影像重叠控制器16中的色彩键信号及视窗键信号同时动作，才能使它动作，使多工器17从电脑图形的显示切换到视频信号的显示。在图中影像重叠控制器16的伸缩视频信号像素时钟143、水平锁定信号141及电脑图形垂直同步信号115的输入信号，就是用来控制视窗键信号，在影像重叠控制器16中它用这些信号来监视像素目前在显示器中的位置，假如像素落在视频信号视窗范围内时，则视窗键信号就会动作，而影响重叠键信号163的动作。

先前所提到伸缩视频信号像素时钟143和水平锁定信号141是由时序产生器14所产生的。为了使这两个信号能与电脑图形同步，它参考电脑图形水平同步信号113来产生这两个信号。

为提供本装置在使用上的弹性，处理器可透过处理器总线15设定伸缩缓冲器12、影像重叠控制器16及时序产生器14内的寄存器。这些寄存器可控制伸缩缓冲器12对视频信号的放大或缩小、影像重叠控制器16中的色彩键信号的预定色彩、视窗键信号视窗范围、及时序产生器14中视频信号水平像素数目的参数。这些寄存器的说明将在后面提及。

本装置除了产生视频信号数字像素数据101的视频信号解码器10，将伸缩视频信号数字像素数据121转换成视频信号摸拟像素数据181的转换器18和切换影像数据的多工器17外。最重要的是它包括了伸缩缓冲器12、影像重叠控制器16和时序产生器14才能做到本装置的视频信号伸缩和与电脑图形重叠的功能。

图2是图1伸缩缓冲器32中的功能方框图。在图2中包含了四个功能方框：双端口存储器20、输入地址指标器22、输出地址指标器24、及地址修正控制器26。

该双端口存储器20用以寄存视频信号数字像素数据101，它除了作为视频信号和电脑图形同步缓冲器之外，同时也利用它来做视频信号影像伸缩121的工作。该存储器20提供了一个输入端口和输出端口，数据101输入到存储器20和从存储器20输出的地址，分别是由输入地址指标器22和输出地址指标器24来决定。虽然这两个地址指标器都是用来指示数据的地址，但由于需求不同，结构上也不一样。为了将输入数据存放在连续相邻的位置，故输入地址指标器22在设计上是用计数器来产生地址指标221，以视频信号像素时钟103来累增地址指标器22的值，使输入数据101能依序地存放在连续的地址上。使用视频信号水平同步信号105使视频信号水平方向的第一笔数据能存放在存储器20中的第一个地址上。但在输出地址指标器24的设计上，则是使用一个累加器(accumulator)。在每次读出一个像素数据之后，就会将地址控制器26中的地址进值261累加到输出地址指标器24。但有时为调整伸缩的误差，地址控制器26中的地址修正信号263会在误差累计到某个程度时使输出地址指标器24除了增加地址进值外还多加了1，使下一笔数据多跳了一个地址。它就是利用这种跳过某些像素的地址来达到跳过某些像素而缩小影像。对于正常(Normal)的显示，则地址进值261的就是1，地址修正信号263就不动作。至于影像放大的方法，也是类似，只不过在做像素读取时，地址进值261的值是零，地址修正信号263在像素复制的次数达到需求时才动作。这些控制影像伸缩动作的地址修正和地址修正信号263都是由地址控制器26所产生的。它内部的功能方框图展示在图3中。

在图3中，两个控制伸缩缓冲器12执行影像伸缩动作的地址修正和地址修正信号263外，还有一个处理器总线15以供处理器控制地址控制器26的动作。

在图3中有四个寄存器。地址进值寄储器30存放地址修正值261，它决定了图2中输出地址指标器24每次增加的基本值。基准寄存器34用来存放与馀值(Remains)加法器33比较的基准值，它决定误差调整的时机。馀值被加数(Remain Addend)寄存器36是馀值加法器33的累加基本值。而控制寄存器31则是设定伸缩的功能是放大(Scale up)、缩小(Scale down)或正常尺寸。这几个寄存器都是由处理器来设定。在图中馀值加法器33是一个三输入的加法器，它除了将输出值在伸缩视频信号像素时钟143不动作时将其回授到输入端，另外也将馀值被加数寄存器36及补数电路35送到其另外两个输入端。此外视窗键信号161用来将馀值加法器33的内容重设成“0”。补数电路35是一个互补电路，在这它用来取基准寄存器34内容的补数。当馀值加法器33加上这个补数时效果就如同减掉基准寄存器34的值。地址修正信号263、正常311、缩小312、放大313等信号分别接到比较器32、补数电路35及馀值被加数寄存器36，用来控制它的动作与否。动作时，有值输出，否则输出“0”。

在图4中，处理器根据分数型态(D/N)的伸缩因子来决定对地址控制器26的控制，在41中处理器读取伸缩因子的分子(N)和分母(D)。然后在42中，处理器比较分子和分母的大小。假如分母小于分子表示影像要放大，心须执行步骤46；假如相等则表示影像不伸缩，则执行步骤45；假如小于，则为影像缩小，执行步骤43、44。在46、45、43、44步骤执行完后。处理器就把任务交给伸缩缓冲器12执行影像伸缩的工作。在每次视窗键信号161来了之后，图2的输出地址指标器24和图3中的馀值加法器33就会从起始值开始，而在每次伸缩视频信号像素时钟143之后，输出地址指标器24和图3的馀值加法器33就会更新一次，而地址修正信号263也会根据图5的流程而变化。伸缩缓冲器12就如此周而复始的动作，直到下次寄存器的值被更改。

在正常显示时，处理器在图4的步骤45中将图3的地址进值寄存器30内填入“1”，然后在控制寄存器31内设定为正常(normal)。正常的信号311将使地址修正信号263不动作。如此将使伸缩缓冲器12在每送出一笔像素数据时，输出地址指标器24自动加一，指到下一个存储器的地址，如此即可将从输入端口送到伸缩缓冲器12内双端口存储器20的数据，完完全全送出来。

对于影像缩小，处理器在图4的步骤43中，将伸缩因子的分母除以分子，然后在步骤44将所得的商值(Quotient)存到图3的地址进值寄存器30中，馀数(remainder)放在馀值被加数寄存器36，伸缩因子的分子再存到基准寄存器34中，然后再把控制寄存器31设定为缩小，使伸缩缓冲器12在缩小的过程中，除了输出地址指标器24在每次送出像素数据时，加入地址进值寄存器30的值外，馀值加法器33也会将被加数寄存器36中馀数(伸缩的误差)加入其馀值。有了误差就必须调整，所以馀值加法器33的值就必须与基准寄存器34做比较，这两个数在比较器32比较后产生了地址修正信号263，可用来调整伸缩过程中的误差。地址修正信号263控制流程就如图5。在图3中的补数电路35是用来取基准寄存器34内值的补数。其目的是使馀值加法器33在加入该值时，如同减去基准寄存器34内的值，以抵销调整的修正值。

在图5中当确定为缩小之后，步骤53就在等待图1中影像重叠控制器16的视窗键信号161，以准备在伸缩缓冲器12送出像素数据后而调整误差。否则馀值加法器33就保持零值，假如视窗键信号动作161，就进入步骤57比较馀值加法器33和基准寄存器34的值。假如馀值加法器33的值大于或等于表示累计的误差足以跳过一个像素数据就进入步骤572，设定地址修正信号263使像素数据的地址多跳一个，同时馀值加法器33在加入这笔像素数据的伸缩误差同时减去修正值，但假如馀值加法器33的值较小，则表示不足以跳过一个像素，则进入步骤571，地址修正信号263不动作，同时馀值加法器33把馀值被加数寄存器36内的误差值累加进去，然后再进入步骤53。重复上述的动作，执行缩小的工作。

对于放大的动作，图3中各个功能方框的功能，跟缩小类似，但寄存器30、34、31、36内容已不相同。在处理器根据伸缩因子判断为放大的动作之后，它在图4的步骤46将“0”填到图3的地址进值寄存器30，将伸缩因子的分子填到馀值被加数寄存器36，分母填到基准寄存器34中，然后再把控制寄存器31设定为放大。在这，地址进值寄存器30设定为“0”，使像素数据能重复上次的数据。至于重复的次数则是由分子能被分母所减完的次数所决定，所以在馀数不够之时，除使得地址指标器24加一跳到下个像素的地址，再把分母的值加到馀值加法器33，使上笔的误差保留到下一个像素数据去处理，在图5中展示了这些动作的流程图。在图5中，放大就如缩小在步骤52查对视窗键信号161的动作，除非视窗键信号161动作，否则在步骤54将馀值加法器33的值保持在启始值，一旦视窗键信号161动作之后，就进入步骤56比较馀值加法器33和基准寄存器34的值。假如馀值加法器33较大，则地址修正信号263不动作，使输出地址指标器24的值不变，同时馀值加法器33加上基准寄存器34内容的补数(也就是减掉基准寄存器内的值)。但在步骤56假如是基准寄存器34的值较大，则进入步骤562，地址修正信号263动作，使输出地址指标器24加一，馀值加法器33除减去基准寄存器34再加上馀值被加数寄存器36内的值，以控制下个像素重复的次数，然后再回到步骤52，重复上述的动作，以执行放大的动作。

在本装置中，使用地址差的调整及误差累积的方法，使视频信号的影像在伸缩时，得以均匀放大或缩小。

图6是时序产生器的功能方框图。它基本上是一个相位锁定回路的电路，它最大的特点是它参考电脑图形水平同步信号113的相位，来产生伸缩视频信号像素时钟143和水平锁定信号141而使得视频信号和电脑图形在重叠显示时，不只能同步而且能使视频信号全屏幕显示在任何解析度的电脑图形上。在图6中，它接受电脑图形水平同步信号113，并可由处理器透过处理器总线15设定视频信号的水平方向像素数目，然后产生伸缩视频信号像素时钟143和水平锁定信号141以作为图1中的伸缩缓冲器12、转换器18和影像重叠控制器16的像素时钟和水平同步信号。图中的电压控制震荡器67是由电压来控制的波形振荡器，它振荡的频率会随着控制电压651的高低而快慢变化。产生的信号除当伸缩视频信号像素时钟143输出之外，还送到分频器61分频而产生水平锁定信号141。可透过处理器总线15来设定分频器61所要除的数目。在本装置中，由于要使电脑图形和视频信号的水平信号同步，而视频信号的水平信号141又是由像素时钟143分频之后所产生，所以分频器61的除数就设为视频信号水平方向的像素数目。它所产生的水平锁定信号141除充当视频信号的水平信号外，也送到相位检测器63与电脑图形水平同步信号113的相位做比较，藉着两者的相位差，调整电压控制震荡器67的控制电压651而变化其频率，而频率的变化又回授到相位检测器63使相位差减少，而使其两者趋于同步。但回授的过程中，相位检测器63的输出631并不能直接就控制电压控制震荡器67。因为相位检测器63输出631中仍有一些不必要的信号，所以就要藉着滤波器65将不必要的信号过滤之后再送入电压控制震荡器67，如此即可产生正确的伸缩视频信号像素时钟143及与电脑图形水平同步信号113同步的水平锁定信号141。

有了正确稳定的伸缩视频信号像素时钟143和同步的水平锁定信号141之后，本装置就可进行影像重叠的控制。在图7中它包括了两部分，一个是色彩键信号控制器70，另一个是视窗键信号控制器78。前者藉参考电脑图形摸拟像素数据111来控制，而后者利用伸缩视频信号像素时钟143、水平锁定信号141和电脑图形垂直同步信号115来控制。在图中，它有两个输出信号，视窗键信号161及重叠键信号163。视窗键信号161是由视窗键信号控制器78所产生的，它除送到伸缩缓冲器12控制伸缩视频信号输出的动作还送到与(AND)门75和色彩键(Color key)控制器70送出的色彩键信号711共同决定重叠键信号163的动作。唯有在色彩键信号163和视窗键信号161同时动作时，才能使与门的重叠键信号163输出动作，而切换图1的多工器17到视频信号摸拟像素数据。

前者虽然与伸缩视频信号像素时钟143和水平锁定信号141无直接关连，但为使色彩键信号711的动作能与视频信号的数据密切配合，电脑图形和视频信号的水平信号同步及电脑图形和视频信号的像素时钟成一定比例也仍然是必需的。在图中处理器可藉处理器总线15设定转换器721、722、723中的预定色彩R、G、B寄存器，来选择控制色彩键信号711的颜色，及设定视频信号视窗寄存器79中预定视频信号视窗的范围。在色彩键信号控制器70中，它接收了电脑图形摸拟像素数据111的R、G、B三成份的数据。处理器在转换器721、722、723中寄存器内设定预定色彩的R、G、B三成份模拟数据。为简化模拟比较器的设计，这两笔数据都先经过模拟的加法器741、742将R、G、B三成份合而为一。但是加法器可能会使不同的R、G、B颜色对到相同的值，所以在预定色彩的选择，必须是加法器输出值的唯一颜色，R、G、B三成份全为“0”或全为“1”的黑色或白色是在这种设计下的仅有选择。因此目前色彩键信号颜色的选择只有全黑及全白两种。由于现在所选择的预定色彩是彩色空间(ColorSpace)中对应加法器输出值的唯一颜色，所以色彩键信号711要动作唯有加法器741输出值与加法器742输出值相同。而该输出值对应到彩色空间也是唯一颜色，这个颜色就是预定色彩的颜色。至于其他颜色由于无法对应到预定色彩的对应值，所以模拟比较器71就不会使色彩键信号动作。在图中的模拟比较器71，它比较两个加法器741、742的输出值。假如两个值符合，色彩键信号711动作，否则色彩键信号711不动作。但假如色彩键信号711的控制是由三个R、G、B各别的模拟比较器做比较，然后共同控制色彩键信号711，则预定色彩的选择就会更多，但相对的设计就变更复杂。

至于视窗键信号控制器78方面，它包含了图7中的视频信号视窗寄存器79、位置计数器77和视频信号视窗比较器73。在视频信号视窗寄存器79中，它有四个寄存器分别定义视频信号视窗的左上角X、Y座标，及视窗的高及宽。在没有电脑图形像素时钟的情况下，无法得知目前显示像素的位置，但是在视频信号和电脑图形水平信号同步而且视频信号和电脑图形的像素时钟成比例的情况下，可比较视频信号的像素位置以代替电脑图形的像素位置。所以处理器把视频信号视窗在电脑图形上的位置座标、及宽度、高度换算成视频信号像素的单位，填到视频信号视窗寄存器79，而以视频信号的伸缩视频信号像素时钟143、水平锁定信号141监视目前像素显示位置。唯有垂直同步信号115仍由电脑图形提供。在位置计数器77里面有水平方向计数器及垂直方向计数器，水平锁定信号141启动了水平方向计数器。计数伸缩视频信号像素时钟143就可知道目前像素水平方向的位置。电脑图形垂直同步信号115启动了垂直方向计数器，计数水平锁定信号141就可得知像素目前的垂直方向位置。这两个计数器的输出值就是视频信号像素位置771。在图中，这一笔数据771被送到视频信号视窗比较器73与视频信号视窗寄存器79的视频信号视窗区域做比较。在这，假如视频信号像素位置771的值位在视频信号视窗定义的区域，视窗键161就会动作。否则视窗键信号161将不动作。视窗键信号161的动作不但影响了图中与门75也控制了图1中伸缩缓冲器12的动作。在图7中与门75使得重叠键信号163必须在色彩键信号711及视窗键信号161同时成立才会动作，避免了色彩键信号及视窗键信号单独控制影像重叠的缺点。

Claims (39)

1、一种视频信号伸缩装置，供输出一伸缩的视频信号，其具有伸缩比例值N/D，包括：

控制装置，其因应一缩放控制信号，以便产生对应所述伸缩比例值的一地址进值信号；

输出地址指标器，因应地址进值信号及一视频信号的像素时钟，供产生一输出地址；

一双端口存储器，其储存一视频信号数字像素数据，并，因应输出地址，产生一伸缩的视频信号数字像素数据，此伸缩的视频信号数字像素数据对应该伸缩比例值。

2、如权利要求1所述的视频信号伸缩装置，其中，输出地址的产生进一步因应一地址修正信号，当伸缩比例值所造成的累积舍入误差大于一基准值时，地址修正信号动作。

3、如权利要求2所述的视频信号伸缩装置，其中，控制装置包含一控制寄存器，其与一总线连结接收所述缩放控制信号以产生一正常、一缩小或一放大信号，及一地址进值寄存器，其与所述总线连结以产生地址进值信号。

4、如权利要求3所述的视频信号伸缩装置，其中，控制装置进一步包含一基准寄存器及一馀数被加数寄存器，此二者皆与总线连结，馀数被加数寄存器具有一第一输入端接收缩小信号及一第二输入端接收地址修正信号，基准寄存器储存基准值。

5、如权利要求4所述的视频信号伸缩装置，其中，当伸缩比例值显示为缩小时，D/N的商数被存入地址进值寄存器，而D/N的馀数存入馀数被加数寄存器，N值存入基准寄存器。

6、如权利要求4所述的视频信号伸缩装置，其中，当伸缩比例值显示为放大时，零被存入地址进值寄存器，而N存入馀数被加数寄存器，D值存入基准寄存器。

7、如权利要求4所述的视频信号伸缩装置，其中，控制装置进一步包含一补数电路，其具有一第一输入端与基准寄存器的一输出端连结，及一第二输入端其接收地址进值信号，及一第三输入端接收放大信号。

8、如权利要求7所述的视频信号伸缩装置，其中，控制装置进一步包含一馀数加法器及一比较器，馀数加法器具有一第一输入端与补数电路的一输出连结，及一第二输入端与馀数被加数寄存器一输出端连结，馀数加法器，因应地址修正信号及伸缩视频信号像素时钟信号，以输出其值，比较器比较基准寄存器的基准值与馀数加法器的输出，以产生地址修正信号，比较器具有一输入端接收正常信号。

9、如权利要求1所述的视频信号伸缩装置，其中，伸缩视频信号的像素时钟是由一时序产生器所产生，该时序产生器，因应一电脑图形的一水平同步信号及伸缩视频信号水平扫描线上像素数目，产生视频信号的像素时钟。

10、一种视频信号输出的显示控制装置，此视频信号输出具有伸缩比例值N/D，包括：

一时序产生器，其接收一电脑图形的一水平同步信号及视频信号的水平扫描线上像素数目，供产生视频信号像素的一时钟信号；

一缓冲器，其储存一视频信号数字像素数据，并，因应所述时钟信号，产生与电脑图形输出同步的一视频信号数字像素数据。

11、如权利要求10所述的显示控制装置，其中，时序产生器为一相位锁定回路，包含：

一可编程分频器，其与一总线连结接收像素数目，并具有一输入端接受视频信号像素的时钟信号，及一输出端产生一水平锁定信号；

一相位检测器，其比较水平同步信号与水平锁定信号之间的相位差，产生一第一控制信号；

一回路滤波器，其将第一控制信号中的噪音过滤后产生一第二控制信号；

一电压控制震荡器，其因应第二控制信号，产生视频信号像素的时钟信号。

12、如权利要求10所述的显示控制装置，其中，缓冲器包含：

控制装置，其因应一缩放控制信号，以便产生对应所述伸缩比例值的一地址进值信号；

输出地址指标器，因应地址进值信号及一视频信号的像素时钟，供产生一输出地址；

一双端口存储器，其储存一视频信号数字像素数据，并，因应输出地址，产生一伸缩的视频信号数字像素数据，此伸缩的视频信号数字像素数据对应所述伸缩比例值。

13、如权利要求12所述的显示控制装置，其中，输出地址的产生进一步因应一地址修正信号，当伸缩比例值所造成的累积舍入误差大于一基准值时，地址修正信号动作。

14、如权利要求13所述的显示控制装置，其中，控制装置包含一控制寄存器，其与一总线连结接收所述缩放控制信号以产生一正常、一缩小或一放大信号，及一地址进值寄存器，其与所述总线连结以产生地址进值信号。

15、如权利要求14所述的显示控制装置，其中，控制装置进一步包含一基准寄存器及一馀数被加数寄存器，此二者皆与总线连结，馀数被加数寄存器具有一第一输入端接收缩小信号及一第二输入端接收地址修正信号，基准寄存器储存基准值。

16、如权利要求15所述的显示控制装置，其中，当伸缩比例值显示为缩小时，D/N的商数被存入地址进值寄存器，而D/N的馀数存入馀数被加数寄存器，N值存入基准寄存器。

17、如权利要求15所述的显示控制装置，其中，当伸缩比例值显示为放大时，零被存入地址进值寄存器，而N存入馀数被加数寄存器，D值存入基准寄存器。

18、如权利要求14所述的显示控制装置，其中，控制装置进一步包含一补数电路，其具有一第一输入端与基准寄存器的一输出端连结，及一第二输入端其接收地址进值信号，及一第三输入端接收放大信号。

19、如权利要求18所述的显示控制装置，其中，控制装置进一步包含一馀数加法器及一比较器，馀数加法器具有一第一输入端与补数电路的一输出连结，及一第二输入端与馀数被加数寄存器一输出端连结，馀数加法器，因应地址修正信号及伸缩视频信号像素时钟信号，以输出其值，比较器比较基准寄存器的基准值与馀数加法器的输出，以产生地址修正信号，比较器具有一输入端接收正常信号。

20、一种将视频信号重叠于一电脑图形的显示控制装置，包括：

一影像重叠控制器，其与一总线连结接收电脑图形的一第一模拟像素数据，并，因应视频信号的一像素时钟、一水平锁定信号及一电脑图形的垂直同步信号，产生一重叠控制信号；

一多工器，接收电脑图形的第一模拟像素数据及视频信号的一第二模拟像素数据，并，因应所述重叠控制信号，选择性地输出第一模拟像素数据及第二模拟像素数据。

21、如权利要求20所述的显示控制装置，其中，影像重叠控制器包含：

第一控制装置，以产生一色彩键信号；

第二控制装置，以产生一视窗键信号；

与门，其接收色彩键信号及视窗键信号，以产生所述重叠键信号。

22、如权利要求21所述的显示控制装置，其中，第一控制装置包含一模拟比较器，其将电脑图形的模拟像素数据与一预定色彩作比较，以产生色彩键信号。

23、如权利要求21所述的显示控制装置，其中，第二控制装置包含一视频信号视窗比较器，其将第二模拟像素数据的一位置与一预定视频信号视窗作比较，以产生视窗键信号。

24、如权利要求23所述的显示控制装置，其中，第二控制装置包含一位置计数器，其接收伸缩视频信号的像素时钟、水平锁定信号及电脑图形的垂直同步信号，以产生第二摸拟像素数据的所述位置。

25、如权利要求20所述的显示控制装置，其中，伸缩视频信号的像素时钟是由一时序产生器所产生，该时序产生器，因应一电脑图形的一水平同步信号及伸缩视频信号水平扫描线上像素数目，产生伸缩视频信号的像素时钟。

26、如权利要求25所述的显示控制装置，其中，时序产生器为一相位锁定回路，包含：

一可编程分频器，其与一总线连结接收像素数目，并具有一输入端接受视频信号像素的时钟信号，及一输出端产生一水平锁定信号；

一相位检测器，其比较水平同步信号与水平锁定信号之间的相位差，产生一第一控制信号；

一回路滤波器，其将第一控制信号中的噪音过滤后产生一第二控制信号；

一电压控制震荡器，其因应第二控制信号，产生视频信号像素的时钟信号。

27、一种显示控制装置，供输出一伸缩的视频信号，其具有伸缩比例值N/D，包括；

控制装置，其因应一缩放控制信号，以便产生对应所述伸缩比例值的一地址进值信号；

输出地址指标器，因应地址进值信号及一视频信号的像素时钟，供产生一输出地址；

一双端口存储器，其储存一视频信号数字像素数据，并，因应输出地址，产生一伸缩的视频信号数字像素数据，此伸缩的视频信号数字像素数据对应所述伸缩比例值；

一数字模拟转换器，供将伸缩的视频信号数字像素数据转换成一视频信号模拟像素数据。

28、如权利要求27所述的显示控制装置，其中，输出地址的产生进一步因应一地址修正信号，当伸缩比例值所造成的累积舍入误差大于一基准值时，地址修正信号动作。

29、如权利要求28所述的显示控制装置，其中，控制装置包含一控制寄存器，其与一总线连结接收所述缩放控制信号以产生一正常、一缩小或一放大信号，及一地址进值寄存器，其与所述总线连接以产生地址进值信号。

30、如权利要求29所述的显示控制装置，其中，控制装置进一步包含一基准寄存器及一馀数被加数寄存器，此二者皆与总线连结，馀数被加数寄存器具有一第一输入端接收缩小信号及一第二输入端接收地址修正信号，基准寄存器储存基准值。

31、如权利要求30所述的显示控制装置，其中，当伸缩比例值显示为缩小时，D/N的商数被存入地址进值寄存器，而D/N的馀数存入馀数被加数寄存器，N值存入基准寄存器。

32、如权利要求30所述的显示控制装置，其中，当伸缩比例值显示为放大时，零被存入地址进值寄存器，而N存入馀数被加数寄存器，D值存入基准寄存器。

33、如权利要求30所述的显示控制装置，其中，控制装置进一步包含一补数电路，其具有一第一输入端与基准寄存器的一输出端连结，及一第二输入端其接收地址进值信号，及一第三输入端接收放大信号。

34、如权利要求33所述的显示控制装置，其中，控制装置进一步包含一馀数加法器及一比较器，馀数加法器具有一第一输入端与补数电路的一输出连结，及一第二输入端与馀数被加数寄存器一输出端连结，馀数加法器，因应地址修正信号及伸缩视频信号像素时钟信号，以输出其值，比较器比较基准寄存器的基准值与馀数加法器的输出，以产生地址修正信号，比较器具有一输入端接收正常信号。

35、如权利要求27所述的显示控制装置，其中，伸缩视频信号的像素时钟是由一时序产生器所产生，该时序产生器，因应一电脑图形的一水平同步信号及伸缩视频信号水平扫描线上像素数目，产生伸缩视频信号的像素时钟。

36、一种显示控制装置，供产生一伸缩的视频信号，其具有伸缩比例值N/D，并将视频信号重叠于一电脑图形，包括：

一时序产生器，其接收一电脑图形的一水平同步信号及视频信号的水平扫描线上像素数目，供产生视频信号的一像素时钟信号；

一缓冲器，其储存一视频信号数字像素数据，并，因应所述时钟信号，产生与电脑图形同步的一视频信号数字像素数据；

一影像重叠控制器，其与一总线连结接收电脑图形的一模拟像素数据，并，因应视频信号的像素时钟信号、一水平锁定信号及一电脑图形的垂直同步信号，产生一重叠控制信号。

37、如权利要求36所述的显示控制装置，其中，缓冲器包含：

控制装置，其因应一缩放控制信号，以便产生对应所述伸缩比例值的一地址进值信号；

输出地址指标器，因应地址进值信号及一视频信号的像素时钟，供产生一输出地址；

一双端口存储器，其储存一视频信号数字像素数据，并，因应输出地址，产生一伸缩的视频信号数字像素数据，此伸缩的视频信号数字像素数据对应所述伸缩比例值。

38、如权利要求36所述的显示控制装置，其中，时序产生器为一相位锁定回路，包含：

一可编程分频器，其与一总线连结接收像素数目，并具有一输入端接受视频信号像素的时钟信号，及一输出端产生一水平锁定信号；

一相位检测器，其比较水平同步信号与水平锁定信号之间的相位差，产生一第一控制信号；

一回路滤波器，其将第一控制信号中的噪音过滤后产生一第二控制信号；

一电压控制震荡器，其因应第二控制信号，产生视频信号像素的时钟信号。

39、如权利要求36所述的显示控制装置，其中，重叠控制装置包含：

第一控制装置，包含一模拟比较器，其将电脑图形的模拟像素数据与一预定色彩做比较，以一产生色彩键信号；

第二控制装置，包含一视频信号视窗比较器，其将视频信号的模拟像素数据的一位置与一预定视频信号视窗做比较，以产生一视窗键信号，第二控制装置包含一位置计数器，其接收伸缩视频信号的像素时钟、水平锁定信号及电脑图形的垂直同步信号，以产生所述模拟像素数据的位置；

与门，其接收色彩键信号及视窗键信号，以产生所述重叠键信号。

Images