CN1019234B - 微机输出图象转换器 - Google Patents

微机输出图象转换器

Info

Publication number
CN1019234B
CN1019234B CN 88107153 CN88107153A CN1019234B CN 1019234 B CN1019234 B CN 1019234B CN 88107153 CN88107153 CN 88107153 CN 88107153 A CN88107153 A CN 88107153A CN 1019234 B CN1019234 B CN 1019234B
Authority
CN
China
Prior art keywords
circuit
input
signal
output
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN 88107153
Other languages
English (en)
Other versions
CN1042432A (zh
Inventor
杨凯
金玉婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INST NO 61 HEADQUARTERS OF GENERAL STAFF CPLA
Original Assignee
INST NO 61 HEADQUARTERS OF GENERAL STAFF CPLA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INST NO 61 HEADQUARTERS OF GENERAL STAFF CPLA filed Critical INST NO 61 HEADQUARTERS OF GENERAL STAFF CPLA
Priority to CN 88107153 priority Critical patent/CN1019234B/zh
Publication of CN1042432A publication Critical patent/CN1042432A/zh
Publication of CN1019234B publication Critical patent/CN1019234B/zh
Expired legal-status Critical Current

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

微机输出图象转换器涉及显示领域。它是一种对微机输出的图象信号进行转换的设备。它包括输入电路、输入时钟发生电路、输入同步电路、图象存储电路、输出同步电路、控制电路、输出电路以及软件部分组成,它可以使多台不同分辩率的微机产生的图象轮流在一台监示器或投影电视机上进行显示,在显示的过程中不需对监示器或投影机进行调整,微机运行的软件也不必作任何改动。它可用于电子会议及由计算机辅助的指挥、调度、决策系统。

Description

本发明涉及显示领域。具体的说是涉及以微型计算机产生的图象视频信号进行存储、变换的处理技术。
本发明的已有技术是:对电视信号进行存储变换,产生特技效果或进行多种电视制式的相互转换。这种技术所处理的信号具有彩色、多灰度级、实时的特点,但分辨率不高,约500线左右。
本发明的任务是设计一种能对现在流行的各种微型计算机产生的图象视频信号进行变换的机器,使输入的不同分辨率、不同同步参数的图象能在同一台显示器或大中屏幕投影机上显示,便于观看。并且不对作为输入信号的微型计算机进行硬件改动,也不改动所运行的软件。对不同的图象信号进行切换时,不需对显示器或大中屏幕投影机作调整。
本发明的技术解决方案是:输入的图象视频信号经过模-数变换、整形等处理后,在与输入信号相锁相的时钟及输入的同步信号控制下经串-并变换后存入动态随机存储器。在本机产生的输出时钟及输出同步信号的控制下将信息从动态随机存储器中读出,经并-串变换、模-数变换、输出驱动等电路后,与输出同步信号一起形成新的图象信号输出。转换器内部设置的CPU用于为控制寄存器编程,以适应不同微机输出的图象。通过RS-232串行通信口,使用IBM-PC微机或其它微机控制本转换 器,进行调整等工作。
附图1是微机输出图象转换器的总框图。
附图2是输入电路的框图。
附图3是模拟信号输入电路的原理图。
附图4是多路选择和同步极性校正电路的原理图
附图5输入时钟发生电路的原理图。
附图6是输入同步电路的原理图。
附图7是图象存储电路的原理图。
附图8是输出同步电路的原理图。
附图9是控制电路的原理图。
附图10是输出电路的原理图。
附图11是应用实例示意图一。
附图12是应用实例示意图二。
附图13是主程序框图。
附图14是中断服务程序框图。
下面将结合有关附图,对本发明作进一步的具体叙述:
微机输出图象转换器由输入电路1、输入时钟发生电路2、输入同步电路3、图象存储电路4、输出同步电路5、控制电路6、输出电路7以及软件部分组成。参看附图1。
(一)输入电路:
输入电路由模拟信号输入电路1、多路信号选择电路2和同步极性校正电路3组成。两组模拟信号和两组数字信号同时输入,由控制电路控制选出其中的一路输出,供 图象转换使用。参看附图2。
1.模拟信号输入电路:
输入的R、G、B信号为三级电平的信号,经TO放大后,经T1缓冲进入钳位级恢复直流成份,T2为钳位管,T3为射随放大管。T4、T5、T6组成电平分离器,分别分离出其中的两级电平,经IC0、IC1、IC2产生R、G、B、I信号。输入的行、场同步信号经整形后输出。其中行同步信号经IC3延迟后,供钳位电路钳位使用。参看附图3。
2.多路信号选择电路
输入的两组模拟信号分别由两个模拟信号输入电路转换成数字信号,与输入的另两组数字信号一起由IC4控制的IC0、IC1、IC2、IC3选出其中的一组输出供转换使用。IC4由控制电路的CPU控制。参看附图4。
3.同步极性校正电路
由于输入的同步信号的极性不一致,本电路将予以校正。多路信号选择电路选出的行同步信号进入IC7的2脚,延迟后的脉冲由IC7的4脚输入到IC6的11脚,行同步信号同时输入到IC6的12脚,根据此时的行同步信号的电平决定IC6的9脚电平。通过IC5调整输入的行同步信号的极性。场同步信号同样也作类似的调整。参看附图4。
(二)输入时钟发生电路:
由于现在的微型计算机输出的图象信号分辨率高、信号频带很宽,1024*1024的隔行扫描视频时钟可达40MHZ,信息量大,图象质量要求高。如果要采用4倍以上的采样频率进行采样、存储,会带来存储器使用量大,工作速度高,成本高的问题。所以本发明采用微型计算机内图象适配器上的输出时钟相频率进行采样。为保证图象的质量,必须采用锁相电路来确保采样时钟的同频同相。
输入时钟电路由锁相集成电路NE564、可预置计数器74LS161、CRT控制集成电路6845等电路组成。参看附图5。图中包括两个锁相电路,共用一套分频电路,通过软件由控制寄存器74LS374控制其中的一路进入分频电路,进行锁相。这样可以不用人工更换晶体,就可用软件控制改变采样时钟,以适应两种不同的微机图象适配器。
来自同步极性校正电路的行同步信号经缓冲后,由IC3分频成对称的信号经C1进入IC4的6脚作为锁相的参考信号。锁相振荡器产生的输出由9脚到IC6选出后分成两路。一路经缓冲后作为采样,移位的时钟。另一路经IC2、IC3分频后作为IC1的时钟,经IC1分频后的信号由IC1的18脚输出到IC4的3脚作为锁相的比较信号。另一个锁相电路与此类似。
CRT控制集成电路6845可在控制电路的Z80CPU的控制下由软件编程,确定适当的分频数。由于受 6845的时钟频率的限制,故用74LS161及74LS74分频后输入。74LS374寄存Z80CPU发来的控制指令确定74LS161的初始值,改变分频数,并控制74LS157的选择线和6845的RESET线。
(三)输入同步电路:
经由输入电路选出的一组输入信号中的行、场同步信号及输入时钟发生电路产生的输入时钟信号进入本电路。
输入时钟信号通过IC0分频产生IN    WCLK信号,该信号进入IC4、IC5组成的行计数器进行计数。IC4、IC5的数据输入端分别与IC1的Q端相连,IC1由控制部份的CPU置数,以确定74LS161的计数起始值,以调整输入的图象信号在存储区的存放位置。IC4、IC5的置数控制端由输入的行同步信号控制,每行开始时置初始值。输入的行同步信号进入由两片IC6、IC7、IC8组成的场计数器,同样的IC6、IC7的数据输入端也由相连的IC2置初始值,以调整输入的图象信号在存储区中的存放位置。由行计数器产生的六位数据线和场计数器产生的十位数据线经过IC9、IC10、IC11、IC12产生动态存储器存储所需的输入地址。由于有隔行输入和逐行输入两种方式,对应这两种方式分别各采用两片74LS257产生输入地址,由控制部分的CPU通过IC1的10脚来选择其中的一组输出。74LS257的数据选择端由输出同步 及时钟发生电路产生的RCS信号控制。74LS257的输出控制端由输出同步及时钟发生电路产生的IOS信号控制。在输出同步及时钟电路的协调下向动态存储器提供写地址。参看附图6。
(四)图象存储电路:
输入图象信号分为R,G,B,I,分别存入四个存储区。附图7是一个存储区的电原理图。输入的图象信号在输入时钟IN    CLK的控制下逐位移入74S194,移入16位既在输入字时钟IN    WCLK的作用下存入74S374,完成串-并变换。在写信号MWE的控制下存入动态随机存储器。
输出的图象信号是在读信号MRD的前沿存入74S194的。在输出时钟OUT    CLK的控制下逐位移出,完成并-串变换,形成新的图象信号TTL电平。
(五)输出同步电路:
两个晶体振荡器产生的输出时钟在IC9的12脚控制下选出其中的一路,经IC12等产生本机所需的定时信号IOS、RAS、CAS、RCS。输出时钟经十六分频、三十二分频、六十四分频后作为CRT控制集成电路IC0的计数时钟。与之对应的输出时钟基频、二分频、四分频信号经IC11进行选择,作为读出时钟,分别产生1∶1、2∶1、4∶1三种水平放大率的输出图象。IC0在控制部份的CPU控制下产生动态存储器读出所需的输出地址及输出行同步、输出场同步信号、显示允 许信号。为了适应多种不同垂直分辨率的微机输出图象。使用74LS251组成1∶2、2∶1、4∶1三种垂直放大率的输入地址,由控制电路的CPU通过1C9来选择其中的一组输出。74LS251的数据选择端由RCS信号控制。74LS251的输出控制端由IOS信号控制,与输入同步电路的74LS257共同组成动态存储器的地址电路。参看附图8。
参看附图6和8,其中信号线IOS用于控制图象存储器5时工作的,该信号由附图8中的电路产生,它的不同的电平用于控制存储器,分别工作在写入或读出状态。
(六)控制电路:
微机输出图象转换器的控制电路主要由Z80CPU、EPROM2732、EPROM2816、串行通信片SIO、并行接口片PIO等器件组成。4MHZ晶体振荡器产生CPU的时钟。SIO与1488、与1489构成串行通行口。作为微机输出图象转换器与外接微机的通信口,通过外接的微机可以控制本转换器进行切换、图象大小及位置的调整等工作。安装在面板上的按键可选择输入的信号进行转换。PIO与机内选出的行、场同步测试信号样PIO的29、30脚相连,CPU可以测出选出的输入信号的类型,并根据存放在EPROM中数据,自动的进行调整,以达到跟踪的效果。EPROM2732中存放Z80的应用程序,EPROM2816中存放各类微机输出图象的转换参数。74LS374及74LSO2等器件组成机内的控制寄存器地址发生器。74LS374、74LS154及发光二极管组成面板指示灯。指示输入的信号类型及选择的输入信号。参看附图9。
EPROM2816是电可擦除可编程只读存储器,本机用来存放各类微机输出图象的转换参数。外接的微机通过RS-232通信口控制本切换器进行调试工作。调试结束后,直接写入2816存放。由于2816是电擦除的,所以直接在板上进行改写,而不必拔下用紫外光擦除后,另用编程器改写。
(七)输出电路
由图象存储电路来的OUT    R′等四个图象信号输入ICO,在输出同步电路产生的DISPLAY    ENABLE信号的控制下,经IC4和射极放大器的混和放大后产生R、G、B模拟信号输出,输出同步电路产生的行、场同步信号经IC5缓冲后输出。另外经IC1、IC2、IC3缓冲后,产生TTL电平的R、G、B、I、H、V信号输出。参看附图10。
(八)软件部份:
本机的软件部份可用附图13和附图14所示的框图来示意。
本发明所取得的技术效果是:输出时钟低于40MHZ(1024*1024隔行扫描)的所有微机产生的图象信号,均可转换成同一行场频率的图象信号。例如:CGA显示卡、EGA显示卡、COLOR400显示卡、AGC1024图形卡、长城CH显示卡等产生的图象可以转换成具有相同的行、场同步频率,能在同一台监示器上轮流显示,或用同一台投影机进行投影显示,切换时不 需进行调整。本机也可将EGA显示卡、COLOR400显示卡或长城CH卡产生的逐行扫描图象信号转换成隔行扫描的图象信号,在普通的电视机或电视投影机上进行显示。
作为图象信号源与本机相连的微机不需作任何硬件改动。所运行的软件也不需改动。转换后的图象与原微机的监示器上显示的图象相同。
本发明的具体实施例是:四台IBM-PC/XT或其它兼容机分别装有单色显示卡、彩色显示卡、长城CH显示卡、1024*1024隔行扫描图形卡,它们的输出视频信号进入微机输出图象转换器,微机输出图象转换器的输出端与CDCT5351彩色高分辨率监示器和V-STAR6彩色大屏幕投影机相连。另一台IBM-PC/XT通过RS-232串行通行口控制微机输出图象转换器。参看附图11。
本发明的另一个具体实施例是:四台IBM-PC/XT或其它兼容机分别装有CGA显示卡、EGA显示卡、COLOR400显示卡、长城CH卡。它们的视频输出信号进入微机图象转换器。微机图象转换器的输出端与PVM-9000彩色电视监视器和V-STAR5彩色大屏幕电视投影机相连接。通过微机输出图象转换器上的按键开关进行选择。参看附图12。
显著优点及其用途:
本发明的微机输出图象转换器可以使多台不同分辩率的微型计算机产生的图象在同一台监示器或投影电视机上轮流显示。在微型计算机上运行的软件不需作任何修改。在轮流显示图象的过程中,不需对监示器或投影电视机进行调整。微机输出图象转换器可以用于电子会议、由计算机辅助的指挥、调度、决策系统。在这些场合中,微机输出图象转换器可以提高计算机的使用效果,并能减少设备。

Claims (7)

1、微机输出图象转换器包括:输入电路1,输入时钟发生电路2,输入同步电路3,图象存储电路4,输出同步电路5,控制电路6,输出电路7,其特征在于,微机输出图象转换器的输入端分别与四台微型计算机的视频输出端相连接,四路图象信号经过输入电路1选出一路图象信号,在输入时钟发生电路2,输出同步电路3和输出同步电路5的共同作用下,在图象存储电路中进行存储转换,转换后产生的新的图象信号经过输出电路7分为模拟信号和TTL信号两种形式输出供显示用,控制电路6进行检测和控制,并与外接的微机进行通信,
所述的输出电路1由模拟信号输入电路8,多路信号选择电路9和同步极性校正电路10组成,所述的输入时钟发生电路2由锁相集成电路NE564,可预置计数器74LSI61,CRT控制集成电路6845等电路组成,所述的输入同步电路其作用为,由输入电路选出的输入信号中的同步信号及输入时钟发生电路产生的输入时钟信号同时进入输入同步电路,所述的输出同步电路5包括:两个晶体管振荡器产生的输出时钟在IC9的控制下选出其中的一路,经IC12等产生本机所需的定时信号IOS,RAS,CAS和RCS,所述的图象存储电路4中包括:分别存入输入图象信号R,G,B,I,的四个存储区;
所述的控制电路6用于对同时输入的两组模拟信号和两组数字信号中选出一路输出,供图象转换使用。
2、根据权利要求1的转换器,其特征在于,其中所述的输入电路中的模拟信号输入电路为,
输入的R、C、B信号为三极电平的信号,经TO放大后,经T1缓冲进入钳位极恢复直流成份,T2为钳位管,T3为射随放大管。T4、T5、T6组成电平分离器,分别分离出其中的两极电平,经IC0、IC1、IC2产生R、C、B、I信号,输入的行、场同步信号经整形后输出,其中行同步信号经IC3延迟后,供钳位电路钳位使用,
同步校正电路为:
多路信号选择电路选的行同步信号进入IC7的2脚,延迟后的脉冲由IC7的4脚输入到IC6的11脚,行同步信号同时输入到IC6的12脚,根据此时的行同步信号的电平决定IC6的9脚的电平,通过IC5调整输入的同步信号的极性,场同步信号同样也作类似调整。
3、根据权利要求1的转换器,其特征在于,其中所述的输入时钟发生电路中,两个锁相电路共用一套分频电路,通过软件由控制寄存器74LS374控制其中的一路进入分频电路,进行锁相,来自同步极性校正电路的行同步信号经缓冲后,由IC3分频成对称的信号经C1进入IC4的6脚作为锁相的参考信号,锁相振荡器产生的输出由9脚到IC6选出后分成两路,一路经缓冲后作为采样、移位的时钟,另一路经IC2、IC3分频后作为IC1的时钟,经IC1分频后的信号由IC1的18脚输出到IC4的3脚作为锁相的比较信号。
4、根据权利要求1的转换器,其特征在于,其中所述的同步电路中,由输入电路选出的输入信号中的同步信号及输入时钟发生电路产生的输入时钟信号同时进入输入同步电路,输入时钟信号通过IC0分频产生IN  WCLK信号,该信号进入IC4、IC5组成的行计数器进行计数,IC4、IC5的数据输入端分别与IC1的Q端相连,IC1由控制部份的CPU置数,以确定74LS161的计数起始值,以调整输入的图象信号在存储区的存放位置,IC4、IC5的置数控制端由输入的行同步信号控制,每行开始时置初始值,输入的行同步信号进入由两片IC6、IC7、IC8组成的场计数器,同样的IC6、IC7的数据输入端也由相连的IC2置初始置,以调整输入的图象信号在存储区中的存放位置,由行计数器产生的六位数据线和场计数器产生的十位数据线经过IC9、IC10、IC11、IC12、产生动态存储器存储所需的输入地址。对应隔行输入和逐行输入这两种方式分别各采用两片74LS257产生输入地址,由控制部分的CPU通过74LS374来选择其中的一组输出,74LS257的数据选择端由输出同步及时钟发生电路产生的RCS信号控制。74LS257的输出控制端由输出同步及时钟发生电路产生的IOS信号控制,在输出同步及时钟电路的协调下向动态存储器提供写地址。
5、根据权利要求1的转换器,其特征在于,所述的图象存储电路中,输入图象信号分为R,C,B,I,分别存入两个存储区,输入的图象信号在输入时钟IN  CLK的控制下逐位移入74S194,每移入16位既在输入字时钟IN  WCLK的作用下存入74S374,完成串-并变换,在写信号MWE的控制下存入动态随机存储器,
输出的图象信号是在读信号MRD的前沿存入74S194的,在输出时钟OUTCLK的控制下逐位移出,完成并-串变换,形成新的图象信号TTL电平。
6、根据权利要求1的转换器,其特征在于,所述的输出同步电路,输出时钟经十六分频、三十二分频、六十四分频后做为CRT控制集成电路IC0的计数时钟,与之对应的输出时钟基频、二分频、四分频信号经IC11进行选择,作为读出时钟,产生1∶1、2∶1、4∶1三种水平放大率的输出图象/IC0在控制部份的CPU控制下产生动态存储器读出所需的输出地址及输出行同步、输出场同步信号及显示允许信号,使用74LS251组成1∶1、2∶1、4∶1三种垂直放大率的输入地址,由控制电路的CPU通过74LS374来选择其中的一组输出,74LS251的数据选择端由RCS信号控制,74LS251的输出控制端由IOS信号控制,与输入同步电路的74LS257共同组成动态存储器的地址电路。
7、根据权利要求1的转换器,其特征在于控制电路包括:Z80CPU、EPROM2732、EPROM2816、串行通信片SI0、并行接口片PIO等器件、4MHZ晶体振荡器产生CPU的时钟,SIO与1488、1489构成串行通行口,作为微机输出图象转换器与外接微机的通信口,通过外接的微机可以控制本转换器进行切换,图象大小及位置的调整的等工作,安装在面板上的按键选择输入的信号进行转换,PI0与机内选出的行、场同步测试信号与PI0的29、30脚相连,CPU可以测出选出的输入信号的类型,并根据存放在EPROM中的数据,自动的进行调整,以达到跟踪的效果,EPROM2732中存放Z80的应用程序,EPROM2816中存放各类微机输出图象的转换参数,74LS374及74LS02等器件组成机内的控制寄存器地址发生器,74LS374、74LS154及发光二极管组成面板指示灯,指示输入的信号类型及选择的输入信号。
CN 88107153 1988-10-29 1988-10-29 微机输出图象转换器 Expired CN1019234B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 88107153 CN1019234B (zh) 1988-10-29 1988-10-29 微机输出图象转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 88107153 CN1019234B (zh) 1988-10-29 1988-10-29 微机输出图象转换器

Publications (2)

Publication Number Publication Date
CN1042432A CN1042432A (zh) 1990-05-23
CN1019234B true CN1019234B (zh) 1992-11-25

Family

ID=4834536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 88107153 Expired CN1019234B (zh) 1988-10-29 1988-10-29 微机输出图象转换器

Country Status (1)

Country Link
CN (1) CN1019234B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539658A (en) * 1995-05-16 1996-07-23 Minnesota Mining And Manufacturing Company Electronic presentation system using portable storage media
CN102497491B (zh) * 2011-11-23 2013-08-07 华亚微电子(上海)有限公司 一种分量视频信号输入系统

Also Published As

Publication number Publication date
CN1042432A (zh) 1990-05-23

Similar Documents

Publication Publication Date Title
CN1164079C (zh) 具有屏上显示旋转功能的视频显示装置
US5841430A (en) Digital video display having analog interface with clock and video signals synchronized to reduce image flicker
CN1129889C (zh) 图象显示装置
DE69221815T2 (de) Anzeigesteuergerät und ein ein Anzeigesteuergerät enthaltendes Anzeigegerät
KR100339898B1 (ko) 영상표시장치
CA1175137A (en) Line buffer system for displaying multiple images in a video game
US5668469A (en) Digital oscilloscope using color plane display device and data display method therefore
CN1221940A (zh) 显示器和控制显示器的方法
JPH09120277A (ja) 独立フレーム・バッファを同期させる装置及び方法
DE19716095A1 (de) Bildsignal-Umsetzungsvorrichtung und Anzeigeeinrichtung mit einer solchen
CN1009134B (zh) 薄型显示器的接口
CN1160691C (zh) 为数字显示器提供快速时钟的系统和方法
JP3909882B2 (ja) ビデオ信号入力を有するオシロスコープ
JPH07502130A (ja) カラー強調ディスプレイシステムとその使用方法
CN1148774A (zh) 用于减少编码器闪烁的装置
CN1019234B (zh) 微机输出图象转换器
WO1993015497A1 (en) Analog video interface for a digital video display
CN1021151C (zh) 光栅扫描数字显示系统
EP0476957B1 (en) Method and apparatus for driving a display device
US4090260A (en) Digital image memory adapted to distribute image blanks
US20090226115A1 (en) Image adapter with tilewise image processing, and method using such an adapter
DE69116012T2 (de) Palettengeräte mit Selektion von vielfachen die gesamte Busbreite enthaltenden Pixeltiefen
CN1875619A (zh) 显示器及其控制方法
CN1201966A (zh) 液晶显示装置
JP3461034B2 (ja) 波形データの表示方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee