CN113658875A - 一种中小功率混合集成电路的组装方法 - Google Patents

一种中小功率混合集成电路的组装方法 Download PDF

Info

Publication number
CN113658875A
CN113658875A CN202110950939.4A CN202110950939A CN113658875A CN 113658875 A CN113658875 A CN 113658875A CN 202110950939 A CN202110950939 A CN 202110950939A CN 113658875 A CN113658875 A CN 113658875A
Authority
CN
China
Prior art keywords
ceramic substrate
integrated circuit
medium
hybrid integrated
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110950939.4A
Other languages
English (en)
Other versions
CN113658875B (zh
Inventor
王晓卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhenhua Microelectronics Co Ltd
Original Assignee
Shenzhen Zhenhua Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhenhua Microelectronics Co Ltd filed Critical Shenzhen Zhenhua Microelectronics Co Ltd
Priority to CN202110950939.4A priority Critical patent/CN113658875B/zh
Publication of CN113658875A publication Critical patent/CN113658875A/zh
Application granted granted Critical
Publication of CN113658875B publication Critical patent/CN113658875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开一种中小功率混合集成电路的组装方法,该方法包括涂胶步骤、贴片步骤、固化步骤、键合步骤以及入壳步骤,具体为在陶瓷基板上涂布导电胶以及绝缘胶,在完成涂胶的陶瓷基板上粘接若干器件,器件为信号传输件或者为无大电流导通件,将完成器件粘接的陶瓷基板置入固化炉中进行胶体固化;将固化后的陶瓷基板和各器件进行键合互联,采用共晶焊接方式将键合后的陶瓷基板固定于外壳内。本发明针对中小功率厚膜混合集成电路,通过对组装工艺流程进行调整,取消了器件焊接步骤,将器件的两个粘接步骤进行合并,在入壳前进行键合,缩短了生产流程,避免外壳对键合和贴片的干扰,降低了产品设计难度,提高了产品组装密度,有助于该组装方法推广。

Description

一种中小功率混合集成电路的组装方法
技术领域
本发明涉及电路板组装技术领域,尤其涉及一种中小功率混合集成电路的组装方法。
背景技术
厚膜混合集成电路产品上的器件组装一般选用粘接和焊接两种相结合的工艺,粘接和焊接均是点涂,焊接工艺的优点是热传导好,可以导通大电流,相对地,粘接工艺的优点是胶没有流动性,器件和胶的状态可控。
但是,常规厚膜集成电路产品组装通常采用阻容器件粘接-阻容器件焊接-入壳-芯片粘接-键合的工艺流程,采用两次粘接的方法,没有针对不同电气要求制定不同的技术方案,步骤重复且操作复杂,工艺流程时间长,进而生产效率低下以及浪费成本。
发明内容
本发明的目的在于提供一种中小功率混合集成电路的组装方法,以解决现有常规厚膜集成电路产品组装没有针对不同电气要求制定不同的技术方案,步骤重复且操作复杂,工艺流程时间长,进而生产效率低下以及浪费成本的技术问题。
本发明提供了一种中小功率混合集成电路的组装方法,所述方法包括:
涂胶步骤:在陶瓷基板上涂布导电胶以及绝缘胶;
贴片步骤:在完成涂胶的陶瓷基板上粘接若干器件,所述器件为信号传输件或者为无大电流导通件;
固化步骤:将完成器件粘接的陶瓷基板置入固化炉中进行胶体固化;
键合步骤:将固化后的陶瓷基板和各器件进行键合互联;
入壳步骤:采用共晶焊接方式将键合后的陶瓷基板固定于外壳内。
进一步地,在涂胶步骤之前还包括印制步骤:
在陶瓷基板上印制所要涂布导电胶的线路。
进一步地,所述涂胶步骤包括:
固定治具板步骤:将治具板放置于印制有线路的陶瓷基板上,所述治具板上设有与所述陶瓷基板上的印制线路相配合的涂布槽,校正涂布槽与印制线路的位置,使涂布槽与印制线路对应设置;
涂布导电胶步骤:将导电胶填充于涂布槽内,用刮刀将治具板上的导电胶刮平;
涂布绝缘胶步骤:取下治具板,在陶瓷基板上涂布绝缘胶。
进一步地,在涂胶步骤中,在印制好的陶瓷基板上采用导电胶丝网印制的方式进行导电胶涂布,之后对绝缘胶进行点胶涂布。
进一步地,在固化步骤中,固化炉的温度为150度,胶体固化的时间为1h。
进一步地,在入壳步骤中,所述外壳需先进行预搪锡工艺处理,将预处理焊片与陶瓷基板一起置入外壳内,以进行共晶焊接。
进一步地,所述导电胶为银粉和第一高分子聚合物的混合物。
进一步地,所述绝缘胶为第二高分子聚合物,所述第一高分子聚合物和第二高分子聚合物都为环氧树脂。
进一步地,所述入壳步骤之后还包括安装变压器步骤:
将变压器粘接于陶瓷基板上并固化。
进一步地,所述安装变压器步骤之后还包括测试步骤:
对组装后的产品性能进行调试和检测。
相比现有技术,本发明的有益效果在于:
本发明针对中小功率厚膜混合集成电路,通过对组装工艺流程进行调整,取消了器件焊接步骤,将器件的两个粘接步骤进行合并,在入壳前进行键合,缩短了生产流程,避免外壳对键合和贴片的干扰,降低了产品设计难度,提高了产品组装密度,有助于该组装方法的应用的推广。
附图说明
图1为本发明实施例提供的中小功率混合集成电路的组装方法的流程图;
图2为本发明实施例提供的涂胶步骤的操作图;
图3为本发明实施例提供的陶瓷基板涂胶后的结构示意图;
图4为本发明实施例提供的陶瓷基板贴片后的结构示意图;
图5为本发明实施例提供的陶瓷基板键合后的结构示意图;
图6为本发明实施例提供的陶瓷基板入壳后的结构示意图。
图中:
10、陶瓷基板;20、导电胶;30、绝缘胶;40、器件;41、电容;42、IC芯片;50、外壳;60、治具板;61、涂布槽;70、刮刀;80、焊料。
具体实施方式
下面,结合附图以及具体实施方式,对本发明做进一步描述,需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
请参阅图1至图6,本发明公开了一种中小功率混合集成电路的组装方法,该方法包括以下步骤:
S101、涂胶步骤:在陶瓷基板10上涂布导电胶20以及绝缘胶30,具体为先涂布导电胶20,再涂布绝缘胶30;
S102、贴片步骤:将完成涂胶的陶瓷基板10置入贴片机内,在完成涂胶的陶瓷基板10上贴装若干器件40,这里的贴装只是粘接,器件40为信号传输件或者为无大电流导通件,器件40主要是电容41、IC芯片42等,这些器件40都没有大电流通过,不需要专门的热传导方面的考虑和设计,其中电容41底部需要涂布绝缘胶30,以起到隔绝导电和固定的作用;
S103、固化步骤:将完成器件40粘接的陶瓷基板10置入固化炉中进行胶体固化,固化炉的温度为150度,胶体固化的时间为1h;
S104、键合步骤:将完成固化的陶瓷基板10置入自动键合机中,固化后的陶瓷基板10和各器件40进行键合互联,主要是IC芯片42与陶瓷基板10、IC芯片42与IC芯片42、以及IC芯片42与外壳50引线之间的键合互联;
S105、入壳步骤:采用共晶焊接方式将键合后的陶瓷基板10固定于外壳50内,这样可以降低热阻,提高产品散热能力,将入壳步骤放在键合步骤后,避免深腔贴片和键合,减少外壳50对组装的干扰,提升组装密度。
在入壳步骤中,外壳50需先进行预搪锡工艺处理,将预处理的焊片与陶瓷基板10一起置入外壳50内,通过焊片产生的焊料80进行共晶焊接。
在涂胶步骤之前还包括:
S100、印制步骤:在陶瓷基板10上印制所要涂布导电胶20的线路,该线路也称之为组装图。
本实施例中,涂胶步骤包括:
S1011、固定治具板60步骤:将治具板60放置于印制有线路的陶瓷基板10上,治具板60上设有与陶瓷基板10上的印制线路相配合的涂布槽61,校正涂布槽61与印制线路的位置,使涂布槽61与印制线路对应设置;
S1012、涂布导电胶20步骤:将导电胶20填充于涂布槽61内,用刮刀70将治具板60上的导电胶20刮平;
S1013、涂布绝缘胶30步骤:取下治具板60,在陶瓷基板10上点胶绝缘胶30。
本实施例中,在涂胶步骤中,在印制好的陶瓷基板10上也可以采用导电胶丝网印制的方式进行导电胶20涂布,之后对绝缘胶30进行点胶涂布。
作为优选地实施方式,导电胶20为银粉和第一高分子聚合物的混合物,银粉起导电作用,第一高分子聚合物优选为环氧树脂,起粘接作用。
绝缘胶30为第二高分子聚合物,为了提升大尺寸器件40的粘接强度,采用绝缘胶30对器件40进行加固,第二高分子聚合物也优选为环氧树脂,起粘接作用;
所述入壳步骤之后还包括:
S106、安装变压器步骤:将变压器贴装即粘接于陶瓷基板10上并固化;
S107、将完成变压器安装的产品进行漆包线手工焊;
S108、测试步骤:对组装后的产品性能进行调试和检测,使产品满足性能要求;
S109、对产品进行目检,去除产品内部多余物;
S120、将产品进行烘烤及平行缝焊,完成组装。
在上述所述的S102、S103、S104步骤中,可以根据产品特点,提出设备载台改造方案,设计多步骤通用载具,避免产品频繁更换载具。
综上所述,本发明针对中小功率厚膜混合集成电路,通过对组装工艺流程进行调整,取消了器件焊接步骤,将器件40的两个粘接步骤进行合并,在入壳前进行键合,缩短了生产流程,避免外壳50对键合和贴片的干扰,降低了产品设计难度,在保证产品质量和性能的基础上,简化流程、提高效率,因粘接焊盘设计尺寸小于焊接焊盘,提高了产品组装密度,有助于该组装方法的应用的推广,体现了小电流和低散热要求的中小功率产品的组装优势。
上述实施方式仅为本发明的优选实施方式,不能以此来限定本发明保护的范围,本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (10)

1.一种中小功率混合集成电路的组装方法,其特征在于,所述方法包括:
涂胶步骤:在陶瓷基板上涂布导电胶以及绝缘胶;
贴片步骤:在完成涂胶的陶瓷基板上粘接若干器件,所述器件为信号传输件或者为无大电流导通件;
固化步骤:将完成器件粘接的陶瓷基板置入固化炉中进行胶体固化;
键合步骤:将固化后的陶瓷基板和各器件进行键合互联;
入壳步骤:采用共晶焊接方式将键合后的陶瓷基板固定于外壳内。
2.根据权利要求1所述的中小功率混合集成电路的组装方法,其特征在于:在涂胶步骤之前还包括印制步骤:
在陶瓷基板上印制所要涂布导电胶的线路。
3.根据权利要求2所述的中小功率混合集成电路的组装方法,其特征在于:所述涂胶步骤包括:
固定治具板步骤:将治具板放置于印制有线路的陶瓷基板上,所述治具板上设有与所述陶瓷基板上的印制线路相配合的涂布槽,校正涂布槽与印制线路的位置,使涂布槽与印制线路对应设置;
涂布导电胶步骤:将导电胶填充于涂布槽内,用刮刀将治具板上的导电胶刮平;
涂布绝缘胶步骤:取下治具板,在陶瓷基板上涂布绝缘胶。
4.根据权利要求2所述的中小功率混合集成电路的组装方法,其特征在于:在涂胶步骤中,在印制好的陶瓷基板上采用导电胶丝网印制的方式进行导电胶涂布,之后对绝缘胶进行点胶涂布。
5.根据权利要求1所述的中小功率混合集成电路的组装方法,其特征在于:在固化步骤中,固化炉的温度为150度,胶体固化的时间为1h。
6.根据权利要求1所述的中小功率混合集成电路的组装方法,其特征在于:在入壳步骤中,所述外壳需先进行预搪锡工艺处理,将预处理焊片与陶瓷基板一起置入外壳内,以进行共晶焊接。
7.根据权利要求1所述的中小功率混合集成电路的组装方法,其特征在于:所述导电胶为银粉和第一高分子聚合物的混合物。
8.根据权利要求7所述的中小功率混合集成电路的组装方法,其特征在于:所述绝缘胶为第二高分子聚合物,所述第一高分子聚合物和第二高分子聚合物都为环氧树脂。
9.根据权利要求1所述的中小功率混合集成电路的组装方法,其特征在于:所述入壳步骤之后还包括安装变压器步骤:
将变压器粘接于陶瓷基板上并固化。
10.根据权利要求9所述的中小功率混合集成电路的组装方法,其特征在于:所述安装变压器步骤之后还包括测试步骤:
对组装后的产品性能进行调试和检测。
CN202110950939.4A 2021-08-18 2021-08-18 一种中小功率混合集成电路的组装方法 Active CN113658875B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110950939.4A CN113658875B (zh) 2021-08-18 2021-08-18 一种中小功率混合集成电路的组装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110950939.4A CN113658875B (zh) 2021-08-18 2021-08-18 一种中小功率混合集成电路的组装方法

Publications (2)

Publication Number Publication Date
CN113658875A true CN113658875A (zh) 2021-11-16
CN113658875B CN113658875B (zh) 2022-06-21

Family

ID=78481124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110950939.4A Active CN113658875B (zh) 2021-08-18 2021-08-18 一种中小功率混合集成电路的组装方法

Country Status (1)

Country Link
CN (1) CN113658875B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111337A (ja) * 1982-12-16 1984-06-27 Matsushita Electric Ind Co Ltd ボンデイング方法
CN201741685U (zh) * 2010-07-22 2011-02-09 江苏宏微科技有限公司 多单元功率半导体模块
CN206639801U (zh) * 2017-04-10 2017-11-14 北方电子研究院安徽有限公司 一种航天大功率混和集成电路的版图结构
CN110666269A (zh) * 2019-10-11 2020-01-10 华东光电集成器件研究所 一种组合式共晶焊接装置及其使用方法
CN112259507A (zh) * 2020-10-21 2021-01-22 北京轩宇空间科技有限公司 一种异质集成的系统级封装结构及封装方法
CN112980356A (zh) * 2021-02-25 2021-06-18 深圳市南科康达科技有限公司 一种导电胶、柔性电路、柔性印刷电路板和柔性电子元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111337A (ja) * 1982-12-16 1984-06-27 Matsushita Electric Ind Co Ltd ボンデイング方法
CN201741685U (zh) * 2010-07-22 2011-02-09 江苏宏微科技有限公司 多单元功率半导体模块
CN206639801U (zh) * 2017-04-10 2017-11-14 北方电子研究院安徽有限公司 一种航天大功率混和集成电路的版图结构
CN110666269A (zh) * 2019-10-11 2020-01-10 华东光电集成器件研究所 一种组合式共晶焊接装置及其使用方法
CN112259507A (zh) * 2020-10-21 2021-01-22 北京轩宇空间科技有限公司 一种异质集成的系统级封装结构及封装方法
CN112980356A (zh) * 2021-02-25 2021-06-18 深圳市南科康达科技有限公司 一种导电胶、柔性电路、柔性印刷电路板和柔性电子元件

Also Published As

Publication number Publication date
CN113658875B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
CN111613763A (zh) 带有具有集成电池单元感测pcb-柔性电路硬件的互连板组件的蓄电池模块
CN101816068B (zh) Ic装载用基板及其制造方法
US11058013B2 (en) Method of manufacturing battery module and interconnect board assembly with integrated PCB and flex circuit
CN107645849B (zh) 一种微波激励高频模块的制作方法
CN100527412C (zh) 电子电路模块及其制造方法
CN1174475C (zh) 用于制造具有声表面波单元的射频模块元件的方法
EP2222149A1 (en) Electronic component mounting structure and electronic component mounting method
CN101779529B (zh) 电子电路装置以及建立电子电路装置的方法
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
CN103050453B (zh) 表面贴装微波器件
WO2005039254A2 (en) Electrical circuit apparatus and method for assembling same
CN109588023B (zh) 散热结构及相关设备
CN114300369A (zh) 半导体封装结构的制作方法
CN113658875B (zh) 一种中小功率混合集成电路的组装方法
CN112004309A (zh) 移动终端、软硬结合板及其制造方法
CN203618221U (zh) 焊盘结构
CN110265307A (zh) 制造半导体封装方法及其封装结构
JPH1027952A (ja) プリント配線板及びその製造方法
CN209896028U (zh) 半导体封装结构
CN110931449A (zh) 电源模块封装结构及电源模块的封装方法
KR20120050834A (ko) 반도체 패키지 기판의 제조방법
CN111739872A (zh) 一种智能功率模块及其制造方法
CN201523352U (zh) 集成电路电压调节器
CN217485437U (zh) 一种功率电路模块
CN209767916U (zh) 加厚镀铜耐大电流散热线路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant