CN113628652A - 电阻式存储装置及其写入电压的调整方法 - Google Patents

电阻式存储装置及其写入电压的调整方法 Download PDF

Info

Publication number
CN113628652A
CN113628652A CN202010381741.4A CN202010381741A CN113628652A CN 113628652 A CN113628652 A CN 113628652A CN 202010381741 A CN202010381741 A CN 202010381741A CN 113628652 A CN113628652 A CN 113628652A
Authority
CN
China
Prior art keywords
voltage
reset
change rate
time
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010381741.4A
Other languages
English (en)
Other versions
CN113628652B (zh
Inventor
郑如杰
郭盈杉
林立伟
郑隆吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202010381741.4A priority Critical patent/CN113628652B/zh
Publication of CN113628652A publication Critical patent/CN113628652A/zh
Application granted granted Critical
Publication of CN113628652B publication Critical patent/CN113628652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0038Power supply circuits

Landscapes

  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种电阻式存储装置及其写入电压的调整方法。写入电压的调整方法包括:选择电阻式存储器中的受测存储单元数组;依据一重置电压以针对受测存储单元数组中的多个存储单元来执行N次重置动作,以及依据设定电压对存储单元执行N次设定动作,其中N为大于1的整数;计算重置动作的重置时间变化率以及设定动作的设定时间变化率;以及,依据重置时间变化率以及设定时间变化率来调整设定电压以及重置电压的其中之一电压值,以平衡存储单元的重置时间以及设定时间。

Description

电阻式存储装置及其写入电压的调整方法
技术领域
本发明涉及一种电阻式存储装置,尤其涉及一种电阻式存储装置及其写入电压的调整方法。
背景技术
在电阻式存储器的技术领域中,基于环境因素、制程飘移等多种可能,会造成单一集成电路间、晶粒与晶粒间的多个存储单元的物理特性不均匀的现象。在这样的情况下,要如何设定电阻式存储器的写入电压(包括设定电压以及重置电压),以使存储单元的重置时间以及设定时间可以平衡,成为一个重要的课题。
发明内容
本发明是针对一种电阻式存储器以及其写入电压的调整方法,可均衡其执行重置动作以及设定动作所需的时间。
根据本发明的实施例,本发明的写入电压的调整方法适用于电阻式存储器。写入电压的调整方法包括:选择电阻式存储器中的受测存储单元数组;依据一重置电压以针对所述多个受测存储单元数组中的多个存储单元来执行N次重置动作,以及依据设定电压对存储单元执行N次设定动作,其中N为大于1的整数;计算重置动作的重置时间变化率以及设定动作的设定时间变化率;以及依据重置时间变化率以及设定时间变化率来调整设定电压以及重置电压的其中之一电压值。
根据本发明的实施例,本发明的电阻式存储装置包括受测存储单元数组以及控制器。控制器耦接至受测存储单元数组。控制器用以执行上述的写入电压的调整方法。
基于上述,本发明实施例针对电阻式存储器中部分的受测存储单元数组,执行多次重置动作以及多次设定动作。并依据重置动作的重置时间变化率以及设定动作的设定时间变化率,来针对重置电压以及设定电压的其中之一来进行调整,可使电阻式存储器的重置动作以及设定动作所需的写入时间可以均衡,提升电阻式存储器的使用效率。
附图说明
包含附图以便进一步理解本发明,且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例,并与描述一起用于解释本发明的原理。
图1为本发明一实施例的写入电压的调整方法的流程图;
图2为本发明一实施例的电阻式存储器的测试动作的流程图;
图3A、图3B、图4A以及图4B分别为本发明不同实施方式的写入电压的调整方法的动作示意图;
图5为本发明实施例的电阻式存储装置的示意图。
附图标号说明
S110~S140:写入电压调整步骤;
S210~S290:测试动作的步骤;
CV1、CV2:曲线;
tWT1_1、tWT1_N:重置时间;
tWT0_1、tWT0_N:设定时间;
500:电阻式存储装置;
510:存储区块;
520:控制器;
530:存储装置;
540:电压产生器;
511:受测存储单元数组;
VRESET:重置电压;
VSET:设定电压;
IFO:调整信息。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
请参照图1,图1为本发明一实施例的写入电压的调整方法的流程图。本实施例的写入电压的调整方法适用于电阻式存储器中。电阻式存储器的写入动作包括重置动作以及设定动作,其中的写入电压包括重置电压以及设定电压。在步骤S110中,可选择电阻式存储器选择其中的一个存储器数组作为受测存储单元数组。接着,在步骤S120中,则依据一重置电压以针对受测存储单元数组中的多个存储单元来分别执行N次重置动作,并依据一设定电压对前述多个存储单元执行N次设定动作,其中N为大于1的整数。在此,上述的一次的重置动作中,可以针对存储单元施加重置电压一段时间后,并通过验证存储单元的电阻值以获知重置动作是否完成,若验证结果表示存储单元的电阻值还不够高,则再次对存储单元进行重置电压的施加动作。上述的重置电压的施加动作可以一次或多次的进行,直至存储单元的电阻值大于预设的阀值。相类似的,上述的一次的设定动作中,可以针对存储单元施加设定电压一段时间后,并通过验证存储单元的电阻值以获知设定动作是否完成,若验证结果表示存储单元的电阻值还不够低,则再次对存储单元进行设定电压的施加动作。上述的设定电压的施加动作可以一次或多次的进行,直至存储单元的电阻值小于预设的另一阀值。
接着,在步骤S130中,计算上述的多次重置动作的重置时间变化率,并计算上述的多次设定动作的设定时间变化率。在此请注意,电阻式存储器的存储单元,可能会因为多次的写入动作产生物理特性的变异。因此,针对存储单元执行第一次的重置动作所需的第一时间,可能会与针对存储单元执行第N次的重置动作所需的第二时间不相同,通常第二时间大于第一时间。同理,针对存储单元执行第一次的设定动作所需的第三时间,可能会与针对存储单元执行第N次的设定动作所需的第四时间不相同,通常第四时间大于第三时间。
而步骤S130中的重置时间变化率,可依据上述的第一时间与第二时间来计算出,在本实施例中,重置时间变化率等于第二时间与第一时间的差除以第一时间。同样的,设定时间变化率,可依据上述的第三时间与第四时间来计算出,在本实施例中,设定时间变化率等于第四时间与第三时间的差,除以第三时间。
接着,在步骤S140中,则依据步骤S130中获得的重置时间变化率以及设定时间变化率来调整设定电压以重置电压其中之一的电压值。在细节上,在步骤S140中,可先针对重置时间变化率以及设定时间变化率进行比较,并在当重置时间变化率以及设定时间变化率间的差的绝对值大于预设的临界值时,启动设定电压以重置电压其中之一的电压值的调整机制。其中,若当设定时间变化率大于重置时间变化率时,则选择设定电压以进行调整,若当重置时间变化率大于设定时间变化率时,则选择重置电压以进行调整。
在此,当设定时间变化率过大时,表示在多次设定动作后,存储单元需要更长的设定时间来执行设定动作。因此,在本实施例中,可通过提升设定电压的电压绝对值,来使存储单元的设定时间可以缩短,并使存储单元在执行设定动作所需的设定时间以及执行重置动作所需的重置时间可以相互接近,维持存储单元的重置动作与重置动作在时间上的平衡。当然,当重置时间变化率过大时,表示在多次重置动作后,存储单元需要更长的重置时间来执行设定动作。因此,在本实施例中,可通过提升重置电压的电压绝对值,来使存储单元的重置时间可以缩短,进而维持存储单元的设定动作与重置动作在时间上的平衡。
请参照图2,图2为本发明一实施例的电阻式存储器的测试动作的流程图。其中,步骤S210中,针对电阻式存储器中的所有存储单元执行形成(forming)动作。在此,针对电阻式存储单元所执行的形成动作,可针对存储单元施加偏压,当存储单元上的电场超过临界值时介电层会发生类崩溃现象,使介电层转变为具有电阻可变的特性。形成动作用以对电阻式存储单元进行初始化动作。
接着,步骤S220执行测试初始化动作,步骤S230则针对电阻式存储器执行用户功能测试。步骤S240中,则在电阻式存储器中选择受测存储单元数组,并针对受测存储单元数组进行写入时间的搜集动作。并在步骤S250执行步骤S240所获得的写入数据的分析动作。在此注意,步骤S240的写入时间的搜集动作,可以通过针对受测存储单元数组的多个存储单元执行N次的设定动作以及N次的重置动作,并计算出重置动作的重置时间变化率以及设定动作的设定时间变化率。上述的N为大于1的任意整数。
在此请注意,上述的N可以由设计者自行设定,没有固定的限制。
步骤S260中,执行设定时间变化率Tset与重置时间变化率Treset的差值的绝对值(|Tset-Treset|)的计算。当设定时间变化率Tset与重置时间变化率Treset的差值的绝对值大于预设的临界值X时,启动重置电压或设定电压的调整机制,并执行步骤S270。若当设定时间变化率Tset与重置时间变化率Treset的差值的绝对值不大于预设的临界值X时,则结束此测试流程。接着,在步骤S270中,判断设定时间变化率Tset是否大于重置时间变化率Treset。当设定时间变化率Tset大于重置时间变化率Treset时,执行步骤S271,相对的,当设定时间变化率Tset小于重置时间变化率Treset时,执行步骤S281。
在步骤S271中,则使设定时间变化率Tset减去重置时间变化率Treset,并判断设定时间变化率Tset与重置时间变化率Treset的变化率差值是否大于预设的一参考值Y。当上述的变化率差值大于参考值Y,表示设定电压需要相对大幅度的调整,故在步骤S272中使设定电压V_SET加上第一电压AV,以调高设定电压的电压值。而当上述的变化率差值小于参考值Y,表示设定电压只需要相对低幅度的调整,故在步骤S273中使设定电压V_SET加上第二电压BV,以调高设定电压的电压值。其中第一电压AV大于第二电压BV。
在步骤S281中,则使重置时间变化率Treset减去设定时间变化率Tset,并判断重置时间变化率Treset与设定时间变化率Tset的变化率差值是否大于预设的参考值Y。当上述的变化率差值大于参考值Y,表示重置电压需要相对大幅度的调整,故在步骤S282中使重置电压V_RESET加上第三电压aV,以调高重置电压的电压值。而当上述的变化率差值小于参考值Y,表示重置电压只需要相对低幅度的调整,故在步骤S283中使重置电压V_RESET加上第四电压bV,以调高重置电压的电压值。其中第三电压aV大于第四电压bV。
最后,在步骤S290中,则将上述的重置电压以及设定电压的调整信息,写入至存储装置中,之后结束此测试流程。在此请注意,重置电压以及设定电压的调整信息可以通过数字数据的形式写入至存储装置中。存储装置可以是易失式或非易失式的任意存储元件,没有固定的限制。
在本实施例中,图2的流程可以在电阻式存储器执行测试动作时执行。并且,当测试动作完成后,电阻式存储器会根据重置电压以及设定电压的调整信息调整初始化的重置电压以及设定电压,以操作受测存储器数组外的所有存储器数组。
值得一提的,受测存储单元数组可以为电阻式存储器中的一部分。也就是说,图2中步骤S240至S290的步骤可仅针对电阻式存储器中的一小部分来执行,可加速写入电压的调整动作。
图3A、图3B、图4A以及图4B分别为在经过多次操作后,写入时间发生偏移的例子。图中示例是针对受测存储单元数组的多个存储单元执行多次的重置动作,并针对受测存储单元数组的多个存储单元执行多次的设定动作后,分别记录多次重置动作的重置时间以获得曲线CV1,并分别记录多次设定动作的设定时间以获得曲线CV2。
以下请参照图3A、图3B、图4A以及图4B说明本发明的写入电压的调整方法。在图3A中,执行第一次重置动作所需的第一重置时间tWT1_1例如为0.6毫秒;执行第N次重置动作所需的第二重置时间tWT1_N例如为0.69毫秒;执行第一次设定动作所需的第一设定时间tWT0_1例如为0.7毫秒;执行第N次设定动作所需的第二设定时间tWT0_N例如为1.0毫秒。据此,可计算出重置时间变化率=(tWT1_N-tWT1_1)/tWT1_1=0.15,以及计算出设定时间变化率=(tWT0_N-tWT0_1)/tWT0_1=0.43。进而,可计算出设定时间变化率以及重置时间变化率的差=0.28。
在设定时间变化率大于重置时间变化率的前提下,通过判断设定时间变化率以及重置时间变化率的差有无大于预设的参考值Y,可以执行图2的步骤S272或S273以调整设定电压的电压值,并增加设定动作的能量。
在图3B中,执行第一次重置动作所需的第一重置时间tWT1_1例如为1.0毫秒;执行第N次重置动作所需的第二重置时间tWT1_N例如为1.15毫秒;执行第一次设定动作所需的第一设定时间tWT0_1例如为0.7毫秒;执行第N次设定动作所需的第二设定时间tWT0_N例如为1.1毫秒。据此,可计算出重置时间变化率=(tWT1_N-tWT1_1)/tWT1_1=0.15,以及计算出设定时间变化率=(tWT0_N-tWT0_1)/tWT0_1=0.57。进一步的,可计算出设定时间变化率以及重置时间变化率的差=0.42。同样在设定时间变化率大于重置时间变化率的前提下,再通过判断设定时间变化率以及重置时间变化率的差有无大于预设的参考值Y,可以执行图2的步骤S272或S273以调整设定电压的电压值,并增加设定动作的能量。
在图4A中,执行第一次重置动作所需的第一重置时间tWT1_1例如为1.0毫秒;执行第N次重置动作所需的第二重置时间tWT1_N例如为1.5毫秒;执行第一次设定动作所需的第一设定时间tWT0_1例如为0.8毫秒;执行第N次设定动作所需的第二设定时间tWT0_N例如为0.92毫秒。据此,可计算出重置时间变化率=(tWT1_N-tWT1_1)/tWT1_1=0.50,以及计算出设定时间变化率=(tWT0_N-tWT0_1)/tWT0_1=0.15。进一步的,可计算出重置时间变化率以及设定时间变化率的差=0.35。
基于重置时间变化率大于设定时间变化率,再通过判断重置时间变化率以及设定时间变化率的差有无大于预设的参考值Y,可以执行图2的步骤S282或S283以调整重置电压的电压值,并增加重置动作的能量。
在图4B中,执行第一次重置动作所需的第一重置时间tWT1_1例如为0.7毫秒;执行第N次重置动作所需的第二重置时间tWT1_N例如为1.05毫秒;执行第一次设定动作所需的第一设定时间tWT0_1例如为1.0毫秒;执行第N次设定动作所需的第二设定时间tWT0_N例如为1.15毫秒。据此,可计算出重置时间变化率=(tWT1_N-tWT1_1)/tWT1_1=0.50,以及计算出设定时间变化率=(tWT0_N-tWT0_1)/tWT0_1=0.15。进一步的,可计算出重置时间变化率以及设定时间变化率的差=0.35。
同样基于重置时间变化率大于设定时间变化率,再通过判断重置时间变化率以及设定时间变化率的差有无大于预设的参考值Y,可以执行图2的步骤S282或S283以调整重置电压的电压值,并增加重置动作的能量。
请参照图5,图5为本发明实施例的电阻式存储装置的示意图。电阻式存储装置500包括存储区块510、控制器520、存储装置530以及电压产生器540。在执行写入电压调整动作时,控制器520可由存储区块510中选择一受测存储单元数组511,并针对受测存储单元数组511执行如图1为的写入电压调整流程。控制器520所执行的动作细节,在前述的实施例以及实施方式都有详细的说明,在此不多赘述。
控制器520另可将重置电压VRESET以及设定电压VSET的调整信息IFO写入至存储装置530中。存储装置530可以是任意形式的存储器,没有特定的限制。电压产生器540则用以提供重置电压VRESET以及设定电压VSET至存储区块510。其中,控制器530可以依据存储装置530记录的重置电压VRESET以及设定电压VSET的调整信息IFO,来使电压产生器540针对所产生的重置电压VRESET以及设定电压VSET的电压值进行调整。
在硬件架构上,控制器520可以为具运算能力的处理器。或者,控制器520可通过硬件描述语言或是其他熟知的数字电路的设计方式来进行设计,并通过现场可程序逻辑门数组、复杂可程序逻辑装置或是特殊应用集成电路的方式来实现的硬件电路。
综上所述,本发明针对电阻式存储器中部分的受测存储单元数组执行多次的重置动作以及设定动作。通过记录重置动作的重置时间变化率以及设定动作的重置时间变化率,来判断出设定动作的设定能量以及重置动作的重置能量有无发生不足,并据以调整设定电压或重置电压的电压值。如此一来,电阻式存储器的重置动作以及设定动作可以得到平衡,提升使用效率。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (17)

1.一种写入电压的调整方法,适用于电阻式存储器,包括:
选择所述电阻式存储器中的受测存储单元数组
依据重置电压以针对所述受测存储单元数组中的多个存储单元来执行N次重置动作,以及依据设定电压对所述多个存储单元执行N次设定动作,其中N为大于1的整数
计算所述多个重置动作的重置时间变化率以及所述多个设定动作的设定时间变化率;以及
依据所述重置时间变化率以及所述设定时间变化率来调整所述设定电压以及所述重置电压的其中之一电压值。
2.根据权利要求1所述的调整方法,其特征在于,计算所述多个重置动作的所述重置时间变化率的步骤包括:
计算第一次重置动作的第一重置时间以及第N次重置动作的第二重置时间,使所述第二重置时间与所述第一重置时间的差与所述第一重置时间相除以产生所述重置时间变化率。
3.根据权利要求1所述的调整方法,其特征在于,计算所述多个设定动作的所述设定时间变化率的步骤包括:
计算第一次设定动作的第一设定时间以及第N次设定动作的第二设定时间,使所述第二设定时间与所述第一设定时间的差与所述第一设定时间相除以产生所述设定时间变化率。
4.根据权利要求1所述的调整方法,其特征在于,依据所述重置时间变化率以及所述设定时间变化率来调整所述设定电压以及所述重置电压的其中之一电压值的步骤包括:
比较所述重置时间变化率以及所述设定时间变化率以决定调整所述重置电压的电压值或所述设定电压的电压值。
5.根据权利要求4所述的调整方法,其特征在于,当所述重置时间变化率大于所述设定时间变化率时,选择调整所述重置电压的电压值;当所述设定时间变化率大于所述重置时间变化率时,选择调整所述设定电压的电压值。
6.根据权利要求5所述的调整方法,其特征在于,当所述重置时间变化率大于所述设定时间变化率时,还包括:
计算所述重置时间变化率与所述设定时间变化率的变化率差值;
当所述变化率差值大于预设的参考值时,调高所述重置电压第一电压;以及
当所述变化率差值不大于所述参考值时,调高所述重置电压第二电压,
其中所述第一电压大于所述第二电压。
7.根据权利要求5所述的调整方法,其特征在于,当所述设定时间变化率大于所述重置时间变化率时,还包括:
计算所述设定时间变化率与所述重置时间变化率的变化率差值;
当所述变化率差值大于预设的参考值时,调高所述设定电压第一电压;以及
当所述变化率差值不大于所述参考值时,调高所述设定电压第二电压,
其中所述第一电压大于所述第二电压。
8.根据权利要求1所述的调整方法,其特征在于,还包括:
记录所述重置电压以及所述设定电压的调整信息至存储装置中。
9.一种电阻式存储装置,其特征在于,包括:
受测存储单元数组;以及
控制器,耦接至所述受测存储单元数组,用以:
依据重置电压以针对多个受测存储单元数组中的多个存储单元来执行N次重置动作,以及依据设定电压对所述多个存储单元执行N次设定动作,其中N为大于1的整数;
计算所述多个重置动作的重置时间变化率以及所述多个设定动作的设定时间变化率;以及
依据所述重置时间变化率以及所述设定时间变化率来调整所述设定电压以及所述重置电压的其中之一电压值。
10.根据权利要求9所述的电阻式存储装置,其特征在于,所述控制器计算第一次重置动作的第一重置时间以及第N次重置动作的第二重置时间,使所述第二重置时间与所述第一重置时间的差与所述第一重置时间相除以产生所述重置时间变化率。
11.根据权利要求9所述的电阻式存储装置,其特征在于,所述控制器计算第一次设定动作的第一设定时间以及第N次设定动作的第二设定时间,使所述第二设定时间与所述第一设定时间的差与所述第一设定时间相除以产生所述设定时间变化率。
12.根据权利要求9所述的电阻式存储装置,其特征在于,所述控制器比较所述重置时间变化率以及所述设定时间变化率以决定调整所述重置电压的电压值或所述设定电压的电压值。
13.根据权利要求12所述的电阻式存储装置,其特征在于,当所述重置时间变化率大于所述设定时间变化率时,所述控制器选择调整所述重置电压的电压值;当所述设定时间变化率大于所述重置时间变化率时,所述控制器选择调整所述设定电压的电压值。
14.根据权利要求13所述的电阻式存储装置,其特征在于,当所述重置时间变化率大于所述设定时间变化率时,所述控制器用以:
计算所述重置时间变化率与所述设定时间变化率的变化率差值;
当所述变化率差值大于预设的参考值时,调高所述重置电压第一电压;以及
当所述变化率差值不大于所述参考值时,调高所述重置电压第二电压,
其中所述第一电压大于所述第二电压。
15.根据权利要求13所述的电阻式存储装置,其特征在于,当所述设定时间变化率大于所述重置时间变化率时,所述控制器用以:
计算所述设定时间变化率与所述重置时间变化率的变化率差值;
当所述变化率差值大于预设的参考值时,调高所述设定电压第一电压;以及
当所述变化率差值不大于所述参考值时,调高所述设定电压第二电压,
其中所述第一电压大于所述第二电压。
16.根据权利要求9所述的电阻式存储装置,其特征在于,还包括:
存储装置,耦接至所述控制器,用以记录所述重置电压以及所述设定电压的调整信息。
17.根据权利要求9所述的电阻式存储装置,其特征在于,还包括:
写入电压产生器,耦接至所述控制器以及所述受测存储单元数组,用以产生所述设定电压以及所述重置电压。
CN202010381741.4A 2020-05-08 2020-05-08 电阻式存储装置及其写入电压的调整方法 Active CN113628652B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010381741.4A CN113628652B (zh) 2020-05-08 2020-05-08 电阻式存储装置及其写入电压的调整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010381741.4A CN113628652B (zh) 2020-05-08 2020-05-08 电阻式存储装置及其写入电压的调整方法

Publications (2)

Publication Number Publication Date
CN113628652A true CN113628652A (zh) 2021-11-09
CN113628652B CN113628652B (zh) 2024-01-23

Family

ID=78377273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010381741.4A Active CN113628652B (zh) 2020-05-08 2020-05-08 电阻式存储装置及其写入电压的调整方法

Country Status (1)

Country Link
CN (1) CN113628652B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767049A (zh) * 2004-06-30 2006-05-03 夏普株式会社 可变电阻元件的驱动方法及存储装置
JP2006202411A (ja) * 2005-01-20 2006-08-03 Sharp Corp 不揮発性半導体記憶装置及びその制御方法
JP2010020818A (ja) * 2008-07-08 2010-01-28 Spansion Llc 半導体装置及びその制御方法
US9240236B1 (en) * 2014-12-19 2016-01-19 Intermolecular, Inc. Switching conditions for resistive random access memory cells
CN105761749A (zh) * 2014-12-15 2016-07-13 华邦电子股份有限公司 电阻式存储器及其修补方法
US9852800B2 (en) * 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
US20190392897A1 (en) * 2016-09-21 2019-12-26 Hefei Reliance Memory Limited Techniques for initializing resistive memory devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767049A (zh) * 2004-06-30 2006-05-03 夏普株式会社 可变电阻元件的驱动方法及存储装置
JP2006202411A (ja) * 2005-01-20 2006-08-03 Sharp Corp 不揮発性半導体記憶装置及びその制御方法
JP2010020818A (ja) * 2008-07-08 2010-01-28 Spansion Llc 半導体装置及びその制御方法
CN105761749A (zh) * 2014-12-15 2016-07-13 华邦电子股份有限公司 电阻式存储器及其修补方法
US9240236B1 (en) * 2014-12-19 2016-01-19 Intermolecular, Inc. Switching conditions for resistive random access memory cells
US9852800B2 (en) * 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
US20190392897A1 (en) * 2016-09-21 2019-12-26 Hefei Reliance Memory Limited Techniques for initializing resistive memory devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HAYAKAWA, A ET AL.: "Resolving Endurance and Program Time Trade-off of 40nm TaOx-based ReRAM by Co-optimizing Verify Cycles, Reset Voltage and ECC Strength", IEEE *
范茜;陈后鹏;许伟义;王倩;蔡道林;金荣;宏潇;李喜;陈一峰;宋志棠;: "基于编程电流/电压的相变存储器写驱动电路", 微电子学, no. 05 *

Also Published As

Publication number Publication date
CN113628652B (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
JP6614726B2 (ja) クロスポイントメモリにおけるリファレンスアーキテクチャ
US9196359B2 (en) Read distribution management for phase change memory
US10664194B2 (en) Memory system with dynamic calibration using a variable adjustment mechanism
JP6190903B2 (ja) 書き込みおよびベリファイ回路、ならびにその抵抗性メモリの書き込みおよびベリファイ方法
US9865348B2 (en) Devices and methods for selecting a forming voltage for a resistive random-access memory
CN104851462A (zh) 具有可变调整参数的存储器设备
KR20170066082A (ko) Bist 회로, 이를 포함하는 메모리 장치 및 이의 동작방법
CN109215729B (zh) 存储器件的测试装置及相关的存储器件的测试和制造方法
EP0992998A1 (en) Nonvolatile memory device and inspection method thereof
CN109872750B (zh) 电阻式随机存取存储器装置及其写入与反向写入验证方法
US9734908B1 (en) Writing method for resistive memory cell and resistive memory
CN112863572B (zh) 具有自终止控制功能的电阻内存以及自终止控制方法
CN113628652B (zh) 电阻式存储装置及其写入电压的调整方法
TWI740467B (zh) 電阻式記憶裝置及其寫入電壓的調整方法
US10978149B1 (en) Resistive memory apparatus and adjusting method for write-in voltage thereof
KR101212745B1 (ko) 플래시 메모리 장치 및 프로그램 검증 방법
CN109509496B (zh) 电阻式存储器元件的操作方法
CN110660432B (zh) 电阻式存储器及写入方法
US9940417B2 (en) Simulating reference voltage response in digital simulation environments
US11289160B2 (en) Memory device and data writing method
US11362272B2 (en) Resistive memory device and reliability enhancement method thereof by using ratio of set current and reference current
CN111696612B (zh) 非易失性存储器的数据读出方法、装置以及介质
CN109637575B (zh) 闪存存储单元的双数据读取验证方法和设备
CN114639409A (zh) 阻变存储器写入验证电路及其控制方法
CN116758959A (zh) 存储器装置及其数据运算方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant