CN113613414A - 一种四层Nano SIM卡类的封装基板及其制作方法 - Google Patents
一种四层Nano SIM卡类的封装基板及其制作方法 Download PDFInfo
- Publication number
- CN113613414A CN113613414A CN202111157490.2A CN202111157490A CN113613414A CN 113613414 A CN113613414 A CN 113613414A CN 202111157490 A CN202111157490 A CN 202111157490A CN 113613414 A CN113613414 A CN 113613414A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- layers
- hole
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明为一种四层Nano SIM卡类的封装基板及其制作方法,利用双层覆铜板作为基板,于基板上形成通孔,填孔后处理形成内部的第二线路层和第三线路层,外层使用铜箔和半固化片压合,镭射钻孔形成1‑2层盲孔和3‑4层盲孔,填孔后处理形成第一电路层和第四线路层,对GTL面的焊盘和绑定、GBL面的MARK点电软金,对GBL面的手指PAD、GTL面的导胶口经两次喷砂电硬金,碱性回蚀引线后进行抗氧化,最终成型。本发明提高了SIM卡产品品质良率,金面偏哑雾色,并有效保护BGA的铜面品质。
Description
技术领域
本申请涉及SIM卡封装基板制作领域,特别是涉及一种四层Nano SIM卡类的封装基板及其工艺制作方法。
背景技术
SIM卡是用户身份识别卡、智能卡,SIM卡由CPU(8位/16位/32位)、程序存储器ROM、工作存储器RAM、数据存储器EEPROM和I/O电路组成。在SIM卡里面还有一种特殊的SIM卡,称为RF-SIM卡,将芯片和天线完全封装在卡片内部,这种卡的表面没有触点,通过电磁耦合的方式与读写模块进行通信,SIM卡分为标准SIM卡、Micro-SIM卡、Nano-SIM卡,三种本质上的区别就是尺寸不一样,其中Nano-SIM卡是一种手机微型SIM卡,比Micro-SIM卡更小,其尺寸为12.3mmx8.8mmx0.7mm,更小的尺寸将会为增加内存何更大的电池与更密集的主板排布释放空间,有助于终端客户生产更轻薄的产品。
发明内容
本申请提供一种四层Nano SIM卡类的封装基板及其制作方法,具体制作方法如下:
步骤1:提供双层覆铜板,包括绝缘层和分别设于绝缘层的相对两侧的导电铜层;
进一步地,覆铜板烤板后,还降低两侧导电铜层的铜厚,以便后续电镀面铜在规格范围内。
步骤2:在双层覆铜板上下形成通孔,贯穿导电铜层、绝缘层、导电铜层三层结构,在导电铜层和通孔上形成新的导电铜层,选择任意一面采用机械钻孔方式钻通孔;
步骤3:热压干膜于处理后的导电铜层上,曝光显影后形成第二线路层和第三线路层;
进一步地,形成第二线路层和第三线路层后,还进行内层光学检测,对第二线路层和第三线路层检测开短路、偏孔异常。
步骤4:采用半固化片及铜箔与线路层高温固化叠合,形成外层第一铜层、第一半固化层、第二线路层、绝缘层、第三线路层、第二半固化片层和外层第二铜层的层叠结构;
进一步地,固化叠合后还进行打磨和减薄铜层,使原来的12um铜厚减薄保留6.5±1um。
步骤5:对外层第一铜层和第一半固化层激光钻孔形成1-2层盲孔,对外层第二铜层和第二半固化层激光钻孔形成3-4层盲孔;
其中,激光钻孔的孔径为60um/70um,并钻孔后进行等离子清洗,将板面及孔内清洗,去除钻污,随后进行激光盲孔AOI检测,检测孔内胶渣是否有残留,针对1-2层、3-4层盲孔孔壁及底部微蚀及除胶处理。
步骤6:在外层第一铜层和外层第二铜层的铜面镀铜以填平1-2层盲孔及3-4层盲孔,并压覆干膜,经曝光显影后去除非盲孔区域的干膜;
进一步地,去除非盲孔区域的干膜后,对其他区域的铜面进行减薄,去除干膜磨平铜面。
其中,镀铜是指在外层第一铜层和外层第二铜层的铜面镀铜20-28um,1-2层盲孔、3-4层盲孔孔深在30-45um之间填孔填平。
曝光显影,是指对填孔后的上铜面与下铜面压覆一层感光干膜材料,使用盖孔菲林,经曝光显影,盲孔孔口干膜盖住,其余区域露出铜面,盖孔菲林比盲孔大160um。
减薄铜面,是指除盖孔区域的其他面铜区域减铜3-4um,降低表铜铜厚,所述步骤6中的磨平铜面,是指对外层第一铜层和外层第二铜层的铜面刷磨,采用1200#不织布刷1次,刷磨的方向以手指横向刷磨,在刷磨的过程,面铜铜厚也会随着降低1-2um。
步骤7:将刷平后的铜面处理形成第一线路层和第四线路层;
进一步地,形成第一线路层和第四线路层后,还进行AOI光学检测,对第二线路层和第三线路层检测开短路及曝光、显影、蚀刻不净、偏位异常。
步骤8:第一线路层和第四线路层喷上金刚砂后,网印油墨层,经曝光显影后,开窗的焊盘、邦定、引线开窗区域露出铜面,未开窗区域油墨盖住形成防焊层;
其中,GBL面油墨厚度大于GTL面油墨厚度,并高温烘烤油墨层以硬化固化油墨层。
步骤9:在未开窗的防焊层上压覆干膜,针对露出的区域电上一层镍层和软金层,随后退膜;
其中,对GTL面露出的需电软金的焊盘、邦定PAD上电上一层镍层和软金层,其中镍层为5-10um厚度,软金层为0.3-0.37um厚度,对GBL面露出的金属切割Mark点及切割道标识电上镍层和软金层,其中镍层为5-10um厚度,软金层为0.127-0.2um厚度。
步骤10:再次压覆干膜,将导胶口区域露出并电上硬金,喷砂后电上镍层,再次喷砂后电上硬金层,随后退膜;
其中,采用的喷砂压力0.8kg/cm2,速度为1.8m/min,喷砂后电上的镍层厚度为5um-12um,在封装基板GTL面露出的导胶口镍层及GBL面手指PAD、焊盘镍层上通过电金夹位的电流导入,电上0.127-0.2um的硬金层或者电上0.3-0.37um的硬金层。
步骤11:再次压覆干膜,将GTL面引线回蚀区域露出,碱性刻蚀掉引线回蚀线,其中引线回蚀线宽是小于最小线路线宽,在碱性刻蚀后退膜;
步骤12:对GTL面的BGA焊盘铜面上形成抗氧化层,随后成型。
其中,抗氧化层的厚度为0.2-0.4um范围之间,经抗氧化水洗后,真空包装入库。
本发明还提供了一种四层Nano SIM卡类的封装基板,其中,所述封装基板包括:
绝缘层,
位于绝缘层相对两侧的第二线路层和第三线路层,
分别位于第二线路层和第三线路层两侧的第一和第二半固化层,所述第一和第二半固化层由激光钻孔形成盲孔,其中盲孔内填充铜,
分别位于第一和第二半固化层两侧的第三和第四线路层,
以及防焊层,所述防焊层不覆盖需要电金的区域、BGA焊盘以及不需要电金的碱性刻蚀的引线回蚀。
本申请提供的一种四层Nano SIM卡类的封装基板及其制作方法,采用填孔工艺有利于设计叠孔和盘上孔,有利于散热,改善电气性能,有助于设计高难度的多层板,盲孔内填满铜,可靠性更高,导电性能比导电胶更好,提高了SIM卡产品品质良率;另外采用防焊前采用喷砂改善SIM卡手指焊盘铜面刷痕印;采用电镍前电金前两次喷砂降低SIM卡背面金手指金面发亮,使得金面偏哑雾色;另外SIM卡的BGA焊盘过抗氧化前必须是先碱性蚀刻后退膜的工艺,有效保护BGA的铜面品质。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1为本发明实施例的双面覆铜板结构图;
图2为本发明实施例的内层减薄铜后结构图;
图3为本发明实施例的内层机械钻通孔后的结构图;
图4为本发明实施例的镀铜后的结构图;
图5为本发明实施例的内层铜层加工完内层线路后的结构图;
图6为本发明实施例的内层线路基板和半固化片和铜箔压合为整体外层压合结构图;
图7为本发明实施例的压合后的铜箔厚度经减铜棕化降低铜厚的结构图;
图8为本发明实施例的1-2层、3-4层激光钻盲孔后的结构图;
图9为本发明实施例的盲孔填孔后的结构图;
图10为本发明实施例的填孔后盖干膜的结构图;
图11为本发明实施例的经盖孔菲林曝光显影后的结构图;
图12为本发明实施例的减掉除盲孔孔口区域的面铜铜厚后的结构图;
图13为本发明实施例的减铜后去除干膜后的结构图;
图14为本发明实施例的刷平盲孔孔口凸起铜后的结构图;
图15为本发明实施例的加工完外层线路层后的结构图;
图16为本发明实施例的防焊丝印后的结构图;
图17为本发明实施例的经防焊曝光显影完工后的结构图;
图18为本发明实施例的盖线1压膜后的结构图;
图19为本发明实施例的经盖线1菲林曝光显影后露出需电软金后的结构图;
图20为本发明实施例的对需要电软金的区域电镍后的结构图;
图21为本发明实施例的对电完镍层上面电上软金层后的结构图;
图22为本发明实施例的去掉盖线1的干膜后的结构图;
图23为本发明实施例的盖线2压膜后的结构图;
图24为本发明实施例的经盖线2菲林曝光显影后露出手指焊盘的结构图;
图25为本发明实施例的电硬金前铜面喷砂1处理后的结构图;
图26为本发明实施例的电硬金前电镍后的结构图;
图27为本发明实施例的电镍后镍面再喷砂2处理后的结构图;
图28为本发明实施例的喷砂2后手指焊盘电硬金后结构图;
图29为本发明实施例的去除盖线2的干膜后的结构图;
图30为本发明实施例的盖线3压膜后的结构图;
图31为本发明实施例的经盖线3菲林曝光显影回蚀引线露出后的结构图;
图32为本发明实施例的碱性回蚀引线后的结构图;
图33为本发明实施例的去除盖线3的干膜后的结构图;
图34为本发明实施例的BGA焊盘铜面过抗氧化后的SIM卡结构图。
具体实施方式
下面结合附图与实施例对本发明作进一步详细描述。
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
附图标记:
12-绝缘层
11、13-于绝缘层相对两侧的导电铜层
A-内层钻通孔
14、15-覆铜板上的导电铜层
16、17-半固化片层
18、19-盲孔填孔铜层
L1-TOP面第一线路层
L1’-外层铜层
L2-第二线路层
L3-第三线路层
L4-BOTTOM面第四线路层
L4’-外层铜层
B-1-2层盲孔、3-4层盲孔上开口
C-1-2层盲孔、3-4层盲孔下开口
21、22、41、42、51、52、61、62-干膜
31、32-油墨层
S、H-暴露铜面
S1 -镍层
S2-软金层
H1-喷砂层
H3-金刚砂层
H2-镍层
H4-硬金层
P-引线回蚀开窗区域
Q-抗氧化层。
一种四层Nano SIM卡类的封装基板制作方法,包括以下步骤:
第一步,提供双层覆铜板,包括绝缘层和分别设于绝缘层的相对两侧的导电铜层;
如图1所示,采用510mm*410mm的0.04mm或0.06mm或0.08mm芯板,芯板包括绝缘层12以及分别设于绝缘层的相对两侧的导电层11、13,即双面覆铜板,芯板为TG值大于200℃。
此外,还提供烤板,烤板温度为恒温180℃持续烤板2小时,升温时间不计时,每叠覆铜板重叠高度不得高于25厘米,烤板时覆铜板与覆铜板重叠烤板,烤板2小时后开门冷却后取出覆铜板。
进一步地,覆铜板烤板后,还降低两侧导电铜层的铜厚,以便后续电镀面铜在规格范围内。如图2所示,将T/T盎司的铜厚即12um减薄铜,保留3-4um的底铜铜厚,其均匀性为正负公差0.5um,双面覆铜板的两面铜箔11、13采用硫酸和双氧水微蚀液咬蚀掉表面多余的铜,其控制咬蚀量在8-9um范围内,减铜后的覆铜基板经热风烘干段将其水分烘干。
第二步,在双层覆铜板上下形成通孔,贯穿导电铜层、绝缘层、导电铜层三层结构,在导电铜层和通孔上形成新的导电铜层,选择任意一面采用机械钻孔方式钻通孔;
如图3所示,内层钻孔采用最小直径100um的钻咀,其中内层钻通孔A,焊环保证在65um以上,钻孔偏差控制在±0.05mm以内。
第三步:热压干膜于处理后的导电铜层上,曝光显影后形成第二线路层和第三线路层;
如图4所示,在机械钻孔后的覆铜板的导电层上镀上一层铜层,形成内层面铜在18-25um导电层14、15及形成内层孔壁铜满足15-20um的铜厚,为达到孔铜厚度要求,第一步对表铜降薄,较薄厚度铜箔的覆铜箔芯板在镀通孔、板面电镀及图形电镀的过程中,不会让覆铜箔芯板内层板面铜的铜层镀的太厚,镀铜后并以150℃高温持续烘烤1小时,稳定镀铜后铜层尺寸涨缩稳定性。
进一步地,酸洗表面氧化,粗化铜层提高与干膜结合力,粗化过程使铜面形成微观粗糙结构。如图5所示,干膜采用19um感光干膜,使其干膜与铜面紧密结合在一起,其中内层线路层包括导通层设置的圆形焊盘,其中焊盘直径为230um,其中内层线路有阻抗线,需管控线宽值,其中第二线路层L2与第三线路层L3残铜率为1:1,如若没有阻抗线,则第二线路层L2与第三线路层L3残铜率差别管控在5%内,其中第二线路层L2和第三线路层L3有对等长度的线路布线及线宽大小,和一部分铺铜线路,其中内层线路不设有元件焊盘。通过曝光显影蚀刻退膜处理,形成内层线路层。
进一步地,形成第二线路层和第三线路层后,还进行内层光学检测,对第二线路层和第三线路层检测开短路、偏孔等异常。具体为:采用光学扫描图形对比,对内层线路层检测功能性问题。
第四步:采用半固化片及铜箔与线路层高温固化叠合,形成外层第一铜层L1’、第一半固化层16、第二线路层L2、绝缘层12、第三线路层L3、第二半固化片层17和外层第二铜层L4’的层叠结构;
如图6所示,压合前处理采用棕化处理,其中棕化微蚀咬蚀量控制在1.5um左右,粗化铜面可有效提高半固化与铜面的结合力,利用树脂高温固化的原理将铜箔与内层基板粘合在一起,形成需要的四层板结构,其中铜箔厚度为T/T盎司,即铜箔L1’层与铜箔L4’层均为12um,PP厚度可采用对应芯板材料的PP型号及对应厚度,选用0.04mm的PP厚度或0.035mm的PP厚度或0.03mm的厚度,PP尺寸为610*510mm,PP尺寸需大于基板尺寸,满足外层压合后叠合厚度在0.18±0.02mm的厚度。压合打靶,在铜箔L1’层上钻穿4个PNL边定位靶孔。
压合后捞边,将基板多余的流胶及铜箔锣边干净,防止铜箔与基板分层,板边毛刺。
进一步地,如图7所示,固化叠合后还进行打磨和减薄铜层,使铜层L1’和L4’的12um铜厚减薄铜,使L1层铜层和L4层铜层均保留6.5±1um。如图7所示,外层减薄铜的保留铜厚比内层减薄铜的保留铜厚要厚。
第五步:对外层第一铜层和第一半固化层激光钻孔形成1-2层盲孔,对外层第二铜层和第二半固化层激光钻孔形成3-4层盲孔;
在镭射钻孔前需对铜层L1’、铜层L4’表面处理,表面处理为棕化表面粗糙度处理,增加铜面粗糙度,增加镭射激光的吸收能力,可以使激光钻孔效果更佳,其中棕化处理咬蚀量控制在2um内。镭射钻孔前的棕化处理,有效观察铜层表面的外观及孔型;有助于AOI检查钻孔;有利于激光吸收能力,更好地形成盲孔。
如图8所示,在L1’-L2层的两个铜层之间激光钻孔形成1-2层盲孔,1-2层盲孔是连接L1’层与L2层线路铜层导通的盲孔导电层。在L3-L4’层的两个铜层之间激光钻孔形成3-4层盲孔,3-4层盲孔是连接L3层线路铜层与L4’层导通的盲孔导电层,其中镭射钻孔孔径为60um/70um,并钻其板边非导通孔。其中1-2层盲孔、3-4层盲孔和2-3层埋通孔A是错开叠成的,不在同一垂直线上。其中盲孔与埋通孔距离保证在100um以上(包含100um),盲孔的上开口B的孔径比下开口C的孔径大。其中非导通孔为板边所有,包括Tooling Hole、定位孔、方向孔、导电孔、预钻孔、槽孔等。
进一步地,激光钻孔的孔径为60um/70um,并钻孔后进行等离子清洗,将板面及孔内清洗,去除钻污,通过等离子体中的大量离子,激发多种活性粒子,对基板表面及孔内清洗污染和杂质。随后进行激光盲孔AOI检测,采用光学扫描,检测孔内胶渣是否有残留,针对1-2层、3-4层盲孔孔壁及底部微蚀及除胶处理,提早预防除胶渣不净,避免品质异常报废。微蚀除胶处理,主要是针对1-2层、3-4层盲孔孔壁及底部微蚀及除胶处理,防止孔内空洞。微蚀铜面咬蚀量控制在0.7±0.1um范围内,改善孔壁粗糙。
第六步:在外层第一铜层和外层第二铜层的铜面镀铜以填平1-2层盲孔及3-4层盲孔,并压覆干膜,经曝光显影后去除非盲孔区域的干膜;
进一步地,进行填孔前处理,对1-2层、3-4层盲孔内及表面前处理铜面,在外层第一铜层和外层第二铜层的铜面镀铜20-28um,1-2层盲孔、3-4层盲孔孔深在30-45um之间填孔填平。如图9所示,填孔时必须填平,盲孔内填满铜厚,孔口凹陷值控制在10um以内,表面铜18、19厚度控制在20-28um之间,其中填孔深度为0.03-0.045mm范围内,受电镀原理影响,电镀完成后板面铜厚会比孔内铜厚稍厚一些。通过使用填孔工艺和控制电镀加厚表面铜层厚度来达到控制成品板厚的目的。其中填平后的封装基板对板面烘干水分处理。
填孔工艺有利于设计叠孔和盘上孔,有利于散热,改善电气性能,有助于设计高难度的多层板,盲孔内填满铜,可靠性更高,导电性能比导电胶更好。
进一步地,盖孔减铜刷磨处理,如图10所示,对填孔后的上铜面与下铜面压覆一层感光干膜材料21、22。
进一步地,如图11所示,使用盖孔菲林,经曝光显影,盲孔孔口干膜盖住,其余区域露出铜面,其中盖孔菲林比盲孔大160um,即干膜盖住孔的区域比盲孔孔径大160um。
进一步地,去除非盲孔区域的干膜后,对其他区域的铜面进行减薄,去除干膜磨平铜面。如图12所示,对盖膜后的上下铜面减面铜,其中减面铜不包含盖孔干膜区域,除盖孔区域的其他面铜区域减铜3-4um,降低表铜铜厚,降低铜厚也是为了满足线路更好做。
进一步地,如图13所示,对减铜后的封装基板铜面上盖的干膜去膜,露出孔口的铜层。
进一步地,如图14所示,对外层1-2层铜面及3-4层铜面刷磨磨平铜面,其中采用1200#不织布刷1次,其中刷磨的方向以手指横向刷磨,特别是孔口凸起的铜,在刷磨的过程,面铜铜厚也会随着降低1-2um,面铜铜层厚度越小越有利于制作出精细线路,其中成品面铜铜厚满足客户Mini 15um要求。
第七步:将刷平后的铜面处理形成第一线路层和第四线路层;
SIM卡外层线路图形,TOP面线路设有布线及电容电阻焊盘以及BGA焊盘,线路图形布线无须变动,只对线宽进行补偿,对线宽较小的多补偿,对线宽较大的少补偿,其中电容电阻焊盘及元件焊盘均补偿100um(即单边补偿50um),BGA焊盘补偿至少60um,其中空间较大可多补偿焊盘,所诉焊盘与焊盘之间间距保证在25um以上,小于25um的间距可削焊盘,焊盘与线宽之间间距至少20um以上,小于20um的间距可移线或削PAD。过孔焊盘比1-2层、3-4层镭射钻孔孔径大140um,过孔焊盘与线连接处添加泪珠,形成如图15所示的TOP面第一线路层L1。添加泪珠的作用就是为了防止断线、焊盘与线连接更稳。BOTTOM面第四线路层L4对线宽补偿,手指补偿100um,焊脚补偿100um,对无焊脚设计的只有手指设计的,手指可调整补偿值,可补偿60um或80um,其中过孔焊盘大小与TOP面过孔焊盘一致,其中单颗设计引线回蚀,这引线回蚀线宽设计至少大于R70um。其中外层做线路的铜厚要比做内层的线路铜厚要厚,其中GTL面与GBL面残铜率管控为1:1。其中BGA是一种封装方式,BGA焊盘是焊盘的一种类型。
进一步地,形成第一线路层和第四线路层后,还进行AOI光学检测,对TOP面第一线路层L1和BOTTOM面第四线路层L4检测开短路及曝光、显影、蚀刻不净、偏位等异常缺陷,保证前制程产生的不良问题早期判定。
第八步:第一线路层和第四线路层喷上金刚砂后,网印油墨层,经曝光显影后,开窗的焊盘、邦定、引线开窗区域露出铜面,未开窗区域油墨盖住形成防焊层;
进一步地,在防焊前进行铜面喷砂处理,在上下两面铜面喷上一层金刚砂,对喷砂后的铜面粗化处理,提高防焊油墨与铜面的结合力。
SIM卡所使用的防焊层为黑油,如图16所示,其中所述油墨厚度为25±10um或者20±10um范围内黑色的油墨层31、32,实际管控厚度以最终成品板厚要求来管控,其中油墨厚度比按GBL面大GTL面0-3um或者GBL面大GTL面3-5um来管控,以残墨率来调整SIM卡翘曲。
其中,开窗处理具体如图17所示,所述防焊开窗值,小于等于0.1mm的邦定开窗改为开通窗,大于0.1mm的开窗保留防焊桥,所述焊盘开窗为SMT设计,即开窗焊盘的大小比线路焊盘设计要小,其中邦定开窗比邦定大100um(即开窗单边加大50um),其中引线开窗至少为R150um的宽度。此外,引线回蚀线间距按最小线间距的要求,防焊对位偏移公差最大以50um管控。
进一步地,高温烘烤油墨层并硬化固化油墨层。其中高温烘烤将网印后的基板放入千层架上,按三段烤,第一段为80摄氏度20分钟,第二段120设计度烤板20分钟,第三段150摄氏度60分钟,烤板后冷却再固化。其中所述固化油墨层利用UV紫外光照射固化油墨层。其中成品板厚控制在0.23±0.03mm范围内。
第九步:在未开窗的防焊层上压覆干膜,针对露出的区域电上一层镍层和软金层,随后退膜;
如图18所示,进行盖引线1作业,将做完防焊后的封装基板,上下双面酸洗盖干膜41、42,主要针对油墨表面的清洁及铜面的清洁。
进一步地,出负片反字药膜菲林,经菲林曝光显影,如图19所示,形成预定的盖线图形,将需要电软金的焊盘、邦定等铜面S露出,不需电金区域覆盖干膜,其中引线开窗区域不电金需盖住干膜。其中SIM卡手指盖住干膜不电软金,除GBL面十字切割标识及工艺边文字标识等露出铜面电软金。
进一步地,如图20、21所示,进行软金作业,对GTL面露出的需电软金的焊盘、邦定PAD上的铜面S电上一层镍层S1和软金层S2,其中镍层为5-10um厚度,其中金层为0.3-0.37um厚度的金层,对GBL面露出的金属切割Mark点及切割道标识电上镍层S1和软金层S2,其中镍层为5-10um厚度,其中MARK点及标识的金层厚度按0.127-0.2um管控,其中不包含GTL面BGA焊盘电软金层。
进一步地,如图22所示,进行退膜1,退掉电软金后的两面干膜,其中退膜后的封装基板板面除油墨以外,还有镀金的焊盘、邦定,另外还有引线。
第十步:再次压覆干膜,将导胶口区域露出并电上硬金,喷砂后电上镍层,再次喷砂后电上硬金层,随后退膜;
具体为,如图23所示,进行盖引线2作业,对电软金退膜后的封装基板酸洗双面并压覆干膜51、52。
进一步地,出正片反字药膜菲林,经曝光显影,如图24所示,将GTL面剩余未电软金的导胶口区域露出,其余区域干膜全部盖住,将需要电硬金的GBL面手指PAD及焊盘H露出,其余区域不电硬金区域干膜全部盖住,其中引线回蚀区域全部干膜盖住。
进一步地,如图25所示,进行喷砂1处理,喷砂1是针对铜面的喷金刚砂处理,对铜面氧化及脏污做喷砂处理。盖线后的封装基板,对露出的手指PAD及焊盘铜面H上喷砂处理,使其铜面上形成一层薄薄的喷砂层H1,采用喷砂压力:0.8kg/cm2,速度为1.8m/min的参数,可对铜面喷砂效果得到最佳。
进一步地,如图26所示,进行电镍处理,在封装基板GTL面露出的导胶口喷砂后铜面及GBL面手指PAD、焊盘喷砂后的铜面电上一层镍层H2,其中镍层H2厚度管控在5um-12um。
进一步地,如图27所示,进行喷砂2处理,电镍后的镍层H2喷砂处理,对镍面上喷上一层金刚砂层H3,降低镍层亮度,改善电硬金后的金面亮,满足电硬金后金面偏哑的效果。
进一步地,如图28所示,进行电硬金处理,在封装基板GTL面露出的导胶口镍层及GBL面手指PAD、焊盘镍层上通过电金夹位的电流导入,电上0.127-0.2um的硬金层或者电上0.3-0.37um的硬金层H4,其中硬金层比软金层硬度更强,更耐摩擦,所述硬金层更加适合插拔手指电金层。其中所诉硬金层不包含有BGA焊盘电金。
进一步地,如图29所示,进行退膜2处理,退掉引线2盖的干膜层,形成双面有电金的封装基板。
第十一步:再次压覆干膜,将GTL面引线回蚀区域露出,碱性刻蚀掉引线回蚀线,其中引线回蚀线宽是小于最小线路线宽,在碱性刻蚀后退膜;
具体为,如图30所示,进行盖引线3作业,对电硬金退膜后的封装基板酸洗双面并压覆干膜61、62。
进一步地,如图31所示,出正片反字药膜菲林,经曝光显影,将GTL面引线回蚀开窗区域P露出,为下一步碱性蚀刻引线做准备,其余区域干膜全部盖住,将GBL面整面盖住曝死。
进一步地,如图32所示,进行碱性蚀刻,对盖线3作业的GTL面引线回蚀线蚀刻掉,将原来单只线路层短路的线宽咬蚀掉,形成第一线路层和第四线路层,其中所述引线回蚀线宽是小于最小线路线宽。
进一步地,如图33所示,进行退膜,退掉引线3盖的干膜,其中BGA焊盘露出铜面,其中需焊接、打线、插拔等的区域都已电上金。其中退膜在碱性蚀刻工艺之后,绝不能先退膜再碱性蚀刻,理由是:BGA焊盘是铜面,碱性蚀刻不仅会对引线回蚀线咬蚀,也会将BGA焊盘铜层咬蚀掉。
进一步地,成型及清洗,按锣带资料通过成型机成型小尺寸,其中成型公差按±0.1mm的管控,并清洗板面灰尘。
进一步地,品质检测及废板打叉,对成型后的封装基板外观品质及电气性能检测,确定整体SIM卡的品质,对不良品打叉标识。
第十二步,对GTL面的BGA焊盘铜面上形成抗氧化层,随后成型。
具体为,如图34所示,GTL面的BGA铜面OSP处理,对GTL面的BGA焊盘铜面上形成一层抗氧化层Q,其中抗氧化层的厚度为0.2-0.4um范围之间,其中抗氧化薄膜主要是保证封装焊接之前铜面不会被氧化。经抗氧化水洗后,真空包装入库。
本发明还提供了一种Nano SIM卡类的封装基板,其中,所述封装基板包括:
绝缘层,
位于绝缘层相对两侧的第二线路层和第三线路层,
分别位于第二线路层和第三线路层两侧的第一和第二半固化层,所述第一和第二半固化层由激光钻孔形成盲孔,其中盲孔内填充铜,
分别位于第一和第二半固化层两侧的第三和第四线路层,
以及防焊层,所述防焊层不覆盖需要电金的区域、BGA焊盘以及不需要电金的碱性刻蚀的引线回蚀。
对所公开的实施例的上述说明,使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种四层Nano SIM卡类的封装基板制作方法,其特征在于,所述制作方法包括以下步骤:
步骤1:提供双层覆铜板,包括绝缘层和分别设于绝缘层的相对两侧的导电铜层;
步骤2:在双层覆铜板上下形成通孔,贯穿导电铜层、绝缘层、导电铜层三层结构,在导电铜层和通孔上形成新的导电铜层;
步骤3:热压干膜于处理后的导电铜层上,曝光显影后形成第二线路层和第三线路层;
步骤4:采用半固化片及铜箔与线路层高温固化叠合,形成外层第一铜层、第一半固化层、第二线路层、绝缘层、第三线路层、第二半固化片层和外层第二铜层的层叠结构;
步骤5:对外层第一铜层和第一半固化层激光钻孔形成1-2层盲孔,对外层第二铜层和第二半固化层激光钻孔形成3-4层盲孔;
步骤6:在外层第一铜层和外层第二铜层的铜面镀铜以填平1-2层盲孔及3-4层盲孔,并压覆干膜,经曝光显影后去除非盲孔区域的干膜;
步骤7:将刷平后的铜面处理形成第一线路层和第四线路层;
步骤8:第一线路层和第四线路层喷上金刚砂后,网印油墨层,经曝光显影后,开窗的焊盘、邦定、引线开窗区域露出铜面,未开窗区域油墨盖住形成防焊层;
步骤9:在未开窗的防焊层上压覆干膜,针对露出的区域电上一层镍层和软金层,随后退膜;
步骤10:再次压覆干膜,将导胶口区域露出并电上硬金,喷砂后电上镍层,再次喷砂后电上硬金层,随后退膜;
步骤11:再次压覆干膜,将顶层线路层GTL面引线回蚀区域露出,碱性刻蚀掉引线回蚀线,其中引线回蚀线宽是小于最小线路线宽,在碱性刻蚀后退膜;
步骤12:对GTL面的BGA焊盘铜面上形成抗氧化层,随后成型。
2.根据权利要求1所述的方法,其特征在于,所述步骤1形成的双层覆铜板烤板后,还降低两侧导电铜层的铜厚。
3.根据权利要求1所述的方法,其特征在于,所述步骤4形成层叠结构后,进行打磨和减薄铜层,使原来的12um铜厚减薄保留6.5±1um。
4.根据权利要求1所述的方法,其特征在于,在所述步骤5中的激光钻孔的孔径为60um/70um,并钻孔后进行等离子清洗,将板面及孔内清洗,去除钻污,随后进行激光盲孔AOI检测,检测孔内胶渣是否有残留,针对1-2层、3-4层盲孔孔壁及底部微蚀及除胶处理。
5.根据权利要求1所述的方法,其特征在于,所述步骤6去除非盲孔区域的干膜后,对其他区域的铜面进行减薄后,去除干膜磨平铜面,所述步骤6中的镀铜是指在外层第一铜层和外层第二铜层的铜面镀铜20-28um,1-2层盲孔、3-4层盲孔孔深在30-45um之间填孔填平,所述步骤6中的曝光显影,是指对填孔后的上铜面与下铜面压覆一层感光干膜材料,使用盖孔菲林,经曝光显影,盲孔孔口干膜盖住,其余区域露出铜面,盖孔菲林比盲孔大160um,所述步骤6中的减薄铜面,是指除盖孔区域的其他面铜区域减铜3-4um,降低表铜铜厚,所述步骤6中的磨平铜面,是指对外层第一铜层和外层第二铜层的铜面刷磨,采用1200#不织布刷1次,刷磨的方向以手指横向刷磨,在刷磨的过程,面铜铜厚也会随着降低1-2um。
6.根据权利要求1所述的方法,其特征在于,在所述步骤8中,底层线路层GBL面油墨厚度大于GTL面油墨厚度,并高温烘烤油墨层以硬化固化油墨层。
7.根据权利要求1所述的方法,其特征在于,在所述步骤9中,对GTL面露出的需电软金的焊盘、邦定PAD上电上一层镍层和软金层,其中镍层为5-10um厚度,软金层为0.3-0.37um厚度,对GBL面露出的金属切割Mark点及切割道标识电上镍层和软金层,其中镍层为5-10um厚度,软金层为0.127-0.2um厚度。
8.根据权利要求1所述的方法,其特征在于,在所述步骤10中,采用的喷砂压力0.8kg/cm2,速度为1.8m/min,喷砂后电上的镍层厚度为5um-12um,在封装基板GTL面露出的导胶口镍层及GBL面手指PAD、焊盘镍层上通过电金夹位的电流导入,电上0.127-0.2um的硬金层或者电上0.3-0.37um的硬金层。
9.根据权利要求1所述的方法,其特征在于,在所述步骤12中,抗氧化层的厚度为0.2-0.4um范围之间,经抗氧化水洗后,真空包装入库。
10.一种基于权利要求1-9任一项所述的方法的四层Nano SIM卡类的封装基板,其特征在于,所述封装基板包括:
绝缘层,
位于绝缘层相对两侧的第二线路层和第三线路层,
分别位于第二线路层和第三线路层两侧的第一和第二半固化层,所述第一和第二半固化层由激光钻孔形成盲孔,其中盲孔内填充铜,
分别位于第一和第二半固化层两侧的第三和第四线路层,
以及防焊层,所述防焊层不覆盖需要电金的区域、BGA焊盘以及不需要电金的碱性刻蚀的引线回蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111157490.2A CN113613414B (zh) | 2021-09-30 | 2021-09-30 | 一种四层Nano SIM卡类的封装基板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111157490.2A CN113613414B (zh) | 2021-09-30 | 2021-09-30 | 一种四层Nano SIM卡类的封装基板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113613414A true CN113613414A (zh) | 2021-11-05 |
CN113613414B CN113613414B (zh) | 2021-12-31 |
Family
ID=78343283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111157490.2A Active CN113613414B (zh) | 2021-09-30 | 2021-09-30 | 一种四层Nano SIM卡类的封装基板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113613414B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113838761A (zh) * | 2021-11-24 | 2021-12-24 | 新恒汇电子股份有限公司 | 物联网工业级卡的制备方法 |
CN114229790A (zh) * | 2021-11-11 | 2022-03-25 | 江苏普诺威电子股份有限公司 | 基于mems槽孔壁的复合式处理工艺 |
CN114501855A (zh) * | 2021-12-08 | 2022-05-13 | 江苏普诺威电子股份有限公司 | 双面埋线超薄线路板的制作工艺 |
CN117438322A (zh) * | 2023-12-19 | 2024-01-23 | 华羿微电子股份有限公司 | 一种防止功率模块电镀后dbc部位变色的方法、治具 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1476290A (zh) * | 2002-06-27 | 2004-02-18 | 日本特殊陶业株式会社 | 多层布线板及其制作方法和基板材料 |
CN103763869A (zh) * | 2013-12-20 | 2014-04-30 | 广州兴森快捷电路科技有限公司 | 一种沉金印制线路板制作方法 |
CN204090267U (zh) * | 2014-10-15 | 2015-01-07 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板 |
CN110996503A (zh) * | 2019-12-31 | 2020-04-10 | 四会富仕电子科技股份有限公司 | 一种高散热的金属基板的制作方法 |
CN112351596A (zh) * | 2021-01-07 | 2021-02-09 | 深圳和美精艺半导体科技股份有限公司 | 一种无导电线的选择性电镀方法及封装基板 |
-
2021
- 2021-09-30 CN CN202111157490.2A patent/CN113613414B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1476290A (zh) * | 2002-06-27 | 2004-02-18 | 日本特殊陶业株式会社 | 多层布线板及其制作方法和基板材料 |
US20040238209A1 (en) * | 2002-06-27 | 2004-12-02 | Ngk Spark Plug Co., Ltd | Multilayer wiring board, method of manufacturing the wiring board and substrate material for the wiring board |
CN103763869A (zh) * | 2013-12-20 | 2014-04-30 | 广州兴森快捷电路科技有限公司 | 一种沉金印制线路板制作方法 |
CN204090267U (zh) * | 2014-10-15 | 2015-01-07 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板 |
CN110996503A (zh) * | 2019-12-31 | 2020-04-10 | 四会富仕电子科技股份有限公司 | 一种高散热的金属基板的制作方法 |
CN112351596A (zh) * | 2021-01-07 | 2021-02-09 | 深圳和美精艺半导体科技股份有限公司 | 一种无导电线的选择性电镀方法及封装基板 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114229790A (zh) * | 2021-11-11 | 2022-03-25 | 江苏普诺威电子股份有限公司 | 基于mems槽孔壁的复合式处理工艺 |
CN114229790B (zh) * | 2021-11-11 | 2024-05-10 | 江苏普诺威电子股份有限公司 | 基于mems槽孔壁的复合式处理工艺 |
CN113838761A (zh) * | 2021-11-24 | 2021-12-24 | 新恒汇电子股份有限公司 | 物联网工业级卡的制备方法 |
CN114501855A (zh) * | 2021-12-08 | 2022-05-13 | 江苏普诺威电子股份有限公司 | 双面埋线超薄线路板的制作工艺 |
CN114501855B (zh) * | 2021-12-08 | 2024-02-02 | 江苏普诺威电子股份有限公司 | 双面埋线超薄线路板的制作工艺 |
CN117438322A (zh) * | 2023-12-19 | 2024-01-23 | 华羿微电子股份有限公司 | 一种防止功率模块电镀后dbc部位变色的方法、治具 |
CN117438322B (zh) * | 2023-12-19 | 2024-03-12 | 华羿微电子股份有限公司 | 一种防止功率模块电镀后dbc部位变色的方法、治具 |
Also Published As
Publication number | Publication date |
---|---|
CN113613414B (zh) | 2021-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113613414B (zh) | 一种四层Nano SIM卡类的封装基板及其制作方法 | |
US7802361B2 (en) | Method for manufacturing the BGA package board | |
US7462555B2 (en) | Ball grid array substrate having window and method of fabricating same | |
KR100601493B1 (ko) | 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한bga 패키지 및 그 제조 방법 | |
JP4288266B2 (ja) | 多層キャパシタ内蔵型のプリント基板の製造方法 | |
KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
KR100598274B1 (ko) | 저항 내장형 인쇄회로기판 및 그 제조 방법 | |
US8124880B2 (en) | Circuit board and method for manufacturing thereof | |
US7169313B2 (en) | Plating method for circuitized substrates | |
CN106358386A (zh) | 一种背板插件盲孔的制作方法 | |
CN103489796B (zh) | 元件内埋式半导体封装件的制作方法 | |
SE470277B (sv) | Förfarande vid mönsterkortstillverkning samt användning därvid | |
KR100731604B1 (ko) | 스티프니스 특성이 강화된 인쇄회로기판 제조방법 | |
JP4470499B2 (ja) | 多層配線基板の製造方法及び多層配線基板 | |
CN115460781A (zh) | 一种阻抗控制的pcb设计制作方法及pcb板 | |
JP5040346B2 (ja) | プリント配線板の製造方法 | |
KR20060132182A (ko) | 적층 패키지용 인쇄회로기판의 제조방법 | |
KR100771319B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
KR101081153B1 (ko) | 임베디드 미세회로 기판 제조 방법 | |
CN114190010B (zh) | Pad位于盲槽底的载板加工工艺 | |
CN114501805B (zh) | 整体金属化封边麦克风载板的制作工艺 | |
KR100645656B1 (ko) | 반도체 패키지 기판 제조 방법 | |
KR100797693B1 (ko) | 칩 내장형 인쇄회로기판의 제조방법 | |
JPH05299836A (ja) | プリント配線板およびその製造方法 | |
KR20050050849A (ko) | 도금 인입선이 없는 인쇄회로기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |