CN113611746A - 快恢复平面栅mosfet器件及其加工工艺 - Google Patents
快恢复平面栅mosfet器件及其加工工艺 Download PDFInfo
- Publication number
- CN113611746A CN113611746A CN202110894291.3A CN202110894291A CN113611746A CN 113611746 A CN113611746 A CN 113611746A CN 202110894291 A CN202110894291 A CN 202110894291A CN 113611746 A CN113611746 A CN 113611746A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate oxide
- conductive type
- type epitaxial
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 29
- 238000005516 engineering process Methods 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004341 Octafluorocyclobutane Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种快恢复平面栅MOSFET器件及加工工艺，器件包括：第一导电类型漏极区和第一导电类型外延层，位于第一导电类型外延层上方的栅氧化层和多晶硅层；多晶硅层与栅氧化层相接触；位于第一导电类型外延层顶部的源极区和沟道区，沟道区分别与源极区和栅氧化层相接触；位于第一导电类型外延层上部的第二导电类型屏蔽层；位于硅片上方的绝缘介质层和金属区层，绝缘介质层上开设接触孔，接触孔穿过所述绝缘介质层分别与第一导电类型外延层、第二导电类型屏蔽层和源极区相连通；接触孔内设置有金属。与传统平面栅功率MOS器件相比，本发明提高了反向恢复高频特性，降低了正向导通时的功率损耗，提高了漏源击穿电压，提升了开关特性。
Description
技术领域
本发明涉及一种快恢复平面栅MOSFET器件及其加工工艺，属于半导体功率器件技术领域。
背景技术
平面栅功率MOS器件容易实现较高的器件耐压，并且平面栅功率MOS器件具有较低的源—漏、栅—漏电容，使其提高了器件的开关频率，降低了器件开关损耗。平面栅功率MOS结构器件，在高压领域具有其他结构功率MOS不可替代的优势。但是，当高压功率MOS器件用作整流和续流应用时，其结构内的寄生体二极管向漂移区注入大量空穴，此效应虽然可降低器件正向导通时的功率损耗，但会使器件反向恢复速度变慢并使瞬态功率损耗急剧上升。
传统高压平面栅各元胞体区的间距较宽，栅极与漏极的重叠面积较大，导致了较高的栅—漏电容，使器件的开关速度变慢、开关损耗增大。传统高压平面栅各元胞体区的间距较宽，也会导致元胞耐压远小于理想平行平面结的耐压值，使器件的耐压与导通电阻的折中关系劣化。
为了进一步提高平面栅MOS器件的反向恢复速度，降低器件的开关损耗，优化耐压与导通电阻的折中关系，本发明提供了一种快恢复平面栅MOSFET器件。
发明内容
为了解决上述问题，本发明提出了一种快恢复平面栅MOSFET器件及其加工工艺，其大大提高了器件反向恢复特性、开关特性和稳态特性。
本发明解决其技术问题采取的技术方案是：
第一方面，本发明实施例提供的一种快恢复平面栅MOSFET器件，包括：
第一导电类型漏极区，位于所述MOSFET器件的底部；
第一导电类型外延层，位于第一导电类型漏极区的上方；
栅氧化层，位于所述第一导电类型外延层的上方，且与第一导电类型外延层相接触；
多晶硅层，位于所述栅氧化层的上方，且与所述栅氧化层相接触；
源极区，位于所述第一导电类型外延层的顶部，且源极区与栅氧化层相接触；
沟道区，位于第一导电类型外延层的顶部，且位于述栅氧化层3底部下方，沟道区分别与源极区和栅氧化层相接触；
第二导电类型屏蔽层，其位于所述第一导电类型外延层的上部，且位于所述源极区和沟道区底部下方并与之相接触；
绝缘介质层，位于所述源极区及所述多晶硅层的上方，所述绝缘介质层上开设接触孔，所述接触孔穿过所述绝缘介质层分别与第一导电类型外延层、第二导电类型屏蔽层和源极区相连通；
金属区层，位于绝缘介质层的上方；
所述接触孔内设置有金属。
作为本实施例一种可能的实现方式，所述接触孔内的金属分别与第一导电类型外延层、第二导电类型屏蔽层、源极区和金属区层接触。
作为本实施例一种可能的实现方式，所述接触孔内金属与第一导电类型外延层形成欧姆接触。
作为本实施例一种可能的实现方式，所述源极区的上表面与栅氧化层的下表面进行部分接触。
作为本实施例一种可能的实现方式，所述沟道区的上表面分别与栅氧化层相接触，侧面与源极区相接触，下表面与第二导电类型屏蔽层相接处。
作为本实施例一种可能的实现方式，所述多晶硅层的下表面与所述栅氧化层的上表面相接处且面积相等。
作为本实施例一种可能的实现方式，所述接触孔的最下端低于第二导电类型屏蔽层的上表面。
作为本实施例一种可能的实现方式，所述第二导电类型屏蔽层的上表面面积大于所述源极区和沟道区的下表面之和。
作为本实施例一种可能的实现方式，在第一导电类型外延层的上部且在栅氧化层的两端对称设置有源极区；在第一导电类型外延层上部且位于源极区的内侧设置有沟道区，所述沟道区在栅氧化层两端下方，所述栅氧化层的两端延伸出沟道区外侧面并位于源极区的上方。
作为本实施例一种可能的实现方式，在第一导电类型外延层上部且位于源极区的下方设置有第二导电类型屏蔽层，第二导电类型屏蔽层的内侧面位于沟道区的内侧面之内，第二导电类型屏蔽层的外侧面位于源极区的外侧面之外。
第二方面，本发明实施例提供的一种快恢复平面栅MOSFET器件的加工工艺，包括以下步骤：
在硅片上制作第一导电类型漏极区，并在漏极区上表面向上外延形成第一导电类型外延层；
在第一导电类型外延层上部注入第二导电类型杂质，形成第二导电类型屏蔽层；
在第一导电类型外延层上表面采用干氧氧化法进行氧化形成栅氧化层；
在栅氧化层上方淀积多晶硅，形成多晶硅层；
对多晶硅层和栅氧化层进行刻蚀，去掉多晶硅层和栅氧化层的两端；
在第二导电类型屏蔽层上方注入第二导电类型杂质，形成沟道区；
对沟道区内第二导电类型杂质进行推结；
在沟道区外侧的第二导电类型屏蔽层上方注入源极杂质，形成源极区；
在第一导电类型外延层上方淀积二氧化硅，形成绝缘介质层；
在绝缘介质层上进行干法刻蚀二氧化硅至刻蚀干净，并进行干法刻蚀硅，从而形成接触孔；
在绝缘介质层上方和接触孔中淀积金属，形成金属层。
本发明实施例的技术方案可以具有的有益效果如下：
本发明在传统平面栅功率MOS器件结构中加入局域屏蔽层，通过源—漏的正向单极导通降低空穴载流子的贮存效应，从而大大提高平面栅功率MOS器件反向恢复速度；通过源—漏的正向单极导通与MOS结构栅极控制导通同时载流，来降低平面栅功率MOS器件导通电阻，从而大大降低平面栅功率MOS器件导通功耗；减小了栅极下方第二导电类型区拐角处的电场强度，从而提高了平面栅功率MOS器件漏源击穿电压；第二导电类型屏蔽层的屏蔽作用使栅—漏电容减小，从而提升了平面栅功率MOS器件开关特性。
本发明的加工工艺，其与传统平面栅功率MOS器件工艺兼容，只需增加屏蔽层的光刻版与工艺步骤即可实现。
附图说明：
图1是根据一示例性实施例示出的一种快恢复平面栅MOSFET器件的剖面结构示意图；
图2是根据一示例性实施例示出的一种形成第二导电类型屏蔽层的示意图；
图3是根据一示例性实施例示出的一种形成栅氧化层的示意图；
图4是根据一示例性实施例示出的一种形成多晶硅层的示意图；
图5是根据一示例性实施例示出的一种对多晶硅层和栅氧化层进行刻蚀的示意图；
图6是根据一示例性实施例示出的一种形成沟道区的示意图；
图7是根据一示例性实施例示出的一种对沟道区内第二导电类型杂质进行高温推结的示意图；
图8是根据一示例性实施例示出的一种形成源极区的示意图；
图9是根据一示例性实施例示出的一种形成绝缘介质层的示意图；
图10是根据一示例性实施例示出的一种形成接触孔的示意图；
图11是根据一示例性实施例示出的一种形成金属层的示意图。
具体实施方式
下面结合附图与实施例对本发明做进一步说明：
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
图1是根据一示例性实施例示出的一种快恢复平面栅MOSFET器件的剖面结构示意图。如图1所示，本发明实施例提供的一种快恢复平面栅MOSFET器件，包括：
第一导电类型漏极区1，位于所述MOSFET器件的底部；
第一导电类型外延层2，位于第一导电类型漏极区1的上方；
栅氧化层3，位于所述第一导电类型外延层2的上方，且与第一导电类型外延层2相接触；
多晶硅层4，位于所述栅氧化层3的上方，且与所述栅氧化层3相接触；
源极区5，位于所述第一导电类型外延层2的顶部，且源极区5与栅氧化层3相接触；
沟道区6，位于第一导电类型外延层2的顶部，且位于述栅氧化层3底部下方，沟道区6分别与源极区5和栅氧化层3相接触；
第二导电类型屏蔽层7，其位于所述第一导电类型外延层2的上部，且位于所述源极区5和沟道区6底部下方并与之相接触；
绝缘介质层8，位于所述源极区5及所述多晶硅层4的上方，所述绝缘介质层8上开设接触孔9，所述接触孔9穿过所述绝缘介质层8分别与第一导电类型外延层2、第二导电类型屏蔽层7和源极区5相连通；
金属区层10，位于绝缘介质层8的上方；
所述接触孔内设置有金属。
作为本实施例一种可能的实现方式，所述接触孔内的金属分别与第一导电类型外延层、第二导电类型屏蔽层、源极区和金属区层接触。
作为本实施例一种可能的实现方式，所述接触孔内金属与第一导电类型外延层形成欧姆接触。
作为本实施例一种可能的实现方式，所述源极区5的上表面与栅氧化层3的下表面进行部分接触。
作为本实施例一种可能的实现方式，所述沟道区6的上表面分别与栅氧化层3相接触，侧面与源极区5相接触，下表面与第二导电类型屏蔽层相接处。
作为本实施例一种可能的实现方式，所述多晶硅层4的下表面与所述栅氧化层的上表面相接处且面积相等。
作为本实施例一种可能的实现方式，所述接触孔的最下端低于第二导电类型屏蔽层7的上表面。
作为本实施例一种可能的实现方式，所述第二导电类型屏蔽层7的上表面面积大于所述源极区5和沟道区6的下表面之和。
作为本实施例一种可能的实现方式，在第一导电类型外延层2的上部且在栅氧化层3的两端对称设置有源极区5；在第一导电类型外延层2上部且位于源极区5的内侧设置有沟道区6，所述沟道区6在栅氧化层3两端下方，所述栅氧化层3的两端延伸出沟道区6外侧面并位于源极区5的上方。
作为本实施例一种可能的实现方式，在第一导电类型外延层2上部且位于源极区5的下方设置有第二导电类型屏蔽层7，第二导电类型屏蔽层7的内侧面位于沟道区6的内侧面之内，第二导电类型屏蔽层7的外侧面位于源极区5的外侧面之外。
本发明在传统平面栅功率MOS器件结构中加入局域屏蔽层，并使源极金属与器件漂移区形成欧姆接触，提高了器件的反向恢复特性、耐压能力、降低器件的正向导通功率损耗与开关损耗。本发明显著的提高了平面栅功率MOS器件反向恢复高频特性，降低了平面栅功率MOS器件正向导通时的功率损耗，提高了平面栅功率MOS器件漏源击穿电压，提升了平面栅功率MOS器件开关特性。
第二方面，本发明实施例提供的一种快恢复平面栅MOSFET器件的加工工艺，包括以下步骤：
在硅片上制作第一导电类型漏极区，并在漏极区上表面向上外延形成第一导电类型外延层。在形成第一导电类型外延层之前还可以在第一导电类型漏极区上表面先设置一层半导体衬底，然后在半导体衬底只是形成第一导电类型外延层。
在第一导电类型外延层上部注入第二导电类型杂质，形成第二导电类型屏蔽层，如图2所示。
注入第二导电类型杂质的具体步骤包括：①注入杂质离子硼，剂量1×
1015/cm2；②控制相对原子质量为5，电荷为1+，能量为130keV，角度为7°。
在第一导电类型外延层上表面采用干氧氧化法进行氧化形成栅氧化层。
采用干氧氧化法进行氧化形成栅氧化层的具体步骤包括：①将氧化炉升温至600℃；②把硅片放入氧化炉中；③氧化炉升温至900℃；④氧化炉控制恒温为900℃，通入O2流量3000sccm，氧化时间为40min。形成栅氧化层的厚度为90nm，如图3所示。
在栅氧化层上方淀积多晶硅，形成多晶硅层。
在栅氧化层上方淀积多晶硅的具体步骤包括：①通入硅烷，硅烷流量为180sccm；②进行沉积，温度为650℃；气压为0.2乇；沉积时间为50min。在栅氧化层上方淀积多晶硅的厚度为0.7μm，如图4所示。
对多晶硅层和栅氧化层进行刻蚀，去掉多晶硅层和栅氧化层的两端。
对多晶硅层进行刻蚀的具体步骤包括：①通入刻蚀气体，氨气流量为200sccm，HF气体流量为100sccm；②控制腔室压强为3乇，温度为50℃；刻蚀时间为5min。刻蚀多晶硅层两端至刻蚀干净，如图5所示。
对栅氧化层进行刻蚀的具体步骤包括：①通入刻蚀气体，八氟环丁烷流量为40sccm，Ar气体流量为80sccm；②控制反应气体压力为4毫乇，上电极射频功率为1500W，下电极射频功率为500W，刻蚀时间为2min。刻蚀栅氧化层两端至刻蚀干净，如图5所示。
在第二导电类型屏蔽层上方注入第二导电类型杂质，形成沟道区，如图6所示。
注入第二导电类型杂质形成沟道区的具体步骤包括：①注入杂质离子硼，剂量5×1013/cm2；②控制相对原子质量为5；③，电荷为1+，能量为50keV，角度为7°。
对沟道区内第二导电类型杂质进行高温推结，如图7所示。
对沟道区内第二导电类型杂质进行高温推结的具体步骤包括：①将扩散炉升温至600℃；②把硅片放入扩散炉中；③扩散炉升温至1150℃；④扩散炉控制恒温1150℃，通入N2流量为3000sccm，推结时间为60min。
在沟道区外侧的第二导电类型屏蔽层上方注入源极杂质，形成源极区，如图8所示。
注入源极杂质的具体步骤包括：①注入杂质离子磷，剂量为5×1015/cm2；②控制相对原子质量为15，荷为1-，能量为50keV，角度为7°。
在第一导电类型外延层上方淀积二氧化硅，形成绝缘介质层。
在第一导电类型外延层上方淀积二氧化硅的具体步骤包括：①向反应腔内通入流量为30sccm的正硅酸乙酯，流量为30sccm的O2气体；②控制腔室压强为100毫乇，温度为700℃，淀积时间为120min。淀积二氧化硅，形成厚度为1μm的绝缘介质层，如图9所示。
在绝缘介质层上进行干法刻蚀二氧化硅至刻蚀干净，并进行干法刻蚀硅，从而形成接触孔，如图10所示。
刻蚀二氧化硅的具体步骤包括：①通入刻蚀气体，八氟环丁烷流量为40sccm，Ar气体流量为80sccm；②控制反应气体压力为4毫乇，上电极射频功率为1500W，下电极射频功率为500W，刻蚀时间为18min。刻蚀硅的具体步骤包括：①通入刻蚀气体，氨气流量为200sccm，HF气体流量为100sccm；②控制腔室压强为3乇，温度为50℃，刻蚀时间为5min。
在绝缘介质层上方和接触孔中淀积金属，形成金属层。
形成金属层的具体步骤包括：①注入金属，②控制腔室真空度为1×10-7乇，温度为120℃，电压为10KV，电流为30A，淀积时间为40min。在绝缘介质层上方淀积金属形成的金属层，厚度为4μm，如图11所示。
本发明的加工工艺，其与传统平面栅功率MOS器件工艺兼容，只需增加屏蔽层的光刻版与工艺步骤即可实现。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (10)
1.一种快恢复平面栅MOSFET器件，其特征是，包括：
第一导电类型漏极区(1)，位于所述MOSFET器件的底部；
第一导电类型外延层(2)，位于第一导电类型漏极区(1)的上方；
栅氧化层(3)，位于所述第一导电类型外延层(2)的上方，且与第一导电类型外延层(2)相接触；
多晶硅层(4)，位于所述栅氧化层(3)的上方，且与所述栅氧化层(3)相接触；
源极区(5)，位于所述第一导电类型外延层(2)的顶部，且源极区(5)与栅氧化层(3)相接触；
沟道区(6)，位于第一导电类型外延层(2)的顶部，且位于所述栅氧化层(3)底部下方，沟道区(6)分别与源极区(5)和栅氧化层(3)相接触；
第二导电类型屏蔽层(7)，其位于所述第一导电类型外延层(2)的上部，且位于所述源极区(5)和沟道区(6)底部下方并与之相接触；
绝缘介质层(8)，位于所述源极区(5)及所述多晶硅层(4)的上方，所述绝缘介质层(8)上开设接触孔(9)，所述接触孔(9)穿过所述绝缘介质层(8)分别与第一导电类型外延层(2)、第二导电类型屏蔽层(7)和源极区(5)相连通；
金属区层(10)，位于绝缘介质层(8)的上方；
所述接触孔(9)内设置有金属。
2.根据权利要求1所述的快恢复平面栅MOSFET器件，其特征是，所述接触孔内的金属分别与第一导电类型外延层、第二导电类型屏蔽层、源极区和金属区层接触。
3.根据权利要求1所述的快恢复平面栅MOSFET器件，其特征是，所述接触孔内金属与第一导电类型外延层形成欧姆接触。
4.根据权利要求1所述的快恢复平面栅MOSFET器件，其特征是，所述源极区(5)的上表面与栅氧化层(3)的下表面进行部分接触。
5.根据权利要求1所述的快恢复平面栅MOSFET器件，其特征是，所述沟道区(6)的上表面分别与栅氧化层(3)相接触，侧面与源极区(5)相接触，下表面与第二导电类型屏蔽层相接处。
6.根据权利要求1所述的快恢复平面栅MOSFET器件，其特征是，所述多晶硅层(4)的下表面与所述栅氧化层的上表面相接处且面积相等。
7.根据权利要求1所述的快恢复平面栅MOSFET器件，其特征是，所述接触孔的最下端低于第二导电类型屏蔽层(7)的上表面。
8.根据权利要求1所述的快恢复平面栅MOSFET器件，其特征是，所述第二导电类型屏蔽层(7)的上表面面积大于所述源极区(5)和沟道区(6)的下表面之和。
9.根据权利要求1-8任意一项所述的快恢复平面栅MOSFET器件，其特征是，在第一导电类型外延层(2)的上部且在栅氧化层(3)的两端对称设置有源极区(5)；在第一导电类型外延层(2)上部且位于源极区(5)的内侧设置有沟道区(6)，所述沟道区(6)在栅氧化层(3)两端下方，所述栅氧化层(3)的两端延伸出沟道区(6)外侧面并位于源极区(5)的上方。
10.一种快恢复平面栅MOSFET器件的加工工艺，其特征是，包括以下步骤：
在硅片上制作第一导电类型漏极区，并在漏极区上表面向上外延形成第一导电类型外延层；
在第一导电类型外延层上部注入第二导电类型杂质，形成第二导电类型屏蔽层；
在第一导电类型外延层上表面采用干氧氧化法进行氧化形成栅氧化层；
在栅氧化层上方淀积多晶硅，形成多晶硅层；
对多晶硅层和栅氧化层进行刻蚀，去掉多晶硅层和栅氧化层的两端；
在第二导电类型屏蔽层上方注入第二导电类型杂质，形成沟道区；
对沟道区内第二导电类型杂质进行推结；
在沟道区外侧的第二导电类型屏蔽层上方注入源极杂质，形成源极区；
在第一导电类型外延层上方淀积二氧化硅，形成绝缘介质层；
在绝缘介质层上进行干法刻蚀二氧化硅至刻蚀干净，并进行干法刻蚀硅，从而形成接触孔；
在绝缘介质层上方和接触孔中淀积金属，形成金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110894291.3A CN113611746B (zh) | 2021-08-04 | 2021-08-04 | 快恢复平面栅mosfet器件及其加工工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110894291.3A CN113611746B (zh) | 2021-08-04 | 2021-08-04 | 快恢复平面栅mosfet器件及其加工工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113611746A true CN113611746A (zh) | 2021-11-05 |
| CN113611746B CN113611746B (zh) | 2024-04-02 |
Family
ID=78306929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110894291.3A Active CN113611746B (zh) | 2021-08-04 | 2021-08-04 | 快恢复平面栅mosfet器件及其加工工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113611746B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110073906A1 (en) * | 2009-09-30 | 2011-03-31 | Alpha & Omega Semiconductor, Ltd. | High voltage MOSFET diode reverse recovery by minimizing P-body charges |
| CN102456738A (zh) * | 2010-10-29 | 2012-05-16 | 上海宏力半导体制造有限公司 | 一种vdmos晶体管 |
| CN103035732A (zh) * | 2012-12-17 | 2013-04-10 | 华南理工大学 | 一种vdmos晶体管及其制备方法 |
| JP2017123378A (ja) * | 2016-01-05 | 2017-07-13 | 富士電機株式会社 | Ｍｏｓｆｅｔ |
| WO2017211105A1 (zh) * | 2016-06-08 | 2017-12-14 | 深圳尚阳通科技有限公司 | 一种超结器件、芯片及其制造方法 |
| WO2021038787A1 (ja) * | 2019-08-29 | 2021-03-04 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
-
2021
- 2021-08-04 CN CN202110894291.3A patent/CN113611746B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110073906A1 (en) * | 2009-09-30 | 2011-03-31 | Alpha & Omega Semiconductor, Ltd. | High voltage MOSFET diode reverse recovery by minimizing P-body charges |
| CN102456738A (zh) * | 2010-10-29 | 2012-05-16 | 上海宏力半导体制造有限公司 | 一种vdmos晶体管 |
| CN103035732A (zh) * | 2012-12-17 | 2013-04-10 | 华南理工大学 | 一种vdmos晶体管及其制备方法 |
| JP2017123378A (ja) * | 2016-01-05 | 2017-07-13 | 富士電機株式会社 | Ｍｏｓｆｅｔ |
| WO2017211105A1 (zh) * | 2016-06-08 | 2017-12-14 | 深圳尚阳通科技有限公司 | 一种超结器件、芯片及其制造方法 |
| WO2021038787A1 (ja) * | 2019-08-29 | 2021-03-04 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113611746B (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| CN102244099B (zh) | 外延沟道的SiCIEMOSFET器件及制备方法 | |
| US10680067B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN113571584B (zh) | 一种SiC MOSFET器件及其制备方法 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN105161539A (zh) | 碳化硅mosfet器件及其制作方法 | |
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN110473914B (zh) | 一种SiC-MOS器件的制备方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN114927559B (zh) | 一种碳化硅基超结沟槽型mosfet及制备方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN104952938A (zh) | 一种氮化镓异质结mis栅控功率二极管及其制造方法 | |
| CN114038908B (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN114843332B (zh) | 低功耗高可靠性半包沟槽栅mosfet器件及制备方法 | |
| CN113838916A (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN111384153A (zh) | 一种具有接地p型区的sgt器件及其制备方法 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN113838914A (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| CN115831758A (zh) | 一种集成肖特基的碳化硅umosfet的制造方法 | |
| CN115642088A (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
| CN111799175A (zh) | 一种低电容高性能vdmos器件及其制备方法 | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240828 Address after: No. 13856 Jingshi West Road, Ping'an Street, Changqing District, Jinan City, Shandong Province, 250101 Patentee after: JINAN JINGHENG ELECTRONICS Co.,Ltd. Country or region after: China Address before: 250014 No. 51 Heping Road, Lixia District, Shandong, Ji'nan Patentee before: JINAN SEMICONDUCTOR Research Institute Country or region before: China |
|
| TR01 | Transfer of patent right |