CN113584593A - 半绝缘性砷化镓晶体基板 - Google Patents

半绝缘性砷化镓晶体基板 Download PDF

Info

Publication number
CN113584593A
CN113584593A CN202110717986.4A CN202110717986A CN113584593A CN 113584593 A CN113584593 A CN 113584593A CN 202110717986 A CN202110717986 A CN 202110717986A CN 113584593 A CN113584593 A CN 113584593A
Authority
CN
China
Prior art keywords
specific resistance
semi
main surface
crystal substrate
gallium arsenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110717986.4A
Other languages
English (en)
Other versions
CN113584593B (zh
Inventor
河本真弥
木山诚
石川幸雄
桥尾克司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN202110717986.4A priority Critical patent/CN113584593B/zh
Publication of CN113584593A publication Critical patent/CN113584593A/zh
Application granted granted Critical
Publication of CN113584593B publication Critical patent/CN113584593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/003Heating or cooling of the melt or the crystallised material
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42Gallium arsenide
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08Measuring resistance by measuring both voltage and current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明涉及一种半绝缘性砷化镓晶体基板,所述半绝缘性砷化镓晶体基板具有主表面,所述主表面具有(100)的平面取向和2Rmm的直径,所述主表面在以在[010]方向上距所述主表面的中心的距离分别为0mm、0.5Rmm和(R‑17)mm的点为中心的三个测量区域中的每一个区域中具有5×107Ω·cm以上的比电阻的平均值和0.50以下的变异系数,所述变异系数通过用比电阻的标准偏差除以比电阻的平均值而得到。

Description

半绝缘性砷化镓晶体基板
本申请是申请日为2017年9月21日、国际申请号为PCT/JP2017/034096、中国申请号为201780094136.5的专利申请的分案申请。
技术领域
本发明涉及一种半绝缘性砷化镓晶体基板。
背景技术
诸如半绝缘性砷化镓晶体基板的半绝缘性化合物半导体基板需要具有在微区域(ミクロ領域)中的平坦性(在下文中也被称为微平坦性)得到改善的主表面以有助于使得直接改善半导体器件的性能的结构的微细化和复杂化。基板的主表面的微平坦性不仅受到在对基板进行抛光时所施加的条件的影响,而且还受到基板的物理性能的影响。具体地,为了改善基板的主表面的微平坦性,重要的是,基板的主表面具有在微区域中均匀分布(在下文中也被称为微分布等)的比电阻。
从获得具有其中比电阻在微区域中均匀分布(或微分布)并且因此具有高微平坦性的主表面的半绝缘性砷化镓基板的观点来看,T.Kawase等,“通过垂直晶舟法制造的6英寸半绝缘性GaAs基板的性能”,GaAs ManTech1999,1999年4月,第19-22页(非专利文献1)公开了一种半绝缘性砷化镓基板,其中沿80mm的长度从基板的中心朝向基板的外周以100μm的间距设置的微区域中的比电阻的变异系数为0.073(需要说明的是,所述变异系数通过用微区域中的比电阻的标准偏差除以该区域中的比电阻的平均值而得到)。
现有技术文献
非专利文献
非专利文献1:T.Kawase等,“通过垂直晶舟法制造的6英寸半绝缘性GaAs基板的性能”,GaAs ManTech1999,1999年4月,第19-22页。
发明内容
根据本公开的一个方面,一种半绝缘性砷化镓晶体基板具有主表面,所述主表面具有(100)的平面取向和2Rmm的直径,所述主表面在以在[010]方向上距所述主表面的中心的距离分别为0mm、0.5Rmm和(R-17)mm的点为中心的三个测量区域中的每一个区域中具有5×107Ω·cm以上的比电阻的平均值和0.50以下的变异系数,所述变异系数通过用比电阻的标准偏差除以比电阻的平均值而得到。
附图说明
图1为示出根据一个实施方式的半绝缘性砷化镓晶体基板的实例的示意性平面图。
图2为示出根据本实施方式的半绝缘性砷化镓晶体基板的比电阻的测量方法的实例的示意性剖面图。
图3为示出用于制造根据本实施方式的半绝缘性砷化镓晶体基板的装置的实例的示意图。
图4为示出用于制造根据本实施方式的半绝缘性砷化镓晶体基板的装置的另一实例的示意图。
图5为示出用于制造根据本实施方式的半绝缘性砷化镓晶体基板的装置的又一实例的示意图。
具体实施方式
[本公开要解决的问题]
然而,T.Kawase等,“通过垂直晶舟法制造的6英寸半绝缘性GaAs基板的性能”,GaAs ManTech1999,1999年4月,第19-22页(非专利文献1)中所公开的半绝缘性砷化镓基板的比电阻的最大值尽管没有在该文献中明确记载,但是如从非专利文献1中所示的图中所看出的那样,其小于5×107Ω·cm。具有高至5×107Ω·cm以上的比电阻的半绝缘性砷化镓晶体基板存在如下问题:比电阻在基板的中心部分与基板的外周部分之间的微分布显著变化,并且因此难以使得比电阻的微分布均匀,从而导致主表面的微平坦性低。
本公开的目的在于解决上述问题并且提供一种半绝缘性砷化镓晶体基板,即使当所述半绝缘性砷化镓晶体基板具有高比电阻时,其主表面也具有高微平坦性。
[本公开的有益效果]
根据本公开,可以提供一种半绝缘性砷化镓晶体基板,即使当所述半绝缘性砷化镓晶体基板具有高比电阻时,其主表面也具有高微平坦性。
[实施方式的说明]
首先,列出并且描述本发明的实施方式。
[1]根据本发明的一个实施方式,一种半绝缘性砷化镓晶体基板具有主表面,所述主表面具有(100)的平面取向和2Rmm的直径,所述主表面具有(100)的平面取向和2Rmm的直径,所述主表面在以在[010]方向上距所述主表面的中心的距离分别为0mm、0.5Rmm和(R-17)mm的点为中心的三个测量区域中的每一个区域中具有5×107Ω·cm以上的比电阻的平均值和0.50以下的变异系数,所述变异系数通过用比电阻的标准偏差除以比电阻的平均值而得到。本实施方式的半绝缘性砷化镓晶体基板具有主表面,所述主表面具有(100)的平面取向,所述主表面具有均匀微分布的比电阻并且因此具有高微平坦性。
[2]在上述半绝缘性砷化镓晶体基板中,所述主表面的2Rmm的直径可以为150mm以上。这样的半绝缘性砷化镓晶体基板具有主表面,所述主表面具有(100)的平面取向,即使当所述主表面具有150mm以上的大直径时,所述主表面也具有均匀微分布的比电阻并且因此也具有高微平坦性。
[3]在上述半绝缘性砷化镓晶体基板中,所述比电阻的变异系数可以为0.10以下。这样的半绝缘性砷化镓晶体基板具有主表面,所述主表面具有(100)的平面取向,所述主表面具有非常均匀微分布的比电阻并且因此具有非常高的微平坦性。
[实施方式的详细说明]
在下文中,将更具体地描述本发明的实施方式,但是本发明不限于此。在下文中,虽然将参照附图,但是在本说明书和附图中相同或相应的要素被相同地表示并且将不再重复地详细描述。在本说明书和附图中,(hkl)表示平面取向,并且[hkl]表示取向。在此,h、k和l为相同或不同的整数并且被称为米勒指数(Miller index)。在米勒指数之前的“-”本来被表示在数字字符上方,并且在米勒指数之后被读作“杠”。例如,[0-10]被读作“零,一,杠,零”。
此外,在本说明书中,“A-B”形式的表述是指范围的上限和下限(即A以上且B以下),并且当A不带有任何单位并且B单独带有单位时,A与B具有相同的单位。此外,在本说明书中,当化合物等由化学式表示而没有特别限定任何原子比时,其包括任何常规已知的原子比并且不一定仅限于落入化学计量范围内的原子比。
<<半绝缘性砷化镓晶体基板>>
参照图1,根据本实施方式的半绝缘性GaAs晶体基板11(半绝缘性砷化镓晶体基板)具有主表面,所述主表面具有(100)的平面取向和2Rmm的直径,所述主表面具有(100)的平面取向和2Rmm的直径,所述主表面在以在[010]方向上距所述主表面的中心的距离分别为0mm、0.5Rmm和(R-17)mm的点为中心的三个测量区域中的每一个区域中具有5×107Ω·cm以上的比电阻的平均值和0.50以下的变异系数,所述变异系数通过用比电阻的标准偏差除以比电阻的平均值而得到。本实施方式的半绝缘性GaAs晶体基板11具有主表面,所述主表面具有(100)的平面取向,所述主表面具有均匀微分布的比电阻并且因此具有高微平坦性。
本实施方式的半绝缘性GaAs晶体基板11具有5×107Ω·cm以上、优选为7.5×107Ω·cm以上、更优选为1.0×108Ω·cm以上的比电阻的平均值。
<主表面>
如图1中所示,本实施方式的半绝缘性GaAs晶体基板11具有主表面,所述主表面具有(100)的平面取向。也就是说,半绝缘性GaAs晶体基板11是通过从半绝缘性GaAs晶体中以(100)平面作为主表面进行切出而获得的。
半绝缘性GaAs晶体基板11的主表面具有2Rmm的直径,所述直径不受特别限制,但是越大越优选,并且150mm以上是优选的。这样的半绝缘性GaAs晶体基板具有主表面,所述主表面具有(100)的平面取向,即使当所述主表面具有150mm以上的大直径时,所述主表面也具有均匀微分布的比电阻并且因此也具有高微平坦性。
<比电阻的平均值和变异系数>
如图1中所示,根据本实施方式的半绝缘性GaAs晶体基板11在以在[010]方向上距所述主表面的中心的距离分别为0mm、0.5Rmm和(R-17)mm的点为中心的三个测量区域中的每一个区域中具有5×107Ω·cm以上的比电阻的平均值和0.50以下的变异系数,所述变异系数通过用比电阻的标准偏差除以比电阻的平均值而得到。具有如上文所述0.50以下的比电阻的变异系数的本实施方式的半绝缘性GaAs晶体基板11具有主表面,所述主表面具有均匀微分布的比电阻并且因此具有高微平坦性。
如图1中所示,主表面的中心是指当假定半绝缘性GaAs晶体基板11的主表面为圆形时的圆心。对于在从主表面的中心开始的[0-10]方向上形成有缺口11n的基板,从主表面的中心开始的[010]方向对应于从缺口11n观察主表面的中心的方向。
如图1中所示,主表面的直径为2Rmm的半绝缘性GaAs晶体基板具有用于测量比电阻的微分布的三个测量区域,即中心测量区域F0,其中心位于在[010]方向上距主表面的中心的r0=0处(即主表面的中心点);中间测量区域F1,其中心位于在[010]方向上距主表面的中心的r1=0.5Rmm处(即在主表面的中心与主表面的外周之间的中间点);和外周测量区域F2,其中心位于在[010]方向上距主表面的中心的r2=(R-17)mm处(即位于从主表面的外周向内17mm距离处的点)。
在中心测量区域F0、中间测量区域F1和外周测量区域F2中从每一个区域的中心开始沿[010]方向在-5mm至+5mm的范围内以100μm(或0.1mm)的间距在总共101个点处测量比电阻。由在所述101个点处测量的比电阻的值计算比电阻的平均值和比电阻的标准偏差。通过将所获得的比电阻的标准偏差除以所获得的比电阻的平均值而计算出比电阻的变异系数。
通过如图2中所示的三端子保护法来测量比电阻。也就是说,对半绝缘性GaAs晶体基板11的要进行比电阻测量的主表面(在下文中也被称为“前主表面”)进行光刻以在其上以使得从所述三个测量区域中的每一个区域的中心开始沿[010]方向在-5mm至+5mm的范围内以100μm(或0.1mm)的间距设置101个具有70μm直径的圆的方式形成图案。随后,通过气相沉积在半绝缘性GaAs晶体基板11的前主表面和其与所述前主表面相对的主表面(在下文中也被称为后主表面)上依次设置具有300nm的厚度的Au层、具有40nm的厚度的Ni层和具有80nm的厚度的AuGe层并且将其剥离,之后在475℃下进行热处理6分钟,从而合金化以形成测量电极E1和E2。如图2中所示将测量电极E1和E2进行布线,并且在0V至10V的范围内以1V的电压施加幅度从后主表面施加电压以测量图案化的测量电极E1中的电流。对在[010]方向上在10mm的长度上以100μm的间距图案化的每一个测量电极E1进行这样的测量。如下得出比电阻的测量值:将由电流-电压曲线的斜率计算出的电阻值除以半绝缘性GaAs晶体基板11的样品厚度d,随后乘以图案化的测量电极E1的面积S。
考虑到减少在制造器件时的漏电流,比电阻优选具有5×107Ω·cm以上的平均值。此外,如从半绝缘性的表现所得出的那样,比电阻通常具有1×109Ω·cm以下的平均值。
本实施方式的半绝缘性GaAs晶体基板11在三个测量区域(即中心测量区域F0、中间测量区域F1和外周测量区域F2)中的每一个区域中的比电阻的变异系数优选为0.10以下。比电阻的变异系数为0.10以下的这样的半绝缘性GaAs晶体基板具有主表面,所述主表面具有非常均匀微分布的比电阻并且因此具有非常高的微平坦性。
<位错密度>
本实施方式的半绝缘性GaAs晶体基板11优选地在所述三个测量区域(即中心测量区域F0、中间测量区域F1和外周测量区域F2)中的每一个区域中具有9.5×103cm-2以下、更优选5.5×103cm-2以下的位错密度以使得主表面具有均匀微分布的比电阻。
位错密度是通过测量当将半绝缘性GaAs晶体基板11在450℃的熔融KOH(氢氧化钾)中蚀刻20分钟时形成的蚀坑的密度来测量的。通过使用显微镜放大所述三个测量区域(中心测量区域F0、中间测量区域F1和外周测量区域F2)中的每一个区域的中心,并且在1mm见方的视野中对其上蚀坑的数量进行计数来计算蚀坑的密度。
<<半绝缘性砷化镓晶体基板的制造方法>>
为了使得半绝缘性GaAs晶体基板具有均匀微分布的比电阻,重要的是使得影响比电阻的微分布的位错密度的分布均匀。通常通过沿着(100)平面和与其平行的平面切出沿[100]方向生长并且具有大直径的半绝缘性GaAs晶体来制造半绝缘性GaAs晶体基板。沿[100]方向生长并且具有大直径的半绝缘性GaAs晶体在具有(100)的平面取向的横截面中具有不均匀分布的位错密度,即位错密度在横截面的中心和外周处增加并且在其中心与外周之间降低。因此,需要使得这样不均匀的位错密度均匀分布(方法I)。此外,由于GaAs晶体的晶体学性质,因此半绝缘性GaAs晶体倾向于在<100>方向([010]方向和在晶体学上等同于[010]方向的[00-1]方向、[0-10]方向和[001]方向的总共四个方向的统称)上具有高位错密度。因此,需要降低在<100>方向上的位错密度(方法II)。此外,优选使得上述不均匀的位错密度均匀分布(方法I)并且还降低在<100>方向上的位错密度(方法II)(方法III)。
<方法I>
图3示出用于制造半绝缘性GaAs晶体的装置的第一实例。图3(A)是所述装置的示意性俯视图,并且图3(B)是所述装置的示意性剖面侧视图。认为不均匀的位错密度分布是由于在半绝缘性GaAs晶体10的晶体生长过程中从半绝缘性GaAs晶体10与GaAs原料的熔体4之间的固液界面向下方辐射的热量减少而引起的。也就是说,随着固液界面上升,从固液界面向下的热辐射减少,因此热辐射从自GaAs原料的熔体4直接向位于坩埚下方以支撑坩埚的载台(未示出)进行热辐射变为从GaAs原料的熔体4经由半绝缘性GaAs晶体10间接地向所述载台进行热辐射。然而,在常规的半绝缘性GaAs晶体的制造方法中,没有设置如图3中所示的这样的绝热材料3,并且在固液界面上升的同时,来自设置在晶体生长坩埚2的侧表面侧的加热器(未示出)的加热不会发生变化。因此,在常规的半绝缘性GaAs晶体的制造方法中,随着固液界面上升,向下的热辐射减少,因此当从侧表面输入的热量保持恒定时,从固液界面的液相输入的热量与从固液界面的固相辐射的热量之间的热平衡将发生变化,并且由于固液界面的相对位置、形状等的变化而产生热应力,从而导致不均匀的位错密度分布。在第一实例中,作为方法I,为了通过抑制如上文所述的热平衡的变化来提供均匀的位错密度分布,在晶体生长坩埚2与加热器之间、更具体地在晶体生长坩埚2的侧表面的周围设置锥形的绝热材料3。
第一实例中的绝热材料3具有筒状形状,并且以使得其对应于半绝缘性GaAs晶体的晶体生长表面侧(在下文中也被称为尾侧)的部分与其对应于GaAs晶种SC侧(在下文中也被称为晶种侧)的部分相比提供更大的绝热性的方式逐渐变细。绝热材料3的材料不受特别限制,并且例如包括碳、氮化硼(BN)、氮化硅(Si3N4)、莫来石(3Al2O3·2SiO2至2Al2O3·SiO2)、氧化铝(Al2O3)等。因此,在半绝缘性GaAs晶体10的晶体生长时,随着固液界面上升,从晶体生长坩埚2的侧表面侧输入的热量减少,由此抑制热平衡的变化,从而抑制热应力并且提供均匀的位错密度分布。
<方法II>
图4示出用于制造半绝缘性GaAs晶体的装置的第二实例。图4(A)是所述装置的示意性俯视图,并且图4(B)是所述装置的示意性剖面侧视图。据认为半绝缘性GaAs晶体10中的位错是由热应力引起的,并且为了降低半绝缘性GaAs晶体10在<100>方向上的位错密度,需要减小半绝缘性GaAs晶体10在<100>方向上的温度差。因此,在第二实例中,作为方法II,在晶体生长坩埚2与加热器之间、更具体地在晶体生长坩埚2的侧表面的周围设置绝热材料3,所述绝热材料3在半绝缘性GaAs晶体10的<100>方向(即包括[010]方向的在晶体学上等同的四个方向,更具体地为[010]方向、[00-1]方向、[0-10]方向和[001]方向,这将在下文中类似地论述)上具有提供大的绝热性的部分。
第二实例中的绝热材料3包括沿周向以45°交替设置的第一材料3a和由与第一材料3a相比提供更大的绝热性(或具有更低的热导率)的材料制成的第二材料3b。绝热材料3被设置成使得晶体生长坩埚2由第一材料3a和第二材料3b围绕,所述第一材料3a和第二材料3b分别沿在晶体生长坩埚2中沿[100]方向生长的半绝缘性GaAs晶体10的<110>方向(即包括[01-1]方向的四个在晶体学上等同的方向,更具体地为[01-1]方向、[0-1-1]方向、[0-11]方向和[011]方向,这将在下文中类似地论述)和<100>方向设置。绝热材料3的第一材料3a和第二材料3b不受特别限制,只要第二材料3b由与第一材料3a相比提供更大的绝热性(或更低的热导率)的材料形成即可,并且例如,第一材料3a包括碳并且第二材料3b包括氮化硼(BN)、氮化硅(Si3N4)、莫来石(3Al2O3·2SiO2至2Al2O3·SiO2)、氧化铝(Al2O3)等。因此,半绝缘性GaAs晶体10在其<110>方向上的温度分布均匀的情况下生长,这抑制热应力并且提供均匀的位错密度分布。
<方法III>
图5示出用于制造半绝缘性GaAs晶体的装置的第三实例。图5(A)为所述装置的示意性俯视图,并且图5(B)为所述装置的示意性剖面侧视图。第三实例为组合了方法I和方法II的方法III,并且在晶体生长坩埚2与加热器之间、更具体地在晶体生长坩埚2的侧表面的周围设置锥形的绝热材料3,所述绝热材料3在半绝缘性GaAs晶体10的<100>方向上具有提供大的绝热性的部分。
第三实例中的绝热材料3采用方法I,即具有筒状形状并且以使得其对应于半绝缘性GaAs晶体的晶体生长表面侧(在下文中也被称为尾侧)的部分与其对应于GaAs晶种SC侧(在下文中也被称为晶种侧)的部分相比提供更大的绝热性的方式逐渐变细,并且还采用方法II,即由沿周向以45°交替设置的第一材料3a和由与第一材料3a相比提供更大的绝热性(或具有更低的热导率)的材料制成的第二材料3b形成,并且被设置成使得晶体生长坩埚2由第一材料3a和第二材料3b围绕,所述第一材料3a和第二材料3b分别沿在晶体生长坩埚2中沿[100]方向生长的半绝缘性GaAs晶体10的<110>方向和<100>方向设置。绝热材料3的第一材料3a和第二材料3b不受特别限制,只要第二材料3b由与第一材料3a相比提供更大的绝热性(或更低的热导率)的材料形成即可,并且例如,第一材料3a包括碳并且第二材料3b包括氮化硼(BN)、氮化硅(Si3N4)、莫来石(3Al2O3·2SiO2至2Al2O3·SiO2)、氧化铝(Al2O3)等。
在第三实例中,通过对应于方法I的构造,在半绝缘性GaAs晶体10的晶体生长时,随着固液界面上升,从晶体生长坩埚2的侧表面侧的吸热减少,这抑制热平衡的变化并且由此抑制热应力,并且通过对应于方法II的构造,半绝缘性GaAs晶体10在其<110>方向上的温度分布均匀的情况下生长,这抑制热应力。这提供进一步均匀的位错密度分布。
从通过第一实例至第三实例的制造方法而获得的半绝缘性GaAs晶体10中,如上文所述的半绝缘性GaAs晶体基板11可以通过以晶体的(100)平面作为基板的主表面从所述晶体中切出而制造。
[实施例]
<<实施例I>>
<制造半绝缘性GaAs晶体基板>
在实施例I中,通过使用图3中所示的装置,通过垂直晶舟生长法使掺杂有碳并且具有150mm的大直径的半绝缘性GaAs晶体10生长。绝热材料3具有筒状形状,并且逐渐变细以使得其对应于半绝缘性GaAs晶体的晶体生长表面侧(在下文中也被称为尾侧)的部分与其对应于GaAs晶种SC侧(在下文中也被称为晶种侧)的部分相比提供更大的绝热性,更具体地使得绝热材料3在尾侧的厚度大于在晶种侧的厚度。绝热材料3由氮化硅(Si3N4)制成。在常规工艺中的条件下使半绝缘性GaAs晶体10生长。由此制造了实施例I的半绝缘性GaAs晶体。
从由此制造的半绝缘性GaAs晶体中,通过以所述晶体的(100)平面作为每一个基板的主表面从所述晶体中切出来制造具有600μm的厚度的多个半绝缘性GaAs晶体基板。在多个所制造的半绝缘性GaAs晶体基板中,从半绝缘性GaAs晶体10的最接近GaAs晶种SC(在下文中也被称为“最接近晶种”)的部分中获得的半绝缘性GaAs晶体基板被用作实施例I-1的半绝缘性GaAs晶体基板,并且从半绝缘性GaAs晶体10的最接近其晶体生长表面(在下文中也被称为“最接近尾侧”)的部分中获得的半绝缘性GaAs晶体基板被用作实施例I-2的半绝缘性GaAs晶体基板。
<评价比电阻的平均值和变异系数以及位错密度>
通过上述方法对如上文所述制造的实施例I-1(最接近晶种)和实施例I-2(最接近尾侧)的半绝缘性GaAs晶体基板的主表面的上述三个测量区域(即中心测量区域F0、中间测量区域F1和外周测量区域F2)中的每一个区域进行了用作比电阻的微分布的指标的比电阻的平均值和变异系数以及位错密度的测量,以评价所述三个测量区域中的每一个区域中的比电阻的平均值和变异系数以及位错密度。结果示于表1中。
<评价表面平坦度>
对如上文所述制造的实施例I-1(最接近晶种)和实施例I-2(最接近尾侧)的半绝缘性GaAs晶体基板的主表面的上述三个测量区域(即中心测量区域F0、中间测量区域F1和外周测量区域F2)中的每一个区域进行了表面平坦度的测量以进行评价。通过以下方法进行测量:对实施例I-1和实施例I-2的半绝缘性GaAs晶体基板的主表面进行镜面加工。在每一个20mm见方的区域中使用平坦度测量仪(UltraSort 6220,由Corning Tropel公司制造)对中心测量区域F0、中间测量区域F1和外周测量区域F2中的每一个区域的以所述测量区域的中心为中心的20mm见方的范围进行LTV(局部厚度变化)测量。结果示于表1中。
<<实施例II>>
<制造半绝缘性GaAs晶体基板>
在实施例II中,通过使用图4中所示的装置,通过垂直布里奇曼生长(verticalbridgman growth)法使掺杂有碳并且具有150mm的大直径的半绝缘性GaAs晶体10生长。绝热材料3具有筒状形状并且由沿周向以45°交替设置的第一材料3a和由与第一材料3a相比提供更大的绝热性(或具有更低的热导率)的材料制成的第二材料3b构成,并且第一材料3a由碳制成并且第二材料3b由氮化硅(Si3N4)制成。此外,绝热材料3被设置成使得晶体生长坩埚2由第一材料3a和第二材料3b围绕,所述第一材料3a和第二材料3b被设置成使得它们的对应中心轴分别沿在晶体生长坩埚2中沿[100]方向生长的半绝缘性GaAs晶体10的<110>方向和<100>方向延伸。由此制造了实施例II的半绝缘性GaAs晶体。
如实施例I中那样,从由此制造的实施例II的半绝缘性GaAs晶体中,通过从所述晶体中切出而制造具有600μm的厚度的多个半绝缘性GaAs晶体基板。在多个所制造的半绝缘性GaAs晶体基板中,从半绝缘性GaAs晶体10的最接近晶种的部分中获得的半绝缘性GaAs晶体基板被用作实施例II-1的半绝缘性GaAs晶体基板,并且从半绝缘性GaAs晶体10的最接近尾侧的部分中获得的半绝缘性GaAs晶体基板被用作实施例II-2的半绝缘性GaAs晶体基板。
<评价比电阻的平均值和变异系数、位错密度以及表面平坦度>
如实施例I中那样,对如上文所述制造的实施例II-1(最接近晶种)和实施例II-2(最接近尾侧)的半绝缘性GaAs晶体基板的主表面的上述三个测量区域(即中心测量区域F0、中间测量区域F1和外周测量区域F2)中的每一个区域进行了比电阻的平均值和变异系数、位错密度以及表面平坦度的评价。结果示于表1中。
<<实施例III>>
<制造半绝缘性GaAs晶体基板>
在实施例III中,通过使用图5中所示的装置,通过垂直布里奇曼生长法使掺杂有碳并且具有150mm的大直径的半绝缘性GaAs晶体10生长。绝热材料3具有筒状形状,并且逐渐变细以使得其对应于半绝缘性GaAs晶体的晶体生长表面侧(在下文中也被称为尾侧)的部分与其对应于GaAs晶种SC侧(在下文中也被称为晶种侧)的部分相比提供更大的绝热性,更具体地使得绝热材料3在尾侧的厚度大于在晶种侧的厚度。此外,绝热材料3由沿周向以45°交替设置的第一材料3a和由与第一材料3a相比提供更大的绝热性(或具有更低的热导率)的材料制成的第二材料3b形成,并且第一材料3a由碳制成并且第二材料3b由氮化硅(Si3N4)制成。此外,绝热材料3被设置成使得晶体生长坩埚2由第一材料3a和第二材料3b围绕,所述第一材料3a和第二材料3b被设置成使得它们的对应中心轴分别沿在晶体生长坩埚2中沿[100]方向生长的半绝缘性GaAs晶体10的<110>方向和<100>方向延伸。由此制造了实施例III的半绝缘性GaAs晶体。
如实施例I中那样,从由此制造的实施例III的半绝缘性GaAs晶体中,通过从所述晶体中切出而制造具有600μm的厚度的多个半绝缘性GaAs晶体基板。在多个所制造的半绝缘性GaAs晶体基板中,从半绝缘性GaAs晶体10的最接近晶种的部分中获得的半绝缘性GaAs晶体基板被用作实施例III-1的半绝缘性GaAs晶体基板,并且从半绝缘性GaAs晶体10的最接近尾侧的部分中获得的半绝缘性GaAs晶体基板被用作实施例III-2的半绝缘性GaAs晶体基板。
<评价比电阻的平均值和变异系数、位错密度以及表面平坦度>
如实施例I中那样,对如上文所述制造的实施例III-1(最接近晶种)和实施例III-2(最接近尾侧)的半绝缘性GaAs晶体基板的主表面的上述三个测量区域(即中心测量区域F0、中间测量区域F1和外周测量区域F2)中的每一个区域进行了比电阻的平均值和变异系数、位错密度以及表面平坦度的评价。结果示于表1中。
<<比较例I>>
除了不使用绝热材料以外,以与实施例I相同的方式制造比较例I的半绝缘性GaAs晶体。如实施例I中那样,从由此制造的比较例I的半绝缘性GaAs晶体中,通过从所述晶体中切出而制造具有600μm的厚度的多个半绝缘性GaAs晶体基板。在多个所制造的半绝缘性GaAs晶体基板中,从半绝缘性GaAs晶体10的最接近晶种的部分中获得的半绝缘性GaAs晶体基板被用作比较例I-1的半绝缘性GaAs晶体基板,并且从半绝缘性GaAs晶体10的最接近尾侧的部分中获得的半绝缘性GaAs晶体基板被用作比较例I-2的半绝缘性GaAs晶体基板。如实施例I中那样,对所制造的比较例I-1(最接近晶种)和比较例I-2(最接近尾侧)的半绝缘性GaAs晶体基板的主表面的上述三个测量区域(即中心测量区域F0、中间测量区域F1和外周测量区域F2)中的每一个区域进行了比电阻的平均值和变异系数、位错密度以及表面平坦度的评价。结果示于表1中。
Figure BDA0003135648360000161
参照表1,比较例I-1和比较例I-2的半绝缘性GaAs晶体基板具有如下主表面,其中虽然中心测量区域、中间测量区域和外周测量区域均具有5.0×107Ω·cm以上的比电阻的平均值,但是中心测量区域和外周测量区域具有超过0.50的比电阻的变异系数、1.0×104cm-2以上的位错密度和1.0μm以上的也较大的表面平坦度。
与比较例I-1和比较例I-2的半绝缘性GaAs晶体基板相比,采用方法I制造的实施例I-1和实施例I-2的半绝缘性GaAs晶体基板的主表面的中心测量区域、中间测量区域和外周测量区域均具有5.0×107Ω·cm以上的比电阻的平均值和0.39以下的比电阻的变异系数(低于0.50)、8.6×103cm-2以下的位错密度(低于9.5×103cm-2)以及0.8μm以下的也较小的表面平坦度。也就是说,采用方法I的实施例I-1和实施例I-2提供了一种半绝缘性GaAs晶体基板,所述半绝缘性GaAs晶体基板的主表面具有均匀微分布的比电阻并且因此具有高微平坦性。
需要说明的是,实施例I-1的半绝缘性GaAs晶体基板是从实施例I的半绝缘性GaAs晶体的最接近晶种侧的部分中切出的,并且因此,实施例I-1的半绝缘性GaAs晶体基板的主表面对应于实施例I的半绝缘性GaAs晶体的最接近晶种侧的横截面。此外,实施例I-2的半绝缘性GaAs晶体基板是从实施例I的半绝缘性GaAs晶体的最接近尾侧的部分中切出的,并且因此,实施例I-2的半绝缘性GaAs晶体基板的主表面对应于实施例I的半绝缘性GaAs晶体的最接近尾侧的横截面。因此,实施例I-1和实施例I-2的主表面的结果分别对应于实施例I的半绝缘性GaAs晶体的最接近晶种侧和尾侧的横截面的结果。也就是说,采用方法I的实施例I提供了一种半绝缘性GaAs晶体,所述半绝缘性GaAs晶体在横截面中具有均匀微分布的比电阻并且因此具有高微平坦性。
与比较例I-1和比较例I-2的半绝缘性GaAs晶体基板相比,采用方法II的实施例II-1和实施例II-2的半绝缘性GaAs晶体基板的主表面的中心测量区域、中间测量区域和外周测量区域均具有5.0×107Ω·cm以上的比电阻的平均值和0.42以下的比电阻的变异系数(低于0.50)、9.0×103cm-2以下的位错密度(低于9.5×103cm-2)以及0.8μm以下的也较小的表面平坦度。也就是说,采用方法II的实施例II-1和实施例II-2提供了一种半绝缘性GaAs晶体基板,所述半绝缘性GaAs晶体基板的主表面具有均匀微分布的比电阻并且因此具有高微平坦性。
需要说明的是,实施例II-1的半绝缘性GaAs晶体基板是从实施例II的半绝缘性GaAs晶体的最接近晶种侧的部分中切出的,并且因此,实施例II-1的半绝缘性GaAs晶体基板的主表面对应于实施例II的半绝缘性GaAs晶体的最接近晶种侧的横截面。此外,实施例II-2的半绝缘性GaAs晶体基板是从实施例II的半绝缘性GaAs晶体的最接近尾侧的部分中切出的,并且因此,实施例II-1的半绝缘性GaAs晶体基板的主表面对应于实施例II的半绝缘性GaAs晶体的最接近尾侧的横截面。因此,实施例II-1和实施例II-2的主表面的结果分别对应于实施例II的半绝缘性GaAs晶体的最接近晶种侧和尾侧的横截面的结果。也就是说,采用方法II的实施例II提供了一种半绝缘性GaAs晶体,所述半绝缘性GaAs晶体在横截面中具有均匀微分布的比电阻并且因此具有高微平坦性。
与比较例I-1和比较例I-2的半绝缘性GaAs晶体基板相比,采用方法III的实施例III-1和实施例III-2的半绝缘性GaAs晶体基板的主表面的中心测量区域、中间测量区域和外周测量区域均具有5.0×107Ω·cm以上的比电阻的平均值和0.10以下的比电阻的变异系数、5.5×103cm-2以下的位错密度以及0.5μm以下的也较小的表面平坦度。也就是说,采用方法III的实施例III-1和实施例III-2提供了一种半绝缘性GaAs晶体基板,所述半绝缘性GaAs晶体基板的主表面具有非常均匀微分布的比电阻并且因此具有非常高的微平坦性。
需要说明的是,实施例III-1的半绝缘性GaAs晶体基板是从实施例III的半绝缘性GaAs晶体的最接近晶种侧的部分中切出的,并且因此,实施例III-1的半绝缘性GaAs晶体基板的主表面对应于实施例III的半绝缘性GaAs晶体的最接近晶种侧的横截面。此外,实施例III-2的半绝缘性GaAs晶体基板是从实施例III的半绝缘性GaAs晶体的最接近尾侧的部分中切出的,并且因此,实施例III-2的半绝缘性GaAs晶体基板的主表面对应于实施例III的半绝缘性GaAs晶体的最接近尾侧的横截面。因此,实施例III-1和实施例III-2的主表面的结果分别对应于实施例III的半绝缘性GaAs晶体的最接近晶种侧和尾侧的横截面的结果。也就是说,采用方法III的实施例III提供了一种半绝缘性GaAs晶体,所述半绝缘性GaAs晶体在横截面中具有非常均匀微分布的比电阻并且因此具有非常高的微平坦性。
应当了解的是,仅出于说明的目的并且以非限制性的方式在任何方面描述了本文公开的实施方式和实施例。本发明的范围不是由上述实施方式和实施例来限定,而是由权利要求书来限定,并且意图包括与权利要求书等同的含义和范围内的任何修改。
标号说明
2:晶体生长坩埚;3:绝热材料;3a:第一材料;3b:第二材料;4:GaAs原料的熔体;10:半绝缘性GaAs晶体;11:半绝缘性GaAs晶体基板;11n:缺口;E1、E2:测量电极;F0:中心测量区域;F1:中间测量区域;F2:外周测量区域;SC:GaAs晶种。

Claims (11)

1.一种半绝缘性砷化镓晶体基板,所述半绝缘性砷化镓晶体基板具有主表面,所述主表面具有(100)的平面取向和2Rmm的直径,
所述主表面的2Rmm的直径为150mm,
所述主表面在以在[010]方向上距所述主表面的中心的距离分别为0mm、0.5Rmm和(R-17)mm的点为中心的三个测量区域中的每一个区域中具有5×107Ω·cm以上的比电阻的平均值和0.50以下的变异系数,所述变异系数通过用所述比电阻的标准偏差除以所述比电阻的平均值而得到,其中
所述比电阻是通过三端子保护法来测量的,所述三端子保护法包括:
通过光刻法在要进行比电阻测量的所述主表面上以使得从所述三个测量区域中的每一个区域的中心开始沿[010]方向在-5mm至+5mm的范围内以100μm的间距设置101个具有70μm直径的圆的方式形成图案;
通过气相沉积在所述半绝缘性砷化镓晶体基板的所述主表面上和作为与所述主表面相对的表面的后主表面上依次设置具有300nm的厚度的Au层、具有40nm的厚度的Ni层和具有80nm的厚度的AuGe层并且将其剥离;
通过在475℃下将所述半绝缘性砷化镓晶体基板加热6分钟而在所述主表面上形成合金化的测量电极E1和在所述后主表面上形成合金化的测量电极E2;
将所述测量电极E1和所述测量电极E2进行布线;
在0V至10V的范围内以1V的电压施加幅度从所述后主表面施加电压;
测量图案化的所述测量电极E1中的电流;
由电流-电压曲线的斜率计算出电阻值;并且
通过由所述电阻值除以所述半绝缘性砷化镓晶体基板的厚度且随后乘以图案化的所述测量电极E1的面积而得到所述比电阻的测量值;并且其中
对在[010]方向上在10mm的长度上以100μm的间距图案化的每一个所述测量电极E1进行所述比电阻的测量,
由在所述101个点处测量的所述比电阻的值计算所述比电阻的平均值和所述比电阻的标准偏差,并且
通过将所获得的所述比电阻的所述标准偏差除以所获得的所述比电阻的所述平均值而计算出所述比电阻的变异系数。
2.根据权利要求1所述的半绝缘性砷化镓晶体基板,其中所述比电阻的所述变异系数为0.10以下。
3.根据权利要求1所述的半绝缘性砷化镓晶体基板,其中所述主表面在所述三个测量区域中的每一个区域中具有9.5×103cm-2以下的位错密度。
4.根据权利要求1所述的半绝缘性砷化镓晶体基板,其中所述主表面在所述三个测量区域中的每一个区域中具有5.5×103cm-2以下的位错密度。
5.根据权利要求1所述的半绝缘性砷化镓晶体基板,其中所述主表面在所述三个测量区域中的每一个区域中具有7.5×107Ω·cm以上的比电阻的平均值。
6.根据权利要求1所述的半绝缘性砷化镓晶体基板,其中所述主表面在所述三个测量区域中的每一个区域中具有9×107Ω·cm以上的比电阻的平均值。
7.根据权利要求1所述的半绝缘性砷化镓晶体基板,其中所述主表面在所述三个测量区域中的每一个区域中具有1.0×108Ω·cm以上的比电阻的平均值。
8.一种半绝缘性砷化镓晶体基板,所述半绝缘性砷化镓晶体基板具有主表面,所述主表面具有(100)的平面取向和2Rmm的直径,
所述主表面的2Rmm的直径为150mm以上,
所述主表面在以在[010]方向上距所述主表面的中心的距离分别为0mm、0.5Rmm和(R-17)mm的点为中心的三个测量区域中的每一个区域中具有5×107Ω·cm以上的比电阻的平均值和0.50以下的变异系数,所述变异系数通过用所述比电阻的标准偏差除以所述比电阻的平均值而得到,其中
所述比电阻是通过三端子保护法来测量的,所述三端子保护法包括:
通过光刻法在要进行比电阻测量的所述主表面上以使得从所述三个测量区域中的每一个区域的中心开始沿[010]方向在-5mm至+5mm的范围内以100μm的间距设置101个具有70μm直径的圆的方式形成图案;
通过气相沉积在所述半绝缘性砷化镓晶体基板的所述主表面上和作为与所述主表面相对的表面的后主表面上依次设置具有300nm的厚度的Au层、具有40nm的厚度的Ni层和具有80nm的厚度的AuGe层并且将其剥离;
通过在475℃下将所述半绝缘性砷化镓晶体基板加热6分钟而在所述主表面上形成合金化的测量电极E1和在所述后主表面上形成合金化的测量电极E2;
将所述测量电极E1和所述测量电极E2进行布线;
在0V至10V的范围内以1V的电压施加幅度从所述后主表面施加电压;
测量图案化的所述测量电极E1中的电流;
由电流-电压曲线的斜率计算出电阻值;并且
通过由所述电阻值除以所述半绝缘性砷化镓晶体基板的厚度且随后乘以图案化的所述测量电极E1的面积而得到所述比电阻的测量值;并且其中
对在[010]方向上在10mm的长度上以100μm的间距图案化的每一个所述测量电极E1进行所述比电阻的测量,
由在所述101个点处测量的所述比电阻的值计算所述比电阻的平均值和所述比电阻的标准偏差,
通过将所获得的所述比电阻的所述标准偏差除以所获得的所述比电阻的所述平均值而计算出所述比电阻的变异系数,并且
所述主表面在所述三个测量区域中的每一个区域中具有9.5×103cm-2以下的位错密度。
9.根据权利要求8所述的半绝缘性砷化镓晶体基板,其中所述比电阻的所述变异系数为0.10以下。
10.一种半绝缘性砷化镓晶体基板,所述半绝缘性砷化镓晶体基板具有主表面,所述主表面具有(100)的平面取向和2Rmm的直径,
所述主表面的2Rmm的直径为150mm以上,
所述主表面在以在[010]方向上距所述主表面的中心的距离分别为0mm、0.5Rmm和(R-17)mm的点为中心的三个测量区域中的每一个区域中具有1.0×108Ω·cm以上的比电阻的平均值和0.50以下的变异系数,所述变异系数通过用所述比电阻的标准偏差除以所述比电阻的平均值而得到,其中
所述比电阻是通过三端子保护法来测量的,所述三端子保护法包括:
通过光刻法在要进行比电阻测量的所述主表面上以使得从所述三个测量区域中的每一个区域的中心开始沿[010]方向在-5mm至+5mm的范围内以100μm的间距设置101个具有70μm直径的圆的方式形成图案;
通过气相沉积在所述半绝缘性砷化镓晶体基板的所述主表面上和作为与所述主表面相对的表面的后主表面上依次设置具有300nm的厚度的Au层、具有40nm的厚度的Ni层和具有80nm的厚度的AuGe层并且将其剥离;
通过在475℃下将所述半绝缘性砷化镓晶体基板加热6分钟而在所述主表面上形成合金化的测量电极E1和在所述后主表面上形成合金化的测量电极E2;
将所述测量电极E1和所述测量电极E2进行布线;
在0V至10V的范围内以1V的电压施加幅度从所述后主表面施加电压;
测量图案化的所述测量电极E1中的电流;
由电流-电压曲线的斜率计算出电阻值;并且
通过由所述电阻值除以所述半绝缘性砷化镓晶体基板的厚度且随后乘以图案化的所述测量电极E1的面积而得到所述比电阻的测量值;并且其中
对在[010]方向上在10mm的长度上以100μm的间距图案化的每一个所述测量电极E1进行所述比电阻的测量,
由在所述101个点处测量的所述比电阻的值计算所述比电阻的平均值和所述比电阻的标准偏差,并且
通过将所获得的所述比电阻的所述标准偏差除以所获得的所述比电阻的所述平均值而计算出所述比电阻的变异系数。
11.根据权利要求10所述的半绝缘性砷化镓晶体基板,其中所述比电阻的所述变异系数为0.10以下。
CN202110717986.4A 2017-09-21 2017-09-21 半绝缘性砷化镓晶体基板 Active CN113584593B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110717986.4A CN113584593B (zh) 2017-09-21 2017-09-21 半绝缘性砷化镓晶体基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2017/034096 WO2019058483A1 (ja) 2017-09-21 2017-09-21 半絶縁性ヒ化ガリウム結晶基板
CN201780094136.5A CN111032930B (zh) 2017-09-21 2017-09-21 半绝缘性砷化镓晶体基板
CN202110717986.4A CN113584593B (zh) 2017-09-21 2017-09-21 半绝缘性砷化镓晶体基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780094136.5A Division CN111032930B (zh) 2017-09-21 2017-09-21 半绝缘性砷化镓晶体基板

Publications (2)

Publication Number Publication Date
CN113584593A true CN113584593A (zh) 2021-11-02
CN113584593B CN113584593B (zh) 2024-01-02

Family

ID=65809584

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110717986.4A Active CN113584593B (zh) 2017-09-21 2017-09-21 半绝缘性砷化镓晶体基板
CN201780094136.5A Active CN111032930B (zh) 2017-09-21 2017-09-21 半绝缘性砷化镓晶体基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201780094136.5A Active CN111032930B (zh) 2017-09-21 2017-09-21 半绝缘性砷化镓晶体基板

Country Status (6)

Country Link
US (1) US11024705B2 (zh)
EP (1) EP3604633B1 (zh)
JP (1) JP6508431B1 (zh)
CN (2) CN113584593B (zh)
TW (1) TWI768114B (zh)
WO (1) WO2019058483A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11680340B2 (en) * 2018-12-13 2023-06-20 Axt, Inc. Low etch pit density 6 inch semi-insulating gallium arsenide wafers
CN118553341A (zh) * 2024-07-30 2024-08-27 青岛华芯晶电科技有限公司 基于性能分析的氧化镓晶体生长评估系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047370A (en) * 1988-10-31 1991-09-10 Nippon Mining Co., Ltd. Method for producing compound semiconductor single crystal substrates
JPH05178699A (ja) * 1991-12-27 1993-07-20 Nikko Kyodo Co Ltd Iii−v族化合物半導体単結晶の熱処理方法
JP2006117464A (ja) * 2004-10-21 2006-05-11 Sumitomo Electric Ind Ltd GaAs結晶の熱処理方法およびGaAs結晶基板
CN101451265A (zh) * 1998-09-28 2009-06-10 住友电气工业株式会社 砷化镓单晶衬底及制造砷化镓单晶的方法
CN101772596A (zh) * 2007-06-06 2010-07-07 弗赖贝格化合物原料有限公司 用于由原材料的熔体制造晶体的装置和方法以及单晶体
JP2011219362A (ja) * 2011-07-25 2011-11-04 Sumitomo Electric Ind Ltd GaAs結晶基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100410A (en) 1980-01-14 1981-08-12 Sumitomo Electric Ind Ltd Gallium arsenide crystal of low defect density and semi-insulation
JPH0628234B2 (ja) * 1984-10-05 1994-04-13 株式会社日立製作所 GaAs単結晶および半導体装置
US5182233A (en) * 1989-08-02 1993-01-26 Kabushiki Kaisha Toshiba Compound semiconductor pellet, and method for dicing compound semiconductor wafer
JPH04215439A (ja) 1990-12-14 1992-08-06 Nikko Kyodo Co Ltd GaAs単結晶基板の製造方法
US6229197B1 (en) * 1993-04-30 2001-05-08 Texas Instruments Incorporated Epitaxial overgrowth method and devices
JPH08102563A (ja) * 1994-08-02 1996-04-16 Toshiba Corp 半導体ホール素子
JPH08188499A (ja) 1995-01-10 1996-07-23 Japan Energy Corp GaAs単結晶の製造方法
JPH09194300A (ja) 1995-11-14 1997-07-29 Japan Energy Corp GaAs基板の製造方法
DE19912484A1 (de) 1999-03-19 2000-09-28 Freiberger Compound Mat Gmbh Vorrichtung zur Herstellung von Einkristallen
JP2004026584A (ja) 2002-06-26 2004-01-29 Sumitomo Electric Ind Ltd GaAs単結晶製造方法及びGaAs単結晶
CN101220512A (zh) * 2007-09-29 2008-07-16 北京有色金属研究总院 一种制备Si、Cu双掺N型高阻GaAs单晶材料的方法
CN101603208A (zh) * 2008-06-11 2009-12-16 中国科学院半导体研究所 生长半绝缘砷化镓的石英管及在砷化镓中掺碳的方法
DE202012013658U1 (de) 2011-05-18 2019-04-30 Sumitomo Electric Industries, Ltd. Verbindungshalbleitersubstrat
UA127350C2 (uk) 2017-06-26 2023-07-26 Іволвд Бай Нейчер, Інк. Тканинний філер на основі шовку і гіалуронової кислоти

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047370A (en) * 1988-10-31 1991-09-10 Nippon Mining Co., Ltd. Method for producing compound semiconductor single crystal substrates
JPH05178699A (ja) * 1991-12-27 1993-07-20 Nikko Kyodo Co Ltd Iii−v族化合物半導体単結晶の熱処理方法
CN101451265A (zh) * 1998-09-28 2009-06-10 住友电气工业株式会社 砷化镓单晶衬底及制造砷化镓单晶的方法
JP2006117464A (ja) * 2004-10-21 2006-05-11 Sumitomo Electric Ind Ltd GaAs結晶の熱処理方法およびGaAs結晶基板
CN101772596A (zh) * 2007-06-06 2010-07-07 弗赖贝格化合物原料有限公司 用于由原材料的熔体制造晶体的装置和方法以及单晶体
JP2011219362A (ja) * 2011-07-25 2011-11-04 Sumitomo Electric Ind Ltd GaAs結晶基板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AGNIESZKA WŁODARCZYK等: "Extracellular compounds produced by bacterial consortium promoting elements mobilization from polymetallic Kupferschiefer black shale (Fore-Sudetic Monocline, Poland)", CHEMOSPHERE, vol. 122, pages 273 - 279 *
孙毅之, 施亚申, 赵瑞瑶, 李光平, 苑进良: "三电极法电阻率二维分布测量技术及其应用", 现代仪器, no. 02, pages 16 - 19 *

Also Published As

Publication number Publication date
EP3604633A1 (en) 2020-02-05
WO2019058483A1 (ja) 2019-03-28
TW201923174A (zh) 2019-06-16
EP3604633B1 (en) 2024-02-21
EP3604633A4 (en) 2020-11-11
TWI768114B (zh) 2022-06-21
JP6508431B1 (ja) 2019-05-08
CN113584593B (zh) 2024-01-02
US11024705B2 (en) 2021-06-01
WO2019058483A9 (ja) 2020-01-02
US20200381509A1 (en) 2020-12-03
CN111032930B (zh) 2024-01-02
CN111032930A (zh) 2020-04-17
JPWO2019058483A1 (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
KR102160863B1 (ko) 탄화규소 단결정 웨이퍼
JP5820439B2 (ja) 原料の溶融物から製造される単結晶
CN105556649B (zh) 碳化硅单晶晶片的内应力评价方法和碳化硅单晶晶片的翘曲预测方法
CN109196146A (zh) SiC单晶体的品质评价方法及利用该方法的碳化硅单晶锭的制造方法
CN113584593A (zh) 半绝缘性砷化镓晶体基板
JP2016164120A (ja) 炭化珪素単結晶ウェハ
Kao et al. Wafer manufacturing: shaping of single crystal silicon wafers
Leone et al. Chloride-based SiC epitaxial growth toward low temperature bulk growth
JP4654030B2 (ja) SiCウェハおよびその製造方法
CN110621813B (zh) 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶
CN109252215B (zh) 多晶硅棒和多晶硅棒的制造方法
JP6900967B2 (ja) 半絶縁性ヒ化ガリウム結晶基板
Kulshreshtha et al. Oxygen precipitation related stress-modified crack propagation in high growth rate Czochralski silicon wafers
CN109694076B (zh) 多晶硅棒和单晶硅的制造方法
Tsavdaris et al. Macroscopic approach to the nucleation and propagation of foreign polytype inclusions during seeded sublimation growth of silicon carbide
Zhou et al. Influence of microgravity on Ce-doped Bi 12 SiO 20 crystal defect
Egorov et al. Ion-beam studies of synthetic single-crystal diamonds

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant