CN113572136B - 用于pmos管的反向电流抑制电路 - Google Patents

用于pmos管的反向电流抑制电路 Download PDF

Info

Publication number
CN113572136B
CN113572136B CN202110934157.1A CN202110934157A CN113572136B CN 113572136 B CN113572136 B CN 113572136B CN 202110934157 A CN202110934157 A CN 202110934157A CN 113572136 B CN113572136 B CN 113572136B
Authority
CN
China
Prior art keywords
pmos tube
potential
pmos
source
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110934157.1A
Other languages
English (en)
Other versions
CN113572136A (zh
Inventor
沈华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jingyuan Microelectronics Co Ltd
Original Assignee
Wuxi Jingyuan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jingyuan Microelectronics Co Ltd filed Critical Wuxi Jingyuan Microelectronics Co Ltd
Priority to CN202110934157.1A priority Critical patent/CN113572136B/zh
Priority to PCT/CN2021/120975 priority patent/WO2023015690A1/zh
Publication of CN113572136A publication Critical patent/CN113572136A/zh
Application granted granted Critical
Publication of CN113572136B publication Critical patent/CN113572136B/zh
Priority to US17/816,251 priority patent/US11563431B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H02H7/205—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment for controlled semi-conductors which are not included in a specific circuit arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种用于PMOS管的反向电流抑制电路，包括栅极驱动单元，第一PMOS管源极电位小于漏极电位时，所述栅极驱动单元使所述第一PMOS管栅极电位等于漏极电位，所述第一PMOS管处于反向电流抑制状态；包括衬底切换单元，所述第一PMOS管源极电位小于漏极电位时，所述衬底驱动单元将所述第一PMOS管衬底与漏极短接。本发明当PMOS管源极电位小于漏极电位时，可控制PMOS管工作反向电流抑制状态，有效保护PMOS管。

Description

用于PMOS管的反向电流抑制电路
技术领域
本发明涉及一种高耐压、薄栅氧PMOS管的反向电流抑制电路。
背景技术
随着集成电路制造的线宽减小和栅极氧化层(简称栅氧)厚度减薄，栅极－衬底间耐压也在减小。
传统的高压器件的制造一般采用厚栅氧工艺，即高压器件的栅氧厚度比低压器件的厚，这样高压器件的栅极－衬底间能承受高耐压。这会造成高压器件的跨导(gm)降低，制造工艺复杂和成本提高。对于采用薄栅氧工艺的高压器件，即漏极－源极间高耐压和低耐压的器件栅氧厚度相同，高压器件的栅极－衬底间耐压很低。在应用于实际电路的过程中，必须在电路中控制高压器件的栅极－衬底间电压的波动，使其大小保持在低压控制电路工作电压范围内。
在高压器件的电路中，高耐压、薄栅氧PMOS管的漏极－源极间耐压大于栅极－衬底间耐压。如何设计一种控制电路，使得当PMOS管源极电位小于漏极电位时，PMOS管工作在反向截止状态，即反向电流抑制状态，对高耐压、薄栅氧PMOS管实现有效保护，已成为亟待解决的技术问题。
发明内容
本发明的发明目的在于提供一种高耐压、薄栅氧PMOS管的反向电流抑制电路，当PMOS管源极电位小于漏极电位时，可控制PMOS管工作反向电流抑制状态，有效保护PMOS管。
实现本发明目的的技术方案：
一种高耐压、薄栅氧PMOS管的反向电流抑制电路，包括第一PMOS管，包括：
栅极驱动单元，所述栅极驱动单元第一信号输出端接所述第一PMOS管源极，第二信号输出端接所述第一PMOS管栅极，第三信号输出端接所述第一PMOS管漏极；所述第一PMOS管源极电位小于漏极电位时，所述栅极驱动单元使所述第一PMOS管栅极电位等于漏极电位，所述第一PMOS管处于反向电流抑制状态；
衬底切换单元，所述衬底驱动单元第一信号输出端接所述第一PMOS管源极，第二信号输出端接所述第一PMOS管衬底，第三信号输出端接所述第一PMOS管漏极；所述第一PMOS管源极电位小于漏极电位时，所述衬底驱动单元将所述第一PMOS管衬底与漏极短接。
进一步地，所述第一PMOS管源极电位大于漏极电位时，且大于过压保护值Vovp时，所述衬底切换单元将所述第一PMOS管衬底与其源极短接；所述栅极驱动单元使所述第一PMOS管栅极电位等于源极电位，所述第一PMOS管处于截止状态；
所述第一PMOS管源极电位大于漏极电位时，且小于过压保护值Vovp时，所述衬底切换单元将所述第一PMOS管衬底与其源极短接；所述栅极驱动单元输出高阻，所述第一PMOS管处于栅极－源极电压受控状态。
进一步地，所述栅极驱动单元包括第二PMOS管～第七PMOS管(MP201～MP206)，
第二PMOS管(MP201)与第三PMOS管(MP202)的源极相连接，第二PMOS管(MP201)的漏极接所述栅极驱动单元第一信号输出端，
第四PMOS管(MP203)与第五PMOS管(MP204)的漏极相连接，第五PMOS管(MP204)的源极接所述栅极驱动单元的第三信号输出端，
第三PMOS管(MP202)的漏极和第四PMOS管(MP203)的源极通过第一电阻(R201)相连接，其中第三PMOS管(MP202)的漏极接所述栅极驱动单元的第二信号输出端；
第六PMOS管(MP205)与第七PMOS管(MP206)的漏极相连接，第六PMOS管(MP205)的源极接第三PMOS管(MP202)的栅极，第六PMOS管(MP205)的栅极与第四PMOS管(MP203)的栅极连接，且均受状态控制信号CTL控制；第七PMOS管(MP206)的源极接第五PMOS管(MP204)的源极，第七PMOS管(MP206)的栅极与第五PMOS管(MP204)的栅极连接，且均受状态选择信号SEL控制。
进一步地，所述栅极驱动单元包括第一微恒流源(I201)、第一二极管(D201)、第一NMOS管(MN201)、第二NMOS管(MN202)，第一微恒流源(I201)第一端接第二PMOS管(MP201)的漏极，第一微恒流源(I201)第二端接第一二极管(D201)的阳极，第一二极管(D201)的阴极接第三PMOS管(MP202)的栅极；
第一NMOS管(MN201)的源极接第二NMOS管(MN202)的漏极，第一NMOS管(MN201)的漏极接第一二极管(D201)的阴极，第一NMOS管(MN201)的栅极与第四PMOS管(MP203)的栅极连接，且受状态控制信号CTL控制；第二NMOS管(MN202)的栅极受过压状态信号EN控制，第二NMOS管(MN202)的源极接浮地信号FGND。
进一步地，所述过压状态信号EN的电位如下：
当所述第一PMOS管的源极电位小于漏极电位时，VEN＝VFGND，VEN为过压状态信号EN的电位；当所述第一PMOS管的源极电位大于漏极电位，并且小于过压保护值Vovp时，VEN＝VFGND，VEN为过压状态信号EN的电位，VFGND为浮地信号FGND的电位；当所述第一PMOS管的源极电位大于漏极电位，并且大于过压保护值Vovp时，VEN＝Vs，Vs为所述第一PMOS管的源极电位。
进一步地，所述衬底驱动单元包括第八PMOS管～第十二PMOS管(MP501～MP205)，
第八PMOS管(MP501)的漏极接所述衬底驱动单元的第一信号输出端；第八PMOS管(MP501)的源极接所述衬底驱动单元的第二信号输出端；
第八PMOS管(MP501)的源极经第二电阻(R501)接第九PMOS管(MP502)的源极，第九PMOS管(MP502)的漏极接第十PMOS管(MP503)的漏极，第十PMOS管(MP503)的源极接所述衬底驱动单元的第三信号输出端；
第十一PMOS管(MP504)的漏极接第十二PMOS管(MP505)的漏极，第十一PMOS管(MP504)的源极接第八PMOS管(MP501)的栅极，第十一PMOS管(MP504)的栅极与第九PMOS管(MP502)的栅极连接，且均受状态控制信号CTL控制；第十二PMOS管(MP505)的源极接第十PMOS管(MP503)的源极，第十二PMOS管(MP505)的栅极与第十PMOS管(MP503)的栅极连接，且均受状态选择信号SEL控制。
进一步地，所述衬底驱动单元包括第三NMOS管(MN501)，第三NMOS管(MN501)的漏极接第八PMOS管(MP501)的栅极，第三NMOS管(MN501)的源极接浮地信号FGND，第三NMOS管(MN501)的栅极接第九PMOS管(MP502)的栅极，且均受状态控制信号CTL控制。
进一步地，所述状态选择信号SEL的电位如下：
当所述第一PMOS管的源极电位小于漏极电位时，VSEL＝0V，VSEL为状态选择信号SEL的电位；当所述第一PMOS管的源极电位大于漏极电位，并且小于过压保护值Vovp时，VSEL＝Vd，VSEL为状态选择信号SEL的电位，Vd为所述第一PMOS管的漏极电位；当所述第一PMOS管的源极电位大于漏极电位，并且大于过压保护值Vovp时，VSEL＝Vd。
进一步地，所述状态控制信号CTL由状态控制信号CTL电路产生，所述状态控制信号CTL电路包括第四NMOS管(MN401)、第十三PMOS管(MP401)、第二微恒流源(I401)、第一稳压管(DW401)，
所述第四NMOS管(MN401)和第十三PMOS管(MP401)的两漏极相连，并作为所述状态控制信号CTL电路的输出端；所述第四NMOS管(MN401)的源极接浮地信号FGND，其栅极受浮地选择信号FSEL控制；
所述第四NMOS管(MN401)的源极接所述第一PMOS管的源极；所述第四NMOS管(MN401)的源极接第一稳压管(DW401)的阴极，第一稳压管(DW401)的阳极接第十三PMOS管(MP401)的栅极；所述第四NMOS管(MN401)的源极经第三电阻(R401)接第二微恒流源(I401)的第一端，第二微恒流源(I401)的第一端接第十三PMOS管(MP401)的栅极，第二微恒流源(I401)的第二端接地；
在所述第一PMOS管的源极电位大于所述第一PMOS管的漏极电位时，所述浮地选择信号FSEL的电位等于所述浮地信号FGND的电位，所述状态控制信号CTL电路输出电位等于所述第一PMOS管的源极电位；
在所述第一PMOS管的源极电位小于所述第一PMOS管的漏极电位时，所述浮地选择信号FSEL的电位高于所述浮地信号FGND的电位，所述状态控制信号CTL电路输出电位等于所述浮地信号FGND的电位。
进一步地，所述浮地信号FGND由浮地信号FGND电路产生，所述浮地信号FGND电路包括第十四PMOS管(MP301)、第三微恒流源(I301)和第四微恒流源(I302)以及第二稳压管(DW301)，
第十四PMOS管(MP301)的源极与第三微恒流源(I301)的第一端相连，并作为所述浮地信号FGND电路的输出端，第三微恒流源(I301)的第二端连接所述第一PMOS管的源极；
第十四PMOS管(MP301)的栅极与第二稳压管(DW301)的阳极、第四微恒流源(I302)的第一端相连；第二稳压管(DW301)的阴极与所述第一PMOS管的源极连接，第四微恒流源(I302)的第二端接地；
在所述第一PMOS管的源极电位大于漏极电位时，所述浮地信号FGND电路的输出端的电位VFGND通过如下公式获得：
VFGND＝Vs-(Vz-VT)
其中：Vs为所述第一PMOS管的源极电位，Vz为第二稳压管DW301的齐纳稳压值，VT为所述第十四PMOS管MP301的栅－源极开启电压。
在所述第一PMOS管的源极电位小于漏极电位时，所述浮地信号FGND电路输出端的电位为：
VFGND＝VT。
本发明具有的有益效果：
本发明包括栅极驱动单元和衬底切换单元，第一PMOS管源极电位小于漏极电位时，所述衬底驱动单元将所述第一PMOS管衬底与漏极短接，所述栅极驱动单元使所述第一PMOS管栅极电位等于漏极电位，所述第一PMOS管处于反向电流抑制状态，实现对第一PMOS管有效保护。
本发明第一PMOS管源极电位大于漏极电位时，且大于过压保护值Vovp时，所述衬底切换单元将所述第一PMOS管衬底与其源极短接；所述栅极驱动单元使所述第一PMOS管栅极电位等于源极电位，所述第一PMOS管处于截止状态，进一步实现对第一PMOS管的过压保护。
本发明栅极驱动单元、衬底切换单元包括浮地信号FGND电路、状态控制信号CTL电路，相应产生浮地信号FGND、状态控制信号CTL，具体电路设计独特、简单、易于集成，进一步保证了对第一PMOS管工作状态控制可靠性，进而对第一PMOS管实现有效保护。
附图说明
图1为本发明的电路原理框图；
图2为本发明栅极驱动单元的电路原理图；
图3为本发明浮地信号FGND电路的电路原理图；
图4为本发明状态控制信号CTL电路的电路原理图；
图5为本发明衬底切换单元的电路原理图。
具体实施方式
下面结合附图所示的各实施方式对本发明进行详细说明，但应当说明的是，这些实施方式并非对本发明的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本发明的保护范围之内。
如图1所示，本发明高耐压、薄栅氧PMOS管的反向电流抑制电路包括：
栅极驱动单元101，所述栅极驱动单元第一信号输出端接第一PMOS管源极s，第二信号输出端接第一PMOS管栅极g，第三信号输出端接所述第一PMOS管漏极d；所述第一PMOS管源极电位小于漏极电位时，所述栅极驱动单元使所述第一PMOS管栅极电位等于漏极电位，所述第一PMOS管处于反向电流抑制状态；
衬底切换单元102，所述衬底驱动单元第一信号输出端接所述第一PMOS管源极s，第二信号输出端接所述第一PMOS管衬底sub，第三信号输出端接所述第一PMOS管漏极d；所述第一PMOS管源极电位小于漏极电位时，所述衬底驱动单元将所述第一PMOS管衬底与漏极短接。
所述第一PMOS管源极电位大于漏极电位时，且大于过压保护值Vovp时，所述衬底切换单元将所述第一PMOS管衬底与其源极短接；所述栅极驱动单元使所述第一PMOS管栅极电位等于源极电位，所述第一PMOS管处于截止状态；
所述第一PMOS管源极电位大于漏极电位时，且小于过压保护值Vovp时，所述衬底切换单元将所述第一PMOS管衬底与其源极短接；所述栅极驱动单元输出高阻，所述第一PMOS管处于栅极－源极电压受控状态(由另一路驱动信号控制)。
如图2所示，所述栅极驱动单元包括第二PMOS管～第七PMOS管MP201～MP206，第二PMOS管MP201与第三PMOS管MP202的源极相连接，第二PMOS管MP201的漏极接所述栅极驱动单元第一信号输出端，第四PMOS管MP203与第五PMOS管MP204的漏极相连接，第五PMOS管MP204的源极接所述栅极驱动单元的第三信号输出端，第三PMOS管MP202的漏极和第四PMOS管MP203的源极通过第一电阻R201相连接，其中第三PMOS管MP202的漏极接所述栅极驱动单元的第二信号输出端；第六PMOS管MP205与第七PMOS管MP206的漏极相连接，第六PMOS管MP205的源极接第三PMOS管MP202的栅极，第六PMOS管MP205的栅极与第四PMOS管MP203的栅极连接，且均受状态控制信号CTL控制；第七PMOS管MP206的源极接第五PMOS管MP204的源极，第七PMOS管MP206的栅极与第五PMOS管MP204的栅极连接，且均受状态选择信号SEL控制。
所述栅极驱动单元包括第一微恒流源I201、第一二极管D201、第一NMOS管MN201、第二NMOS管MN202，第一微恒流源I201第一端接第二PMOS管MP201的漏极，第一微恒流源I201第二端接第一二极管D201的阳极，第一二极管D201的阴极接第三PMOS管MP202的栅极；第一NMOS管MN201的源极接第二NMOS管MN202的漏极，第一NMOS管MN201的漏极接第一二极管D201的阴极，第一NMOS管MN201的栅极与第四PMOS管MP203的栅极连接，且受状态控制信号CTL控制；第二NMOS管MN202的源极接浮地信号FGND，第二NMOS管MN202的栅极受过压状态信号EN控制。
如图5所示，所述衬底驱动单元包括第八PMOS管～第十二PMOS管MP501～MP205，第八PMOS管MP501的漏极接所述衬底驱动单元的第一信号输出端；第八PMOS管MP501的源极接所述衬底驱动单元的第二信号输出端；第八PMOS管MP501的源极经第二电阻R501接第九PMOS管MP502的源极，第九PMOS管MP502的漏极接第十PMOS管MP503的漏极，第十PMOS管MP503的源极接所述衬底驱动单元的第三信号输出端；第十一PMOS管MP504的漏极接第十二PMOS管MP505的漏极，第十一PMOS管MP504的源极接第八PMOS管MP501的栅极，第十一PMOS管(MP504)的栅极与第九PMOS管(MP502)的栅极连接，且均受状态控制信号CTL控制；第十二PMOS管MP505的源极接第十PMOS管MP503的源极，第十二PMOS管MP505的栅极与第十PMOS管MP503的栅极连接，且均受状态选择信号SEL控制。所述衬底驱动单元包括第三NMOS管MN501，第三NMOS管MN501的漏极接第八PMOS管MP501的栅极，第三NMOS管MN501的源极接浮地信号FGND，第三NMOS管MN501的栅极接第九PMOS管MP502的栅极，且均受状态控制信号CTL控制。
上述电路中包含的浮地信号FGND、状态控制信号CTL、状态选择信号SEL、过压状态信号EN具体情况如下：
如图3所示，所述浮地信号FGND由浮地信号FGND电路产生，所述浮地信号FGND电路包括第十四PMOS管MP301、第三微恒流源I301和第四微恒流源I302以及第二稳压管DW301，第十四PMOS管MP301的源极与第三微恒流源I301的第一端相连，并作为所述浮地信号FGND电路的输出端，第三微恒流源I301的第二端连接所述第一PMOS管的源极；第十四PMOS管MP301的栅极与第二稳压管DW301的阳极、第四微恒流源I302的第一端相连；第二稳压管DW301的阴极与所述第一PMOS管的源极连接，第四微恒流源I302的第二端接地；
在第一PMOS管的源极电位大于漏极电位时，所述浮地信号FGND电路的输出端的电位VFGND通过如下公式获得：
VFGND＝Vs-(Vz-VT)
其中：Vs为所述第一PMOS管的源极电位，Vz为第二稳压管DW301的齐纳稳压值，VT为所述第十四PMOS管MP301的栅－源极开启电压。
在第一PMOS管的源极电位小于漏极电位时，所述浮地信号FGND电路输出端的电位为：
VFGND＝VT
如图4所示，所述状态控制信号CTL由状态控制信号CTL电路产生，所述状态控制信号CTL电路包括第四NMOS管MN401、第十三PMOS管MP401、第二微恒流源I401、第一稳压管DW401，所述第四NMOS管MN401和第十三PMOS管MP401的两漏极相连，并作为所述状态控制信号CTL电路的输出端；所述第四NMOS管MN401的源极接浮地信号FGND，其栅极受浮地选择信号FSEL控制；所述第四NMOS管MN401的源极接所述第一PMOS管的源极；所述第四NMOS管MN401的源极接第一稳压管DW401的阴极，第一稳压管DW401的阳极接第十三PMOS管MP401的栅极；所述第四NMOS管MN401的源极经第三电阻R401接第二微恒流源I401的第一端，第二微恒流源I401的第一端接第十三PMOS管MP401的栅极，第二微恒流源I401的第二端接地；在所述第一PMOS管的源极电位大于所述第一PMOS管的漏极电位时，所述浮地选择信号FSEL的电位等于所述浮地信号FGND的电位，所述状态控制信号CTL电路输出电位等于所述第一PMOS管的源极电位；在所述第一PMOS管的源极电位小于所述第一PMOS管的漏极电位时，所述浮地选择信号FSEL的电位高于所述浮地信号FGND的电位，所述状态控制信号CTL电路输出电位等于所述浮地信号FGND的电位。其中，第一稳压管DW401的作用是，第十三PMOS管MP401打开时，其源极－栅极间电压差钳位至第一稳压管DW401的齐纳稳压值，保护第十三PMOS管MP401的栅极氧化层。
所述状态选择信号SEL的电位如下：
当所述第一PMOS管的源极电位小于漏极电位时，VSEL＝0V，VSEL为状态选择信号SEL的电位；当所述第一PMOS管的源极电位大于漏极电位，并且小于过压保护值Vovp时，VSEL＝Vd，VSEL为状态选择信号SEL的电位，Vd为所述第一PMOS管的漏极电位；当所述第一PMOS管的源极电位大于漏极电位，并且大于过压保护值Vovp时，VSEL＝Vd。
所述过压状态信号EN的电位如下：
当所述第一PMOS管的源极电位小于漏极电位时，VEN＝VFGND，VEN为过压状态信号EN的电位；当所述第一PMOS管的源极电位大于漏极电位，并且小于过压保护值Vovp时，VEN＝VFGND，VEN为过压状态信号EN的电位，VFGND为浮地信号FGND的电位；当所述第一PMOS管的源极电位大于漏极电位，并且大于过压保护值Vovp时，VEN＝Vs，Vs为所述第一PMOS管的源极电位。
如图1所示，第一PMOS管的漏极d电位为0～Va，最大值Va小于栅极－衬底耐压，源极s电位小于漏极d电位。衬底切换单元102将第一PMOS管衬底sub与其漏极d短接；栅极驱动单元101使第一PMOS管栅极g电位等同其漏极d电位，第一PMOS管处于反向截止状态，即反向电流抑制状态，漏极－源极之间仅存在极小电流或无电流流过。
第一PMOS管的漏极g电位为0～Va，其源极s电位Vb高于其漏极电位，且低于过压保护值Vovp时，过压保护值Vovp小于第一PMOS管的栅极－衬底耐压，衬底切换单元102将第一PMOS管衬底sub与其源极s短接；栅极驱动单元101输出高阻态，第一PMOS管栅极－源极电压来自另一路驱动信号(图1中未画出)，第一PMOS管处于栅极－源极电压受控状态，受正常驱动信号控制。
第一PMOS管的漏极电位为0～Va，其源极电位Vc高于漏极电位，且高于过压保护值Vovp时，衬底切换单元102仍维持第一PMOS管衬底与其源极短接；栅极驱动单元101使第一PMOS管的栅极－源极电压为0V，第一PMOS管处于截止状态。
如图2所示，当所述第一PMOS管的源极电位小于漏极电位(Vs＜Vd)时，VCTL＝VFGND，VEN＝VFGND，VSEL＝0V，此时PMOS管MP203、MP204、MP205和MP206导通；NMOS管MN201和MN202截止；PMOS管MP201和MP202的栅极电位由PMOS管MP205和MP206拉到Vd,PMOS管MP201和MP202截止，所述第一PMOS管的栅极电位Vg＝Vd，所述第一PMOS管处于反向截止状态，即反向电流抑制状态，漏极－源极之间仅存在极小电流或无电流流过。二极管D201的作用是，当PMOS管MP201和MP202的栅极电位拉到Vd时，防止Vd往Vs灌电流。
当所述第一PMOS管的源极电位大于漏极电位(Vs＞Vd)时，并且不处于过压状态时，VCTL＝Vs，VEN＝VFGND，VSEL＝Vd，PMOS管MP203、MP204、MP205和MP206截止，NMOS管MN201导通，NMOS管MN202截止，PMOS管MP201和MP202的栅极电位由微恒流源I201被上拉到Vs，MOS管MP201和MP202截止。由于PMOS管MP203、MP204和PMOS管MP201和MP202均处于截止状态，所述第一PMOS管的栅极电位Vg来自另一路驱动信号(图2中未画出)，所述第一PMOS管受正常驱动信号控制。
当所述第一PMOS管的源极电位大于漏极电位(Vs＞Vd)时，并且处于过压状态时，VCTL＝Vs，VEN＝Vs，VSEL＝Vd，PMOS管MP203、MP204、MP205和MP206截止，NMOS管MN201和MN202导通，PMOS管MP201和MP202的栅极电位被拉低到VFGND，PMOS管MP201和MP202导通，所述第一PMOS管的栅极电位Vg＝Vs，所述第一PMOS管截止。PMOS管MP201和MP202衬底端相互短接的作用是，当PMOS管MP201和MP202截止时，防止Vd通过所述第一PMOS管源极s和衬底sub形成的二极管往Vs灌电流。电阻R201的作用是，当POS管MP201和MP202导通转截止，同时PMOS管MP203和MP204截止转导通瞬间，防止所述第一PMOS管的漏极d往源极s灌入电流，起到了限流的作用。
如图5所示，当PMOS管的源极电位大于漏极电位(Vs＞Vd)时，VCTL＝Vs，VSEL＝Vd，MOS管MP502、MP503、MP504和MP505截止，MOS管MN501导通，MOS管MP501的栅极电位被拉低到VFGND，MOS管MP501导通，所以PMOS的衬底与其源极短接，Vsub＝Vs。
当所述第一PMOS管的源极电位小于漏极电位(Vs＜Vd)时，VCTL＝VFGND，VSEL＝0V，PMOS管MP502、MP503、MP504和MP505导通，NMOS管MN501截止，PMOS管MP501栅极电位由PMOS管MP504和MP505拉到Vd，PMOS管MP501截止。所述第一PMOS管的衬底与其漏极短接，Vsub＝Vd。电阻R501的作用是，当PMOS管MP501导通转截止，同时PMOS管MP502和MP503截止转导通瞬间，防止所述第一PMOS管的漏极d往源极s灌入电流，起到了限流的作用。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。

Claims (10)

1.一种用于第一PMOS管的反向电流抑制电路，所述第一PMOS管为薄栅氧PMOS管，其特征在于，包括：
栅极驱动单元，所述栅极驱动单元第一信号输出端接所述第一PMOS管源极，第二信号输出端接所述第一PMOS管栅极，第三信号输出端接所述第一PMOS管漏极；所述第一PMOS管源极电位小于漏极电位时，所述栅极驱动单元使所述第一PMOS管栅极电位等于漏极电位，所述第一PMOS管处于反向电流抑制状态；
衬底切换单元，所述衬底切换单元第一信号输出端接所述第一PMOS管源极，第二信号输出端接所述第一PMOS管衬底，第三信号输出端接所述第一PMOS管漏极；所述第一PMOS管源极电位小于漏极电位时，所述衬底切换单元将所述第一PMOS管衬底与漏极短接。
2.根据权利要求1所述的反向电流抑制电路，其特征在于：所述第一PMOS管源极电位大于漏极电位时，且大于过压保护值Vovp时，所述衬底切换单元将所述第一PMOS管衬底与其源极短接；所述栅极驱动单元使所述第一PMOS管栅极电位等于源极电位，所述第一PMOS管处于截止状态；
所述第一PMOS管源极电位大于漏极电位时，且小于过压保护值Vovp时，所述衬底切换单元将所述第一PMOS管衬底与其源极短接；所述栅极驱动单元输出高阻，所述第一PMOS管处于栅极－源极电压受控状态。
3.根据权利要求1所述的反向电流抑制电路，其特征在于：所述栅极驱动单元包括第二PMOS管～第七PMOS管(MP201～MP206)，
第二PMOS管(MP201)与第三PMOS管(MP202)的源极相连接，第二PMOS管(MP201)的漏极接所述栅极驱动单元第一信号输出端，
第四PMOS管(MP203)与第五PMOS管(MP204)的漏极相连接，第五PMOS管(MP204)的源极接所述栅极驱动单元的第三信号输出端，
第三PMOS管(MP202)的漏极和第四PMOS管(MP203)的源极通过第一电阻(R201)相连接，其中第三PMOS管(MP202)的漏极接所述栅极驱动单元的第二信号输出端；
第六PMOS管(MP205)与第七PMOS管(MP206)的漏极相连接，第六PMOS管(MP205)的源极接第三PMOS管(MP202)的栅极，第六PMOS管(MP205)的栅极与第四PMOS管(MP203)的栅极连接，且均受状态控制信号CTL控制；第七PMOS管(MP206)的源极接第五PMOS管(MP204)的源极，第七PMOS管(MP206)的栅极与第五PMOS管(MP204)的栅极连接，且均受状态选择信号SEL控制。
4.根据权利要求3所述的反向电流抑制电路，其特征在于：所述栅极驱动单元包括第一微恒流源(I201)、第一二极管(D201)、第一NMOS管(MN201)、第二NMOS管(MN202)，第一微恒流源(I201)第一端接第二PMOS管(MP201)的漏极，第一微恒流源(I201)第二端接第一二极管(D201)的阳极，第一二极管(D201)的阴极接第三PMOS管(MP202)的栅极；
第一NMOS管(MN201)的源极接第二NMOS管(MN202)的漏极，第一NMOS管(MN201)的漏极接第一二极管(D201)的阴极，第一NMOS管(MN201)的栅极与第四PMOS管(MP203)的栅极连接，且受状态控制信号CTL控制；第二NMOS管(MN202)的栅极受过压状态信号EN控制，第二NMOS管(MN202)的源极接浮地信号FGND。
5.根据权利要求4所述的反向电流抑制电路，其特征在于，所述过压状态信号EN的电位如下：
当所述第一PMOS管的源极电位小于漏极电位时，VEN＝VFGND，VEN为过压状态信号EN的电位；当所述第一PMOS管的源极电位大于漏极电位，并且小于过压保护值Vovp时，VEN＝VFGND，VEN为过压状态信号EN的电位，VFGND为浮地信号FGND的电位；当所述第一PMOS管的源极电位大于漏极电位，并且大于过压保护值Vovp时，VEN＝Vs，Vs为所述第一PMOS管的源极电位。
6.根据权利要求1所述的反向电流抑制电路，其特征在于：所述衬底切换单元包括第八PMOS管～第十二PMOS管(MP501～MP205)，
第八PMOS管(MP501)的漏极接所述衬底切换单元的第一信号输出端；第八PMOS管(MP501)的源极接所述衬底切换单元的第二信号输出端；
第八PMOS管(MP501)的源极经第二电阻(R501)接第九PMOS管(MP502)的源极，第九PMOS管(MP502)的漏极接第十PMOS管(MP503)的漏极，第十PMOS管(MP503)的源极接所述衬底切换单元的第三信号输出端；
第十一PMOS管(MP504)的漏极接第十二PMOS管(MP505)的漏极，第十一PMOS管(MP504)的源极接第八PMOS管(MP501)的栅极，第十一PMOS管(MP504)的栅极与第九PMOS管(MP502)的栅极连接，且均受状态控制信号CTL控制；第十二PMOS管(MP505)的源极接第十PMOS管(MP503)的源极，第十二PMOS管(MP505)的栅极与第十PMOS管(MP503)的栅极连接，且均受状态选择信号SEL控制。
7.根据权利要求6所述的反向电流抑制电路，其特征在于：所述衬底切换单元包括第三NMOS管(MN501)，第三NMOS管(MN501)的漏极接第八PMOS管(MP501)的栅极，第三NMOS管(MN501)的源极接浮地信号FGND，第三NMOS管(MN501)的栅极接第九PMOS管(MP502)的栅极，且均受状态控制信号CTL控制。
8.根据权利要求3至7任何一项所述的反向电流抑制电路，其特征在于，所述状态选择信号SEL的电位如下：
当所述第一PMOS管的源极电位小于漏极电位时，VSEL＝0V，VSEL为状态选择信号SEL的电位；当所述第一PMOS管的源极电位大于漏极电位，并且小于过压保护值Vovp时，VSEL＝Vd，VSEL为状态选择信号SEL的电位，Vd为所述第一PMOS管的漏极电位；当所述第一PMOS管的源极电位大于漏极电位，并且大于过压保护值Vovp时，VSEL＝Vd。
9.根据权利要求3至7任何一项所述的反向电流抑制电路，其特征在于：所述状态控制信号CTL由状态控制信号CTL电路产生，所述状态控制信号CTL电路包括第四NMOS管(MN401)、第十三PMOS管(MP401)、第二微恒流源(I401)、第一稳压管(DW401)，
所述第四NMOS管(MN401)和第十三PMOS管(MP401)的两漏极相连，并作为所述状态控制信号CTL电路的输出端；所述第四NMOS管(MN401)的源极接浮地信号FGND，其栅极受浮地选择信号FSEL控制；
所述第四NMOS管(MN401)的源极接所述第一PMOS管的源极；所述第四NMOS管(MN401)的源极接第一稳压管(DW401)的阴极，第一稳压管(DW401)的阳极接第十三PMOS管(MP401)的栅极；所述第四NMOS管(MN401)的源极经第三电阻(R401)接第二微恒流源(I401)的第一端，第二微恒流源(I401)的第一端接第十三PMOS管(MP401)的栅极，第二微恒流源(I401)的第二端接地；
在所述第一PMOS管的源极电位大于所述第一PMOS管的漏极电位时，所述浮地选择信号FSEL的电位等于所述浮地信号FGND的电位，所述状态控制信号CTL电路输出电位等于所述第一PMOS管的源极电位；
在所述第一PMOS管的源极电位小于所述第一PMOS管的漏极电位时，所述浮地选择信号FSEL的电位高于所述浮地信号FGND的电位，所述状态控制信号CTL电路输出电位等于所述浮地信号FGND的电位。
10.根据权利要求4、5或7所述的反向电流抑制电路，其特征在于：所述浮地信号FGND由浮地信号FGND电路产生，所述浮地信号FGND电路包括第十四PMOS管(MP301)、第三微恒流源(I301)和第四微恒流源(I302)以及第二稳压管(DW301)，
第十四PMOS管(MP301)的源极与第三微恒流源(I301)的第一端相连，并作为所述浮地信号FGND电路的输出端，第三微恒流源(I301)的第二端连接所述第一PMOS管的源极；
第十四PMOS管(MP301)的栅极与第二稳压管(DW301)的阳极、第四微恒流源(I302)的第一端相连；第二稳压管(DW301)的阴极与所述第一PMOS管的源极连接，第四微恒流源(I302)的第二端接地；
在所述第一PMOS管的源极电位大于漏极电位时，所述浮地信号FGND电路的输出端的电位VFGND通过如下公式获得：
VFGND＝Vs-(Vz-VT)
其中：Vs为所述第一PMOS管的源极电位，Vz为第二稳压管DW301的齐纳稳压值，VT为所述第十四PMOS管MP301的栅－源极开启电压；
在所述第一PMOS管的源极电位小于漏极电位时，所述浮地信号FGND电路输出端的电位为：
VFGND＝VT。
CN202110934157.1A 2021-08-13 2021-08-13 用于pmos管的反向电流抑制电路 Active CN113572136B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110934157.1A CN113572136B (zh) 2021-08-13 2021-08-13 用于pmos管的反向电流抑制电路
PCT/CN2021/120975 WO2023015690A1 (zh) 2021-08-13 2021-09-27 用于pmos管的反向电流抑制电路
US17/816,251 US11563431B1 (en) 2021-08-13 2022-07-29 Reverse current suppression circuit for PMOS transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110934157.1A CN113572136B (zh) 2021-08-13 2021-08-13 用于pmos管的反向电流抑制电路

Publications (2)

Publication Number Publication Date
CN113572136A CN113572136A (zh) 2021-10-29
CN113572136B true CN113572136B (zh) 2022-05-17

Family

ID=78171752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110934157.1A Active CN113572136B (zh) 2021-08-13 2021-08-13 用于pmos管的反向电流抑制电路

Country Status (3)

Country Link
US (1) US11563431B1 (zh)
CN (1) CN113572136B (zh)
WO (1) WO2023015690A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022517A (ja) * 1998-07-03 2000-01-21 Nec Corp 低消費電力ドライバ回路
DE60309675T2 (de) * 2003-05-30 2007-09-20 Texas Instruments Inc., Dallas Leistungsschaltkreis mit gesteuertem Sperrstrom
US7248450B1 (en) * 2004-04-15 2007-07-24 Analog Devices, Inc. Pad cell with multiple signal paths
JP4463635B2 (ja) * 2004-07-20 2010-05-19 株式会社リコー スイッチングレギュレータ、スイッチングレギュレータを使用した電源回路及びスイッチングレギュレータを使用した二次電池の充電回路
US7457092B2 (en) * 2005-12-07 2008-11-25 Alpha & Omega Semiconductor, Lld. Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost
CN101453157B (zh) * 2007-11-30 2012-12-19 成都芯源系统有限公司 具有阻止反向电流功能的高边功率mosfet开关管组
US20130063116A1 (en) * 2011-09-14 2013-03-14 Fairchild Semiconductor Corporation True reverse current blocking system
CN102684167B (zh) * 2012-05-18 2016-03-16 杭州科岛微电子有限公司 电源掉电反冲保护电路
CN104104331B (zh) * 2013-04-15 2018-12-14 深圳先进技术研究院 跨导增强电路单元及晶体振荡器电路
CN106786477B (zh) * 2017-03-22 2018-08-14 湘潭大学 一种防止电流倒灌电源的保护电路
CN107612390A (zh) * 2017-10-13 2018-01-19 郑州云海信息技术有限公司 一种有源整流电路
CN109088532B (zh) * 2018-09-14 2020-02-18 电子科技大学 一种带有源钳位的电流型分段栅极驱动电路
US10725491B2 (en) * 2018-12-05 2020-07-28 Texas Instruments Incorporated Methods and apparatus to correct gate bias for a diode-connected transistor
CN110149042B (zh) * 2019-06-14 2020-11-27 电子科技大学 一种具有分段驱动功能的功率管栅极驱动电路

Also Published As

Publication number Publication date
CN113572136A (zh) 2021-10-29
WO2023015690A1 (zh) 2023-02-16
US11563431B1 (en) 2023-01-24
US20230049961A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US6628159B2 (en) SOI voltage-tolerant body-coupled pass transistor
US7064942B2 (en) ESD protection circuit with tunable gate-bias
TWI493318B (zh) Internal supply voltage generation circuit
CN112701663B (zh) 用于功率mos管的过流检测和保护电路、以及功率mos管组件
WO2021135349A1 (zh) 一种低压差线性稳压器及其控制电路
JP2009087962A (ja) 保護回路及び半導体集積回路
CN113572136B (zh) 用于pmos管的反向电流抑制电路
CN107395183B (zh) 一种脉冲大电流点火开关电路
CN113922340A (zh) 一种用于驱动芯片中高侧功率管的短路保护电路
CN103955251B (zh) 一种高压线性稳压器
CN115167591B (zh) 一种基于齐纳二极管的浮动高端电源地产生电路
US20150062764A1 (en) Esd protection circuit
JP5805573B2 (ja) 出力回路
JP2012028507A (ja) 過電圧保護回路
TWI715224B (zh) 具有耐壓機制的輸出電路
US20210036512A1 (en) Electrostatic Protection Circuit
US20210036513A1 (en) Electrostatic Protection Circuit
WO2018123188A1 (ja) 温度特性調整回路
JP7350798B2 (ja) 半導体保護回路
CN215452914U (zh) 一种高性能的电平迁移电路
CN110658881B (zh) 一种高压的稳压电路
CN221227123U (zh) 欠压保护电路和高压集成电路芯片
JP7332320B2 (ja) 半導体装置
TWI442547B (zh) 靜電保護電路
CN216649665U (zh) 一种高压全摆幅逻辑电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 5, Xijin Road, Xinwu District, Wuxi City, Jiangsu Province, 214028

Patentee after: Wuxi Jingyuan Microelectronics Co.,Ltd.

Address before: Room 209, building a, block 106-c, national high tech Industrial Development Zone, Wuxi City, Jiangsu Province, 214028

Patentee before: Wuxi Jingyuan Microelectronics Co.,Ltd.