CN113571575A - 碳化硅功率半导体器件和场效应晶体管 - Google Patents

碳化硅功率半导体器件和场效应晶体管 Download PDF

Info

Publication number
CN113571575A
CN113571575A CN202110644991.7A CN202110644991A CN113571575A CN 113571575 A CN113571575 A CN 113571575A CN 202110644991 A CN202110644991 A CN 202110644991A CN 113571575 A CN113571575 A CN 113571575A
Authority
CN
China
Prior art keywords
gate
substrate
semiconductor device
silicon carbide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110644991.7A
Other languages
English (en)
Other versions
CN113571575B (zh
Inventor
陈昭铭
张安平
刘鸣然
袁朝城
殷鸿杰
罗惠馨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Qingxin Semiconductor Technology Co ltd
Original Assignee
Songshan Lake Materials Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Songshan Lake Materials Laboratory filed Critical Songshan Lake Materials Laboratory
Priority to CN202110644991.7A priority Critical patent/CN113571575B/zh
Publication of CN113571575A publication Critical patent/CN113571575A/zh
Application granted granted Critical
Publication of CN113571575B publication Critical patent/CN113571575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/491—Vertical IGBTs having both emitter contacts and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本申请涉及一种碳化硅功率半导体器件和场效应晶体管。包括衬底、多个间隔设置的栅极沟槽。多个间隔设置的栅极沟槽形成于衬底的一侧。每个栅极沟槽内设置第一栅极和第二栅极。第一栅极和第二栅极沿衬底延伸的方向排布。第一栅极为第一导电类型。第二栅极为第二导电类型。每个栅极沟槽的内壁形成栅极氧化层。栅极氧化层位于栅极沟槽的内壁和第一栅极和第二栅极之间。第一栅极和第二栅极形成PN结后，第二栅极会被第一栅极完全耗尽，形成空间电荷区。空间电荷区可以承受电压，相当于增加了栅极氧化层的厚度。栅极氧化层的厚度增加所以减少了栅极和屏蔽区之间的电容，进而减少了栅电荷，从而能够提高开关速率，降低开关损耗。

Description

碳化硅功率半导体器件和场效应晶体管
技术领域
本申请涉及半导体领域，特别是涉及一种碳化硅功率半导体器件和场效应晶体管。
背景技术
第三代半导体碳化硅(SiC)、氮化镓(GaN)是宽禁带半导体材料其具有击穿电场强度高、热稳定性好且载流子饱和漂移速度高等优点，在高功率器件中具备应用优势。功率半导体器件常用于高电压、大电流、高温的工作环境中，在功率电子领域逐渐取代了传统硅(Si)材料。但是，现有功率半导体器件开关损耗较大。
发明内容
基于此，有必要针对上述技术问题提供一种碳化硅功率半导体器件和场效应晶体管。
一种碳化硅功率半导体器件，包括：
衬底；
多个间隔设置的栅极沟槽，形成于所述衬底的一侧；
每个所述栅极沟槽内设置第一栅极和第二栅极，所述第一栅极和所述第二栅极沿所述衬底延伸的方向排布，所述第一栅极为第一导电类型，所述第二栅极为第二导电类型；
每个所述栅极沟槽的内壁形成栅极氧化层，所述栅极氧化层位于所述栅极沟槽的内壁和所述第一栅极和所述第二栅极之间。
在一个实施例中，在沿着所述衬底延伸的方向，所述第一栅极的宽度小于等于所述第二栅极的宽度。
在一个实施例中，所述第一栅极的宽度在0.1μm到3μm之间，所述第二栅极的宽度在0.2μm到5μm之间。
在一个实施例中，还包括第二栅极延伸部，所述第二栅极延伸部位于所述栅极氧化层、所述第一栅极和所述第二栅极之间，所述第二栅极延伸部和所述第二栅极一体成型。
在一个实施例中，相邻的两个所述栅极沟槽之间形成层叠设置的源极区和主体区，所述主体区靠近所述衬底设置，所述第二栅极延伸部靠近所述衬底的表面与所述衬底表面之间的距离大于所述主体区靠近所述衬底的表面到所述衬底表面的距离。
在一个实施例中，在所述基底的延伸方向，所述多个间隔设置的栅极沟槽的同侧设置有屏蔽区，所述源极区和所述主体区位于所述屏蔽区和所述栅极沟槽之间，所述屏蔽区为第二导电类型，所述屏蔽区延伸到所述栅极沟道底部的部分覆盖部分所述栅极沟槽的底部。
在一个实施例中，还包括多个电流传播层，所述电流传播层为第一导电类型，每个所述电流传播层位于所述主体区远离所述源极区的一侧，所述电流传播层还位于与所述主体区和所述源极区相邻的所述屏蔽区和所述栅极沟槽之间。
在一个实施例中，所述电流传播层的掺杂浓度为5×1016cm-3-2×1018cm-3，厚度为0.1μm-3μm。
一种金属氧化物半导体场效应晶体管，包括所述的碳化硅功率半导体器件。
一种绝缘栅双极型晶体管，包括所述的碳化硅功率半导体器件。
本申请实施例提供的所述碳化硅功率半导体器件包括衬底、多个间隔设置的栅极沟槽。所述多个间隔设置的栅极沟槽形成于所述衬底的一侧。每个所述栅极沟槽内设置第一栅极和第二栅极。所述第一栅极和所述第二栅极沿所述衬底延伸的方向排布。所述第一栅极为第一导电类型。所述第二栅极为第二导电类型。每个所述栅极沟槽的内壁形成栅极氧化层。所述栅极氧化层位于所述栅极沟槽的内壁和所述第一栅极和所述第二栅极之间。所述第一栅极和所述第二栅极形成所述PN结后，所述第二栅极会被所述第一栅极完全耗尽，形成空间电荷区。所述空间电荷区可以承受电压，相当于增加了所述栅极氧化层的厚度。所述栅极氧化层的厚度增加所以减少了栅极和屏蔽区之间的电容，进而减少了栅电荷，从而能够提高开关速率，降低开关损耗。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的碳化硅功率半导体器件截面图；
图2为另一实施例中提供的碳化硅功率半导体器件截面图；
图3为另一实施例中提供的碳化硅功率半导体器件截面图。
附图标记说明：
碳化硅功率半导体器件10、衬底100、漏极电极110、漂移区120、源极电极130、栅极沟槽200、第一栅极210、第二栅极220、第二栅极延伸部222、栅极氧化层230、源极区310、主体区320、屏蔽区330、电流传播层340。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
金属氧化物半导体场效应晶体管(MOSFET)功率器件通常是指一种在衬底上形成的垂直结构器件。它通常包括：衬底以及在衬底上形成的外延层，该外延层充当正偏时漂移层并承担正向阻断状态时的阻断电压。垂直MOSFET功率器件可以分为平面型器件和沟槽型器件，相比于平面型功率金属氧化物场效应晶体管，沟槽型功率器件因其减少了JFET区域从而降低了器件导通电阻。
请参见图1，本申请实施例提供一种碳化硅功率半导体器件10。所述碳化硅功率半导体器件10可以为沟槽型器件。所述碳化硅功率半导体器件10包括衬底100、多个间隔设置的栅极沟槽200。所述多个间隔设置的栅极沟槽200形成于所述衬底100的一侧。每个所述栅极沟槽200内设置第一栅极210和第二栅极220。所述第一栅极210和所述第二栅极220沿所述衬底100延伸的方向排布。所述第一栅极210为第一导电类型。所述第二栅极220为第二导电类型。每个所述栅极沟槽200的内壁形成栅极氧化层230。所述栅极氧化层230位于所述栅极沟槽200的内壁和所述第一栅极210和所述第二栅极220之间。
所述衬底100可以为第一导电类型重掺杂。所述衬底100和多个所述栅极沟槽200之间可以形成漂移区120。所述漂移区120可以为第一导电类型轻掺杂。也就是说，所述衬底100的掺杂浓度高于所述漂移区120的掺杂浓度。在一个实施例中，所述衬底100的掺杂浓度位于1×1018cm-3-5×1019cm-3范围内。所述漂移区120的掺杂浓度在1×1015cm-3-5×1017cm-3范围内。第一导电类型的所述漂移区120的厚度为2μm-100μm。可以通过在衬底100上的外延形成所述漂移区120。所述衬底100的第二表面处形成器件漏极电极110。
多个所述栅极沟槽200可以沿着所述衬底100表面的延伸方向间隔设置。多个所述栅极沟槽200可以水平设置。所述栅极氧化层230可以由栅极氧化物构成。所述栅极氧化层230形成于所述栅极沟槽200的内壁。在所述栅极氧化层230远离所述衬底100的表面可以在水平方向依次形成所述第一栅极210和所述第二栅极220。所述第一栅极210和所述第二栅极220的面积大小可以不同。
所述第一栅极210和所述第二栅极220构成PN结结构。所述第一栅极210和所述第二栅极220形成所述PN结后，所述第二栅极220会被所述第一栅极210完全耗尽，形成空间电荷区。所述空间电荷区可以承受电压，相当于增加了所述栅极氧化层230的厚度。所述栅极氧化层230的厚度增加所以减少栅极和屏蔽区330之间的电容，进而减少了栅电荷，从而能够提高开关速率，降低开关损耗。
本申请实施例提供的所述碳化硅功率半导体器件10包括衬底100、多个间隔设置的栅极沟槽200。所述多个间隔设置的栅极沟槽200形成于所述衬底100的一侧。每个所述栅极沟槽200内设置第一栅极210和第二栅极220。所述第一栅极210和所述第二栅极220沿所述衬底100延伸的方向排布。所述第一栅极210为第一导电类型。所述第二栅极220为第二导电类型。每个所述栅极沟槽200的内壁形成栅极氧化层230。所述栅极氧化层230位于所述栅极沟槽200的内壁和所述第一栅极210和所述第二栅极220之间。所述第一栅极210和所述第二栅极220形成所述PN结后，所述第二栅极220会被所述第一栅极210完全耗尽，形成空间电荷区。所述空间电荷区可以承受电压，相当于增加了所述栅极氧化层230的厚度。所述栅极氧化层230的厚度增加减少了栅极和屏蔽区330之间的电容，进而减少了栅电荷，从而能够提高开关速率，降低开关损耗。
所述栅极氧化层230可以由热氧化工艺形成，也可由热沉积形成。所述栅极氧化层230使所述第一栅极210和所述第二栅极220与所述碳化硅功率半导体器件10的其他部分不形成直接的电连接。所述栅极氧化层230的厚度可以为0.03μm-0.3μm。
在一个实施例中，所述第一栅极210和所述第二栅极220可以通过低压化学气相沉积(LPCVD)和离子注入形成。具体来讲，可以先通过低压化学气相沉积形成第二导电类型的所述第二栅极220。通过离子注入形成第一导电类型的所述第一栅极210。也可以先通过低压化学气相沉积形成第一导电类型的所述第二栅极220。通过离子注入形成第二导电类型的所述第一栅极210。
在一个实施例中，所述栅极的沟槽深度可以在1μm-3μm的范围内。在一个实施例中，在沿着所述衬底100延伸的方向，所述第一栅极210的宽度小于等于所述第二栅极220的宽度。也就是说，所述第一栅极210的宽度不大于所述第二栅极220的宽度。第二栅极220的宽度大有利于减少栅电荷，从而进一步提高开关速率，降低开关损耗。
在一个实施例中，所述第一栅极210的宽度在0.1μm到3μm之间，所述第二栅极220的宽度在0.2μm到5μm之间。在该范围内，所述第一栅极210和所述第二栅极220配合能够减少栅电荷，从而进一步提高开关速率，降低开关损耗。
请参见图2，在一个实施例中，所述碳化硅功率半导体器件10还包括第二栅极延伸部222。所述第二栅极延伸部222位于所述栅极氧化层230、所述第一栅极210和所述第二栅极220之间。所述第二栅极延伸部222和所述第二栅极220一体成型。也就是说，所述第二栅极延伸部222可以由所述第二栅极220从所述栅极沟槽200的开口朝向所述衬底100的方向延伸后再水平方向延伸的部分构成。所述第二栅极延伸部222和所述第二栅极220可以将所述第一栅极210半包围。所述第二栅极延伸部222能够使得所述第一栅极210、第二栅极220和漏极电极110之间的电容进一步降低，能够进一步降低栅电荷，提高开关速率，降低开关损耗。
在一个实施例中，在每相邻的两个所述栅极沟槽200之间还可以形成源极电极130。
在一个实施例中，相邻的两个所述栅极沟槽200之间形成层叠设置的源极区310和主体区320。所述主体区320靠近所述衬底100设置。所述第二栅极延伸部222靠近所述衬底100的表面与所述衬底100表面之间的距离大于所述主体区320靠近所述衬底100的表面到所述衬底100表面的距离。所述主体区320可以为第二导电类型。所述主体区320的掺杂浓度为1×1016cm-3-5×1017cm-3，厚度为0.2μm-2.5μm。所述源极区310可以为第一导电类型。所述源极区310的掺杂浓度为1×1019cm-3-5×1020cm-3。所述源极区310的厚度为0.2μm-2μm。所述第二栅极延伸部222靠近所述衬底100的表面与所述衬底100表面之间的距离大于所述主体区320靠近所述衬底100的表面到所述衬底100表面的距离。因此，能够避免所述碳化硅功率半导体器件10无法导通，也能够避免产生较大的导通电阻。
在一个实施例中，在所述基底的延伸方向，所述多个间隔设置的栅极沟槽200的同侧设置有屏蔽区330。所述源极区310和所述主体区320位于所述屏蔽区330和所述栅极沟槽200之间。所述屏蔽区330为第二导电类型。所述屏蔽区330延伸到所述栅极沟道底部的部分覆盖部分所述栅极沟槽200的底部。
在每个所述栅极沟槽200的右侧或者每个所述栅极沟槽200的左侧设置有所述屏蔽区330。所述源极区310的一个侧面和所述主体区320的一个侧面可以均与所述屏蔽区330接触。所述源极区310的另一个侧面和所述主体区320的另一个侧面可以均与另一个相邻的所述栅极沟槽200的所述栅极氧化层230接触。所述栅极氧化层230可以将所述主体区320和所述源极区310与所述第一栅极210和所述第二栅极220绝缘。所述屏蔽区330可以半包围所述栅极沟槽200。所述屏蔽区330的掺杂浓度可以为5×1017cm-3-1×1019cm-3。当所述碳化硅功率半导体器件10处于正向阻断状态时，所述屏蔽区330能够降低底部栅极氧化物131所承受的电场，使器件获得较高的阻断电压。所述屏蔽区330不完全覆盖所述栅极沟槽200的底部，能够防止所述栅极沟槽200底部导通电阻变大，避免影响所述碳化硅功率半导体器件10的性能。
在一个实施例中，所述碳化硅功率半导体器件10还包括多个电流传播层340。所述电流传播层340为第一导电类型。每个所述电流传播层340位于所述主体区320远离所述源极区310的一侧。所述电流传播层340还位于与所述主体区320和所述源极区310相邻的所述屏蔽区330和所述栅极沟槽200之间。
请参见图3，在每相邻的两个所述栅极沟槽200之间均可以形成一个所述电流传播层340。相邻的两个所述栅极沟槽200之间的所述电流传播层340可以被所述屏蔽区330、所述主体区320和所述栅极氧化层230之间。
所述电流传播层340可以为在所述漂移区120外延获得的n型碳化硅掺杂区域。所述掺电流传播层340的掺杂浓度可以为5×1016cm-3-2×1018cm-3，厚度可以为0.1μm-3μm。当所述碳化硅功率半导体器件10处于导通状态时，电流从所述漏极电极110经过第一导电类型的漂移层流向源极电极130。第一导电类型的所述电流传播层340(CSL)相比第一导电类型的所述漂移层有更高的掺杂浓度、更小的电阻从而使得器件获得更低的导通电阻。
本申请实施例中，当所述碳化硅功率半导体器件10处于正向阻断状态时，p+的所述屏蔽区330可以屏蔽栅极氧化层230处的电场，使所述碳化硅功率半导体器件10获得较高的击穿电压。所述碳化硅功率半导体器件10的所述第一栅极210和所述第二栅极220构成PN结结构。所述PN结结构的内建电场使得掺杂浓度较低的一侧被完全耗尽，所述碳化硅功率半导体器件10的输入电容减少，所述碳化硅功率半导体器件10可获得更高的开关频率和更低的开关损耗。
本申请实施例还提供一种金属氧化物半导体场效应晶体管(MOSFET)。所述金属氧化物半导体场效应晶体管包括上述实施例所述的碳化硅功率半导体器件10。所述金属氧化物半导体场效应晶体管的栅极电荷量是影响开关速度的最主要因素，通过采用上述实施例提供的所述金属氧化物半导体场效应晶体管可以减少栅极电荷量，从而降低栅极电容，提高开关速度，降低开关损耗。
本申请实施例还提供一种绝缘栅双极型晶体管(IGBT)。所述绝缘栅双极型晶体管包括上述实施例所述的碳化硅功率半导体器件10。所述绝缘栅双极型晶体管是由双极型三极管和绝缘栅型场效应管组成的复合全控型电压驱动式功率半导体器件。所述绝缘栅双极型晶体管驱动功率小而饱和压降低。适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、等领域。
所述绝缘栅双极型晶体管的衬底100可以采用第二导电类型的重掺杂区域p+。所述衬底100的厚度为100μm-500μm，掺杂浓度范围2×1018cm-3-5×1019cm-3。所述衬底100上方外延形成第一导电类型的漂移层。所述漂移层的浓度可以为2×1014cm-3-2×1016cm-3，所述漂移层的厚度可以为2μm-100μm。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种碳化硅功率半导体器件，其特征在于，包括：
衬底；
多个间隔设置的栅极沟槽，形成于所述衬底的一侧；
每个所述栅极沟槽内设置第一栅极和第二栅极，所述第一栅极和所述第二栅极沿所述衬底延伸的方向排布，所述第一栅极为第一导电类型，所述第二栅极为第二导电类型；
每个所述栅极沟槽的内壁形成栅极氧化层，所述栅极氧化层位于所述栅极沟槽的内壁和所述第一栅极和所述第二栅极之间。
2.如权利要求1所述的碳化硅功率半导体器件，其特征在于，在沿着所述衬底延伸的方向，所述第一栅极的宽度小于等于所述第二栅极的宽度。
3.如权利要求2所述的碳化硅功率半导体器件，其特征在于，所述第一栅极的宽度在0.1μm到3μm之间，所述第二栅极的宽度在0.2μm到5μm之间。
4.如权利要求2所述的碳化硅功率半导体器件，其特征在于，还包括第二栅极延伸部，所述第二栅极延伸部位于所述栅极氧化层、所述第一栅极和所述第二栅极之间，所述第二栅极延伸部和所述第二栅极一体成型。
5.如权利要求4所述的碳化硅功率半导体器件，其特征在于，相邻的两个所述栅极沟槽之间形成层叠设置的源极区和主体区，所述主体区靠近所述衬底设置，所述第二栅极延伸部靠近所述衬底的表面与所述衬底表面之间的距离大于所述主体区靠近所述衬底的表面到所述衬底表面的距离。
6.如权利要求5所述的碳化硅功率半导体器件，其特征在于，在所述基底的延伸方向，所述多个间隔设置的栅极沟槽的同侧设置有屏蔽区，所述源极区和所述主体区位于所述屏蔽区和所述栅极沟槽之间，所述屏蔽区为第二导电类型，所述屏蔽区延伸到所述栅极沟道底部的部分覆盖部分所述栅极沟槽的底部。
7.如权利要求6所述的碳化硅功率半导体器件，其特征在于，还包括多个电流传播层，所述电流传播层为第一导电类型，每个所述电流传播层位于所述主体区远离所述源极区的一侧，所述电流传播层还位于与所述主体区和所述源极区相邻的所述屏蔽区和所述栅极沟槽之间。
8.如权利要求7所述的碳化硅功率半导体器件，其特征在于，所述电流传播层的掺杂浓度为5×1016cm-3-2×1018cm-3，厚度为0.1μm-3μm。
9.一种金属氧化物半导体场效应晶体管，其特征在于，包括权利要求1-8任一项所述的碳化硅功率半导体器件。
10.一种绝缘栅双极型晶体管，其特征在于，包括权利要求1-8任一项所述的碳化硅功率半导体器件。
CN202110644991.7A 2021-06-09 2021-06-09 碳化硅功率半导体器件和场效应晶体管 Active CN113571575B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110644991.7A CN113571575B (zh) 2021-06-09 2021-06-09 碳化硅功率半导体器件和场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110644991.7A CN113571575B (zh) 2021-06-09 2021-06-09 碳化硅功率半导体器件和场效应晶体管

Publications (2)

Publication Number Publication Date
CN113571575A true CN113571575A (zh) 2021-10-29
CN113571575B CN113571575B (zh) 2023-01-10

Family

ID=78161934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110644991.7A Active CN113571575B (zh) 2021-06-09 2021-06-09 碳化硅功率半导体器件和场效应晶体管

Country Status (1)

Country Link
CN (1) CN113571575B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023178866A1 (zh) * 2022-03-21 2023-09-28 苏州东微半导体股份有限公司 碳化硅器件及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566708B1 (en) * 2000-11-17 2003-05-20 Koninklijke Philips Electronics N.V. Trench-gate field-effect transistors with low gate-drain capacitance and their manufacture
CN101145576A (zh) * 2006-09-12 2008-03-19 东部高科股份有限公司 沟槽型mos晶体管及其制造方法
US20160190264A1 (en) * 2014-12-31 2016-06-30 Super Group Semiconductor Co., Ltd. Trench power mosfet and manufacturing method thereof
CN106449744A (zh) * 2016-12-02 2017-02-22 株洲中车时代电气股份有限公司 一种新型具有栅极内嵌二极管的沟槽栅igbt及其制备方法
CN106783611A (zh) * 2017-03-21 2017-05-31 株洲中车时代电气股份有限公司 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法
CN107658340A (zh) * 2017-09-02 2018-02-02 西安交通大学 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
CN108365007A (zh) * 2018-04-23 2018-08-03 广东美的制冷设备有限公司 绝缘栅双极型晶体管
CN110036461A (zh) * 2016-12-08 2019-07-19 克里公司 具有带有注入侧壁的栅极沟槽的功率半导体器件及相关方法
CN110429134A (zh) * 2019-08-02 2019-11-08 扬州国扬电子有限公司 一种具有非对称原胞的igbt器件及制备方法
CN112802903A (zh) * 2021-04-15 2021-05-14 成都蓉矽半导体有限公司 一种改进栅结构的槽栅vdmos器件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566708B1 (en) * 2000-11-17 2003-05-20 Koninklijke Philips Electronics N.V. Trench-gate field-effect transistors with low gate-drain capacitance and their manufacture
CN101145576A (zh) * 2006-09-12 2008-03-19 东部高科股份有限公司 沟槽型mos晶体管及其制造方法
US20160190264A1 (en) * 2014-12-31 2016-06-30 Super Group Semiconductor Co., Ltd. Trench power mosfet and manufacturing method thereof
CN106449744A (zh) * 2016-12-02 2017-02-22 株洲中车时代电气股份有限公司 一种新型具有栅极内嵌二极管的沟槽栅igbt及其制备方法
CN110036461A (zh) * 2016-12-08 2019-07-19 克里公司 具有带有注入侧壁的栅极沟槽的功率半导体器件及相关方法
CN106783611A (zh) * 2017-03-21 2017-05-31 株洲中车时代电气股份有限公司 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法
CN107658340A (zh) * 2017-09-02 2018-02-02 西安交通大学 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
CN108365007A (zh) * 2018-04-23 2018-08-03 广东美的制冷设备有限公司 绝缘栅双极型晶体管
CN110429134A (zh) * 2019-08-02 2019-11-08 扬州国扬电子有限公司 一种具有非对称原胞的igbt器件及制备方法
CN112802903A (zh) * 2021-04-15 2021-05-14 成都蓉矽半导体有限公司 一种改进栅结构的槽栅vdmos器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023178866A1 (zh) * 2022-03-21 2023-09-28 苏州东微半导体股份有限公司 碳化硅器件及其制造方法

Also Published As

Publication number Publication date
CN113571575B (zh) 2023-01-10

Similar Documents

Publication Publication Date Title
JP7132207B2 (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
US20220028980A1 (en) Method of Manufacturing Silicon Carbide Semiconductor Devices
US9059284B2 (en) Semiconductor device
US9093493B2 (en) Wide bandgap insulated gate semiconductor device
CN110036486B (zh) 具有栅极沟槽和掩埋的终端结构的功率半导体器件及相关方法
US7915617B2 (en) Semiconductor device
US10453951B2 (en) Semiconductor device having a gate trench and an outside trench
JP4564510B2 (ja) 電力用半導体素子
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
US12009389B2 (en) Edge termination for power semiconductor devices and related fabrication methods
CN102376751A (zh) 碳化硅沟槽半导体器件
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN115513297A (zh) 碳化硅平面mosfet器件及其制造方法
CN113410284A (zh) 碳化硅半导体结构和碳化硅半导体器件
CN108365007A (zh) 绝缘栅双极型晶体管
CN113571575A (zh) 碳化硅功率半导体器件和场效应晶体管
JP3918742B2 (ja) 半導体装置
CN113410281B (zh) 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法
GB2548126A (en) A SiC trench transistor
KR101949511B1 (ko) 전력 반도체 소자 및 그 제조방법
JP2023005786A (ja) 半導体装置
US9502498B2 (en) Power semiconductor device
JP2024060452A (ja) 半導体装置とその製造方法
CN119170640A (zh) 半导体器件及其制备方法
JP2020047823A (ja) 窒化物半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220322

Address after: Building A1, innovation city, Songshanhu University, Dongguan, Guangdong 523000

Applicant after: Material Laboratory of Songshan Lake

Applicant after: DONGGUAN University OF TECHNOLOGY

Address before: Building A1, innovation city, Songshanhu University, Dongguan, Guangdong 523000

Applicant before: Material Laboratory of Songshan Lake

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231116

Address after: 523808 room 522, building 11, No. 1, Xuefu Road, Songshanhu Park, Dongguan City, Guangdong Province

Patentee after: Dongguan Qingxin Semiconductor Technology Co.,Ltd.

Address before: Building A1, innovation city, Songshanhu University, Dongguan, Guangdong 523000

Patentee before: Material Laboratory of Songshan Lake

Patentee before: DONGGUAN University OF TECHNOLOGY

TR01 Transfer of patent right