CN113540207A - 一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件 - Google Patents

一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件 Download PDF

Info

Publication number
CN113540207A
CN113540207A CN202110626672.3A CN202110626672A CN113540207A CN 113540207 A CN113540207 A CN 113540207A CN 202110626672 A CN202110626672 A CN 202110626672A CN 113540207 A CN113540207 A CN 113540207A
Authority
CN
China
Prior art keywords
doping
epitaxial layer
doped
radiation
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110626672.3A
Other languages
English (en)
Other versions
CN113540207B (zh
Inventor
孙博韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202110626672.3A priority Critical patent/CN113540207B/zh
Publication of CN113540207A publication Critical patent/CN113540207A/zh
Application granted granted Critical
Publication of CN113540207B publication Critical patent/CN113540207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件。该器件包括N掺杂的SiC衬底,在衬底上生长的N掺杂的外延层,在外延层内掺杂B元素,B的掺杂浓度低于外延层内N掺杂的浓度,而二者的差值及其产生的附加缺陷数量,被作为外延层的补偿掺杂共同设计。本发明的SiC器件能增加辐射产生的电子‑空穴在外延层复合的概率,从而减小电流向表面及衬底/外延界面的汇聚,限制器件的局部功率,防止过热的产生,以起到器件加固的效果。

Description

一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件
技术领域
本发明属于集成电路技术领域,具体的说,涉及一种基于B掺杂引入深能级缺陷的辐射加固SiC器件结构。
背景技术
碳化硅SBD(肖特基二极管)、JFET(结型场效应晶体管)、MOSFET(金属氧化物场效应晶体管)等器件技术的逐渐成熟,该器件已经在光伏发电、新能源汽车、电源等领域快速渗透,而在军工领域也在推进、雷达电源等领域得到应用。但在宇航领域,其在宇宙空间的各种粒子、离子、射线下的辐射效应以及加固技术一直受到广泛的关注。由于其相对于Si基功率器件特殊的单粒子效应,当前的商用SiC器件并不能满足宇航要求,可造成电源的剧烈波动甚至完全失效,导致卫星的电子系统发生灾难性事故,无法满足宇航的应用要求。
通常,对于SiC功率器件,如SiC MOSFET、SiC SBD,除与Si基器件相同的“单粒子烧毁”、“单粒子栅穿”外,还产生了新的失效机理,如存在一个随着辐射总注量增加,漏电显著上升的区域,通常被认为是高电场及高的瞬态分布电流引入的瞬态局部过热产生的局部缺陷引起的。因此,对于Si基器件常用的加固技术如高掺杂阱结构、低掺杂源极以及外延缓冲层均不能有效抑制SiC器件的单粒子失效现象。
发明内容
针对现有技术的不足,本发明的目的在于提出一种基于B元素掺杂的寿命控制技术,以增加辐射产生的电子-空穴在外延层复合的概率,从而减小电流向表面及衬底/外延界面的汇聚,限制器件的局部功率,防止过热的产生,以起到器件加固的效果。
通常在SiC器件的制造中,并不将B元素作为主要的P型掺杂剂,这至少包括两个因素:①相对于更常用的Al元素,B元素的电离能较高,常温下电离较困难,制作P型掺杂时的有效掺杂浓度较低。②对于SiC器件的注入掺杂,如N、P、Al,均需要注入后退火以激活杂质,温度大约为1600~1800℃,另外后续的栅氧化等工艺也常常经历高温过程。但B元素在SiC中具有较高的扩散系数,在1400~1500℃时就会有较强的扩散。因此,在器件制造过程中的退火工艺会造成B原子的异常扩散,导致设计的受主深度、浓度分布完全失效。本发明从反方向应用了B元素扩散系数远高于其他掺杂剂,以及高电离能的特点,将其大范围掺杂到原本为N-掺杂的外延层中,其自身能级及附加缺陷能级通过杂质补偿作用接近完全电离,从而作为空穴复合中心。本发明在SiC中使用离子注入及扩散的方式将B元素进行掺杂,并作为空穴复合中心使用以进行单粒子加固。本发明的技术方案具体介绍如下。
一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件,其包括N掺杂的SiC衬底,在衬底上生长的N掺杂的外延层,在外延层内扩散掺杂B元素,B的掺杂浓度低于外延层内N掺杂的浓度,而二者的差值及其产生的附加缺陷数量,被作为外延层的补偿掺杂共同设计。
优选的,B元素扩散掺杂在外延层中,B元素的掺杂在1×1014~1×1018/cm3范围内。
优选的, B元素掺杂通过外延及器件制造过程中离子注入引入。更优选的,B掺杂在外延过程中进行一次或多次注入,并配合退火及扩散过程,以达到所需的深能级缺陷掺杂分布。进一步优选的,B元素掺杂时,B离子注入的同时共注入C离子,以诱生其他更深能级的缺陷,并调节B掺杂分布。
和现有技术相比,本发明的有益效果在于:
本发明主要用于提升功率器件的抗单粒子能力,特别的对于SiC等辐射效应显著的宽禁带半导体器件。本发明的基于B掺杂扩散进行寿命控制的辐射加固SiC器件,对于正偏时电流在正面电极及背面电极之间流动,反偏时外延层承担电压主体的器件均适用,如各种类型的功率MOSFET、SBD、PIN二极管、BJT、JFET、IGBT等。本发明的结构适用于空间辐射应用的各种功率器件的开发。终端应用为航天系统的各种电源、电能变换领域。
附图说明
图1是本发明有源区结构与传统MOSFET结构对比;a)本发明,b)传统结构。
图2是其他可行的B元素分布。
图3是B掺杂的实现。
图4是B掺杂的能带图示意。
图5是不同B掺杂引入的缺陷类型及缺陷密度下,单粒子效应的仿真曲线,其中,横坐标为从单粒子入射时的时间,纵坐标为响应电流。(a) D中心为主导的能级密度(B掺杂),在阻断状态条件1下,的单粒子相应曲线(分别对应峰值密度为0/5×1015/1×1016/5×1016每平方厘米);(b)D中心、C1中心、C2中心1×1016的每平方厘米的峰值密度,在阻断状态条件2下的单粒子相应曲线。
具体实施方式
下面结合附图和实施例对本发明的技术方案进行详细阐述。
实施例1
本发明的辐射加固SiC器件的基本结构及其与传统结构对比如图1,以MOSFET器件为例。图1为有源区结构图,在有源区附近的外延层内,除了常规的N(氮)或P(磷)掺杂作为N型外,还存在低于其浓度的B元素掺杂,由外延层中的黑色阴影区域表示,其掺杂分布可为图1、图2或其他任何形式,且不需要对其进行精确的控制。在图1中,主要结构
Figure DEST_PATH_IMAGE001
包括,第一掺杂类型的SiC衬底101、在衬底上生长的第一掺杂类型的SiC外延层102、在外延层里注入形成的第二掺杂类型的阱103、在阱内注入形成的第一掺杂类型源极104、及第二掺杂类型欧姆接触区域105、以及在SiC外延表面的栅氧化层111、金属或多晶栅极110、隔离介质层112、以及金属源极120,另外底部将接金属漏极130。以上结构与传统MOSFET在外观上并无本质差别,仅黑色阴影区表示的B掺杂与传统结构不同。
本发明仅对N型器件有效。在N型、P型器件中加入B掺杂的能带图示意如图4,当N型掺杂时,由于费米能级上移至导带底附近,B原子全部电离,能级未填充空穴。此时,若辐射产生的大量的过剩载流子出现,该能级可作为过剩少子的复合中心(图4(b))。在P型掺杂时B元素主要能级与费米能级接近甚至更远离价带,大量的杂质未电离,作为空穴复合中心的作用将大打折扣(图4(a ))。
本发明不仅局限于MOSFET器件的制作,N型SBD、PIN二极管、JFET器件等结构同样适用。通常对于正偏时电流在正面电极及背面电极之间流动,反偏时外延层承担电压主体的器件均适用,如各种类型的功率MOSFET、SBD、PIN二极管、BJT、JFET、IGBT等。
当应用在SiC SBD器件中,包括N掺杂的SiC衬底,在衬底上生长的N掺杂的外延层,在外延层里注入形成的P掺杂的阱,在外延层表面的肖特基阳极,和SiC衬底底部相接的阴极,在外延层内掺杂B元素,B的掺杂浓度低于外延层内N掺杂的浓度,而二者的差值及其产生的附加缺陷数量,将作为外延层的补偿掺杂共同设计。
当应用在SiC PIN二极管器件中,包括N掺杂的SiC衬底,在衬底上生长的N掺杂的外延层,在外延层里注入形成的P掺杂的阳极,和SiC衬底底部相接的阴极,在外延层内掺杂B元素,B的掺杂浓度低于外延层内N掺杂的浓度,而二者的差值及其产生的附加缺陷数量,将作为外延层的补偿掺杂共同设计。
当应用在SiC BJT器件中,包括N掺杂的SiC衬底,在衬底上生长的N掺杂的外延层,在外延层里注入形成的P掺杂的基极,在P阱内的N掺杂的发射极,和SiC衬底底部相接的集电极,在外延层内掺杂B元素,B的掺杂浓度低于外延层内N掺杂的浓度,而二者的差值及其产生的附加缺陷数量,将作为外延层的补偿掺杂共同设计。
其他包括IGBT、JFET器件及其他类似器件,B掺杂的方式均相似。
本发明的工作原理如下:
当对N型器件施加反向偏压时(漏级D施加正电压,源极S施加负电压),外延层的N-区域会耗尽。此时,当重离子等入射器件时,粒子路径下产生大量的电子空穴对,并形成分布电流。对于传统结构,电子电流向衬底与外延界面流动,空穴电流则向表面P阱方向流动,同时电场在表面P阱边界附近将出现峰值,易出现局部功率集中,从而发生单粒子效应。对于本发明结构,由于B掺杂的引入将形成多种深能级的复合中心及陷阱,从而使电流向上下表面流动的总量大幅度降低,起到单粒子加固的效果。
本发明的漂移区的B掺杂可通过增加外延及注入次数实现、而表面工艺与传统结构工艺并无明显差别,在表面器件制作中的其他掺杂杂质的高温退火过程中,将使离子注入的B原子出现显著的扩散作用。B掺杂可在外延过程中进行一次或多次注入,并配合退火及扩散过程,以达到所需的深能级缺陷掺杂分布(图3)。
对于SiC中B离子注入,一般认为会产生高浓度的D中心(通常认为能级为EV+0.45~0.47eV),而采用C原子共同注入时(C注入用于调整B离子的扩散),将形成新的深能级注入缺陷C1(能级为EV+1.45~1.65eV)及C2(能级为EV+0.64~0.74eV)。这三类缺陷在不同的退火工艺及共同注入比例控制下可以分别占主要成分,而形成不同的加固效果。基于典型结构的仿真结果如图5所示。图5(a)给出了当D中心为主导的缺陷能级时,不同的B掺杂密度对应的单粒子相应曲线(偏置条件1,未发生寄生三极管的开启)。可以看到,在0/5×1015/1×1016/5×1016每平方厘米的缺陷密度下,电流显著下降的时间提前了一个数量级。而在图5(b)中,给出了同样在1×1016/平方厘米的密度下,三种中心的差别(偏置条件2,D中心发生了寄生三极管开启,C1/C2中心抑制效果更明显,未发生开启),可以看到C1/C2中心对单粒子效应的抑制效果高于D中心。

Claims (6)

1.一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件,其特征在于,其包括N掺杂的SiC衬底,在衬底上生长的N掺杂的外延层,在外延层内扩散掺杂B元素,B的掺杂浓度低于外延层内N掺杂的浓度,而二者的差值及其产生的附加缺陷数量,被作为外延层的补偿掺杂共同设计。
2.根据权利要求1所述的辐射加固SiC器件,其特征在于,B元素扩散掺杂在外延层中,B元素的掺杂在1×1014~1×1018/cm3范围内。
3. 根据权利要求1所述的辐射加固SiC器件,其特征在于, B元素掺杂通过外延及器件制造过程中离子注入引入。
4.根据权利要求3所述的辐射加固SiC器件,其特征在于,B掺杂在外延过程中进行一次或多次注入,并配合退火及扩散过程,以达到所需的深能级缺陷掺杂分布。
5.根据权利要求4所述的辐射加固SiC器件,其特征在于,B元素掺杂时,B离子注入的同时共注入C离子,以诱生其他更深能级的缺陷,并调节B掺杂分布。
6.根据权利要求1所述的辐射加固SiC器件,其特征在于,器件为MOSFET、SBD、PIN二极管、BJT、JFET或IGBT。
CN202110626672.3A 2021-06-04 2021-06-04 一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件 Active CN113540207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110626672.3A CN113540207B (zh) 2021-06-04 2021-06-04 一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110626672.3A CN113540207B (zh) 2021-06-04 2021-06-04 一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件

Publications (2)

Publication Number Publication Date
CN113540207A true CN113540207A (zh) 2021-10-22
CN113540207B CN113540207B (zh) 2022-07-22

Family

ID=78095614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110626672.3A Active CN113540207B (zh) 2021-06-04 2021-06-04 一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件

Country Status (1)

Country Link
CN (1) CN113540207B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386186A (zh) * 2011-11-14 2012-03-21 北京大学 一种减小辐射产生电荷收集的cmos器件及其制备方法
CN103500760A (zh) * 2013-09-29 2014-01-08 哈尔滨工程大学 一种体硅mosfet结构
CN108831834A (zh) * 2018-06-22 2018-11-16 重庆平伟实业股份有限公司 功率半导体器件的形成方法
CN109087866A (zh) * 2018-04-19 2018-12-25 北京工业大学 一种外延前硼注入复合双层外延的n-MOSFET制备方法
CN111009464A (zh) * 2019-11-25 2020-04-14 深圳第三代半导体研究院 一种SiC功率器件芯片栅氧化层的制造方法及功率器件
CN112687750A (zh) * 2020-12-10 2021-04-20 复旦大学 一种半浮空结构的SiC SBD器件及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386186A (zh) * 2011-11-14 2012-03-21 北京大学 一种减小辐射产生电荷收集的cmos器件及其制备方法
CN103500760A (zh) * 2013-09-29 2014-01-08 哈尔滨工程大学 一种体硅mosfet结构
CN109087866A (zh) * 2018-04-19 2018-12-25 北京工业大学 一种外延前硼注入复合双层外延的n-MOSFET制备方法
CN108831834A (zh) * 2018-06-22 2018-11-16 重庆平伟实业股份有限公司 功率半导体器件的形成方法
CN111009464A (zh) * 2019-11-25 2020-04-14 深圳第三代半导体研究院 一种SiC功率器件芯片栅氧化层的制造方法及功率器件
CN112687750A (zh) * 2020-12-10 2021-04-20 复旦大学 一种半浮空结构的SiC SBD器件及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
唐昭焕: "单粒子辐射加固功率MOSFET器件新结构及模型研究", 《中国博士学位论文全文数据库》 *
唐昭焕: "单粒子辐射加固功率MOSFET器件新结构及模型研究", 《中国博士学位论文全文数据库》, 30 September 2019 (2019-09-30), pages 60 - 61 *

Also Published As

Publication number Publication date
CN113540207B (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
US10388775B2 (en) Semiconductor device having multiple field stop layers
US10950717B2 (en) Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers
US9870923B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US8829573B2 (en) Semiconductor devices with minimized current flow differences and methods of same
US7538412B2 (en) Semiconductor device with a field stop zone
US9064923B2 (en) Bipolar semiconductor component with a fully depletable channel zone
CN104779278A (zh) 双极半导体器件及其制造方法
CN102903633A (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
CN110600537A (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN111129119B (zh) 一种碳化硅mos的单粒子加固器件结构及其制备方法
US8592903B2 (en) Bipolar semiconductor device and manufacturing method
CN113540207B (zh) 一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件
CN111164759B (zh) 具有高电流容量的馈线设计
US20200273970A1 (en) Semiconductor device
US11742384B2 (en) Vertical power semiconductor device including a field stop region having a plurality of impurity peaks
CN114300544A (zh) 一种快恢复二极管及其制作方法
JP2017098318A (ja) 半導体装置およびその製造方法
CN113838757B (zh) 一种抗单粒子效应vdmos器件的形成方法及vdmos器件
JP7415913B2 (ja) 半導体装置及びその製造方法
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
CN108417623B (zh) 含半绝缘区的igbt及其制备方法
GB2622268A (en) Silicon carbide lateral power semiconductor device
CN112186045A (zh) 一种快恢复二极管及其制作方法
CN116454119A (zh) 一种快恢复二极管及其制备方法
KR20230041785A (ko) 견고성이 향상된 수직형 sic 반도체 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant