CN113540147A - 半导体器件及其制造方法、存储器阵列 - Google Patents

半导体器件及其制造方法、存储器阵列 Download PDF

Info

Publication number
CN113540147A
CN113540147A CN202110719238.XA CN202110719238A CN113540147A CN 113540147 A CN113540147 A CN 113540147A CN 202110719238 A CN202110719238 A CN 202110719238A CN 113540147 A CN113540147 A CN 113540147A
Authority
CN
China
Prior art keywords
layer
semiconductor
dielectric material
metal oxide
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110719238.XA
Other languages
English (en)
Inventor
吴咏捷
何彦忠
魏惠娴
游嘉榕
许秉诚
马礼修
林仲德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113540147A publication Critical patent/CN113540147A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

半导体器件包括位于下部层级介电材料层上方的半导体金属氧化物鳍、位于半导体金属氧化物鳍的顶面和侧壁上的栅极介电层、位于栅极介电层上并且跨越半导体金属氧化物鳍的栅电极、嵌入有栅电极和半导体金属氧化物鳍的存取层级介电材料层、嵌入在存储器层级介电材料层中并且包括第一电极、存储器元件和第二电极的存储器单元以及位于存储器单元上面的位线。第一电极可以通过第一导电路径电连接至半导体金属氧化物鳍内的漏极区域，并且第二电极电连接至位线。本发明的实施例还涉及半导体器件的制造方法、存储器阵列。

Description

半导体器件及其制造方法、存储器阵列
技术领域
本发明的实施例涉及半导体器件及其制造方法、存储器阵列。
背景技术
存储器单元使用存取晶体管，该存取晶体管控制通过存储器单元的电流。随着半导体器件缩放至较小的尺寸，将能够处理足够电流的存取晶体管集成到半导体管芯的有限区域中变得更加困难。
发明内容
本发明的实施例提供了一种半导体器件，包括：半导体金属氧化物鳍，位于至少一个下部层级介电材料层的顶面上方，并且沿着第一水平方向延伸并且具有沿着第二水平方向的宽度；栅极介电层，位于所述半导体金属氧化物鳍的顶面和侧壁上；栅电极，位于所述栅极介电层上，并且沿着所述第二水平方向跨越所述半导体金属氧化物鳍；存取层级介电材料层，嵌入有所述栅电极和所述半导体金属氧化物鳍；存储器单元，嵌入在与所述存取层级介电材料层垂直偏移的存储器层级介电材料层中，并且包括第一电极、存储器元件和第二电极；以及位线，位于所述存储器单元上面，其中：所述第一电极通过第一导电路径电连接至所述半导体金属氧化物鳍内的漏极区域；并且所述第二电极电连接至所述位线。
本发明的另一实施例提供了一种存储器阵列，包括：鳍式场效应晶体管的二维阵列，包括相应的半导体金属氧化物鳍，并且位于至少一个下部层级介电材料层的顶面上方；栅电极条，位于所述半导体金属氧化物鳍的相应行上面，沿着第一水平方向彼此横向间隔开，并且每个所述栅电极条沿着第二水平方向横向延伸，其中，每个所述鳍式场效应晶体管包括作为栅电极的所述栅电极条中的相应一个的部分；存储器单元的二维阵列，与所述鳍式场效应晶体管的二维阵列垂直偏移，并且包括相应的第一电极、相应的存储器元件和相应的第二电极，所述相应的第一电极电连接至所述鳍式场效应晶体管的二维阵列中的相应一个的漏极区域；以及位线，沿着所述第一水平方向横向延伸，沿着所述第二水平方向横向间隔开，并且电连接至所述存储器单元的二维阵列内的存储器单元的集合。
本发明的又一实施例提供了一种制造半导体器件的方法，包括：在至少一个下部层级介电材料层的顶面上方沉积半导体金属氧化物材料层；图案化所述半导体金属氧化物材料层以提供半导体金属氧化物鳍；在所述半导体金属氧化物鳍上方形成栅极介电层；在所述栅极介电层上方形成横跨所述半导体金属氧化物鳍的栅电极条；在所述栅电极条和所述半导体金属氧化物鳍上方形成存取层级介电材料层；在所述存取层级介电材料层上方形成嵌入在存储器层级介电材料层中的存储器单元，其中，所述存储器单元包括第一电极、存储器元件和第二电极，所述第一电极通过第一导电路径电连接至所述半导体金属氧化物鳍内的漏极区域。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A是根据本发明的实施例的在形成存储器器件的二维阵列之前的示例性结构的垂直截面图。
图1B是图1A的示例性结构的存储器阵列区域的部分的垂直截面图。
图1C是图1B的存储器阵列区域的部分的顶视图。垂直平面B-B’是图1A的垂直横截面的平面。
图2A是根据本发明的实施例的在形成半导体金属氧化物材料层之后的处于第一配置的存储器阵列区域的部分的垂直截面图。
图2B是图2A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图2A的垂直横截面的平面。
图3A是根据本发明的实施例的在形成半导体金属氧化物鳍之后的存储器阵列区域的部分的垂直截面图。
图3B是图3A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图3A的垂直横截面的平面。
图4A是根据本发明的实施例的在形成栅电极材料层之后的处于第一配置的存储器阵列区域的部分的垂直截面图。
图4B是图4A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图4A的垂直横截面的平面。
图4C是沿着图4B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图4D是沿着图4B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图5A是根据本发明的实施例的在形成栅电极条之后的处于第一配置的存储器阵列区域的部分的垂直截面图。
图5B是图5A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图5A的垂直横截面的平面。
图5C是沿着图5B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图5D是沿着图5B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图6A是根据本发明的实施例的在去除光刻胶层并且形成源极区域和漏极区域之后的处于第一配置的存储器阵列区域的部分的垂直截面图。
图6B是图6A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图6A的垂直横截面的平面。
图6C是沿着图6B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图6D是沿着图6B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图6E是沿着图6B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图7A是根据本发明的实施例的在形成存取层级介电材料层、漏极接触通孔结构和源极接触通孔结构之后的处于第一配置的存储器阵列区域的部分的垂直截面图。
图7B是图7A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图7A的垂直横截面的平面。
图7C是沿着图7B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图7D是沿着图7B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图7E是沿着图7B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图7F是在图7A至图7E的处理步骤处的示例性结构的垂直截面图。
图8A是根据本发明的实施例的在形成源极线和金属板之后的处于第一配置的存储器阵列区域的部分的垂直截面图。
图8B是图8A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图8A的垂直横截面的平面。
图8C是沿着图8B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图8D是沿着图8B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图8E是沿着图8B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图8F是在图8A至图8E的处理步骤处的示例性结构的垂直截面图。
图9A是根据本发明的实施例的在形成存储器单元之后的处于第一配置的存储器阵列区域的部分的垂直截面图。
图9B是图9A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图9A的垂直横截面的平面。
图9C是沿着图9B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图9D是沿着图9B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图9E是沿着图9B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图10A是根据本发明的实施例的在形成存储器层级介电材料层和存储器单元接触通孔结构之后的处于第一配置的存储器阵列区域的部分的垂直截面图。
图10B是图10A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图10A的垂直横截面的平面。
图10C是沿着图10B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图10D是沿着图10B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图10E是沿着图10B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图10F是在图10A至图10E的处理步骤处的示例性结构的垂直截面图。
图11A是根据本发明的实施例的在形成存储器层级介电材料层和存储器单元接触通孔结构之后的处于可选配置的存储器阵列区域的部分的垂直截面图。
图11B是图11A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图11A的垂直横截面的平面。
图11C是沿着图11B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图11D是沿着图11B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图11E是沿着图11B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图12A是根据本发明的实施例的在形成栅电极条和辅助源极线之后的处于第二配置的存储器阵列区域的部分的垂直截面图。
图12B是图12A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图12A的垂直横截面的平面。
图12C是沿着图12B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图12D是沿着图12B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图12E是沿着图12B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图13A是根据本发明的实施例的在去除光刻胶层并且形成源极区域和漏极区域之后的处于第二配置的存储器阵列区域的部分的垂直截面图。
图13B是图13A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图13A的垂直横截面的平面。
图13C是沿着图13B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图13D是沿着图13B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图13E是沿着图13B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图13F是沿着图13B的垂直平面F-F’的存储器阵列区域的部分的垂直截面图。
图14A是根据本发明的实施例的在形成存取层级介电材料层、漏极接触通孔结构、源极接触通孔结构和源极连接通孔结构之后的处于第二配置的存储器阵列区域的部分的垂直截面图。
图14B是图14A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图14A的垂直横截面的平面。
图14C是沿着图14B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图14D是沿着图14B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图14E是沿着图14B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图14F是沿着图14B的垂直平面F-F’的存储器阵列区域的部分的垂直截面图。
图15A是根据本发明的实施例的在形成源极线和金属板之后的处于第二配置的存储器阵列区域的部分的垂直截面图。
图15B是图15A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图15A的垂直横截面的平面。
图15C是沿着图15B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图15D是沿着图15B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图15E是沿着图15B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图15F是沿着图15B的垂直平面F-F’的存储器阵列区域的部分的垂直截面图。
图16A是根据本发明的实施例的在形成存储器层级介电材料层和存储器单元接触通孔结构之后的处于第二配置的存储器阵列区域的部分的垂直截面图。
图16B是图16A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图16A的垂直横截面的平面。
图16C是沿着图16B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图16D是沿着图16B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图16E是沿着图16B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图16F是沿着图16B的垂直平面F-F’的存储器阵列区域的部分的垂直截面图。
图17A是根据本发明的实施例的在形成存储器层级介电材料层和存储器单元接触通孔结构之后的处于另一可选配置的存储器阵列区域的部分的垂直截面图。
图17B是图17A的存储器阵列区域的部分的顶视图。垂直平面A-A’是图17A的垂直横截面的平面。
图17C是沿着图17B的垂直平面C-C’的存储器阵列区域的部分的垂直截面图。
图17D是沿着图17B的垂直平面D-D’的存储器阵列区域的部分的垂直截面图。
图17E是沿着图17B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图17F是沿着图17B的垂直平面E-E’的存储器阵列区域的部分的垂直截面图。
图18是根据本发明的实施例的在形成上部层级金属互连结构之后的示例性结构的垂直截面图。
图19是示出根据本发明的实施例的用于制造半导体器件的步骤的流程图。
具体实施方式
以下公开提供了许多用于实现所提供主题的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。除非另有明确声明，假定具有相同参考标号的每个元件具有相同的材料组分并且具有相同厚度范围内的厚度。
本发明总体上针对半导体器件，并且具体地涉及结合了半导体金属氧化物鳍式晶体管的存储器器件及其制造方法，现在详细描述它们的各个方面。
根据本发明的方面，本发明的半导体器件在后段制程(BEOL)金属布线层级中集成了半导体金属氧化物鳍式晶体管作为存储器单元的存取晶体管。可以在位线和源极线之间提供存取晶体管和存储器单元的串联连接。此外，栅电极可以控制半导体金属氧化物鳍式晶体管的开关。源极线、位线和栅极线中的每个都可以由场效应晶体管控制，该场效应晶体管可以形成在半导体衬底中的单晶半导体层上，该半导体衬底位于半导体金属氧化物鳍式晶体管和存储器单元下面。金属互连结构可以在单晶半导体层上形成的场效应晶体管与位线、源极线和栅电极之间提供电连接。半导体金属氧化物鳍式晶体管和存储器单元可以形成在下面的场效应晶体管的区域正上方。因此，可以将半导体管芯的区域有效地用于高密度器件封装。存储器单元-存取晶体管组件的二维阵列可以形成在BEOL金属互连层级中，使得每个存储器单元可以通过激活相应的源极线、相应的位线和相应的栅电极来单独寻址。
参考图1A至图1C，示出了根据本发明的实施例的示例性结构。图1A是该示例性结构的垂直截面图，图1B是图1A的示例性结构的存储器阵列区域100的部分的放大图，并且图1C是图1B的存储器阵列区域的部分的顶视图。
图1A至图1C中示出的示例性结构包括衬底8，衬底8包含半导体材料层10。衬底8可以包括：体半导体衬底，诸如硅衬底，其中半导体材料层从衬底8的顶面连续地延伸至衬底8的底面；或绝缘体上半导体层，包括作为掩埋绝缘体层(诸如氧化硅层)上面的顶部半导体层的半导体材料层10。该示例性结构可以包括各种器件区域，各种器件区域可以包括存储器阵列区域100和外周区域200，可以随后在存储器阵列区域100中形成存储器单元-存取晶体管组件的至少一个阵列，可以随后在外周区域200中形成存储器单元-存取晶体管组件的每个阵列和包括位于半导体材料层10上的场效应晶体管的外周电路之间的电连接。存储器阵列区域100和外周区域200的区域可以用于形成外周电路的各种元件。
诸如场效应晶体管的半导体器件可以形成在半导体材料层10上和/或中。例如，可以通过形成浅沟槽并且随后用诸如氧化硅的介电材料填充浅沟槽而在半导体材料层10的上部中形成沟槽隔离结构12。通过执行掩蔽离子注入工艺，可以在半导体材料层10的上部的各个区域中形成各种掺杂阱(未明确示出)。
通过沉积和图案化栅极介电层、栅电极层和栅极帽介电层而在衬底8的顶面上方形成栅极结构20。每个栅极结构20可以包括栅极电介质22、栅电极24和介电栅极帽28的垂直堆叠件，在本文中称为栅极堆叠件(22、24、28)。可以执行离子注入工艺以形成延伸注入区域，延伸注入区域可以包括源极延伸区域和漏极延伸区域。可以在栅极堆叠件(22、24、28)周围形成介电栅极间隔件26。栅极堆叠件(22、24、28)和介电栅极间隔件26的每个组件构成栅结构20。可以使用栅结构20作为自对准注入掩模来执行附加离子注入工艺，以形成深源极/漏极区域，深源极/漏极区域可以包括深源极区域和深漏极区域。深源极/漏极区域的上部可以与延伸注入区域的部分重叠。延伸注入区域和深源极/漏极区域的每个组合构成源极/漏极区域14，取决于电偏置，源极/漏极区域14可以是源极区域或漏极区域。可以在相邻的一对源极/漏极区域14之间的每个栅极堆叠件(22、24、28)下方形成半导体沟道15。金属-半导体合金区域18可以形成在每个源极/漏极区域14的顶面上。场效应晶体管可以形成在半导体材料层10上。每个场效应晶体管可以包括栅极结构20、半导体沟道15、一对源极/漏极区域14(其中一个用作源极区域，另一个用作源极区域)以及可选的金属-半导体合金区域18。在本实施例中，源极/漏极区域14可以形成为凸起源极/漏极区域。可以在半导体材料层10上提供互补金属氧化物半导体(CMOS)电路330，CMOS电路330可以包括用于随后形成的存储器单元-存取晶体管组件的阵列的外周电路。电路330中包括的平面晶体管通常形成在生产的前段制程(FEOL)中。这些平面晶体管倾向于占据衬底面积的大部分。虽然这种平面晶体管可以提供足够的电流来驱动随后形成的存储器单元，但是这种FEOL平面晶体管的尺寸大小倾向于限制高密度性能。
根据本发明的实施例，半导体材料层10可以是诸如单晶硅层的单晶半导体层。在该实施例中，形成在单晶半导体层上的场效应晶体管可以包括相应的单晶半导体沟道。形成在半导体材料层10上的每个场效应晶体管的单晶半导体沟道可以包括半导体材料层10的图案化部分，或者可以包括从半导体材料层10外延生长的单晶半导体材料的部分。通常地，使用单晶半导体通道的场效应晶体管可以提供更好的开-关电流比，因为通过单晶半导体材料的漏电流较小，而单晶半导体材料提供较高的载流子迁移率，这增大了导通电流。虽然在图1A中示出了包括相应的水平半导体沟道的平面场效应晶体管，但是本文明确地预期使用不同配置的场效应晶体管的实施例，不同配置的场效应晶体管可以包括例如鳍式场效应晶体管、全环栅场效应晶体管、纳米线场效应晶体管、垂直场效应晶体管或使用相应的单晶半导体沟道的其他场效应晶体管中的一个或多个。这些具有不同配置的场效应晶体管可以形成在BEOL位置中，并且可以减小用于形成这种晶体管的面积。因此，使用这种不同配置的场效应晶体管可以改善器件密度，同时保持向存储器单元提供足够的操作电流的能力。
包括场效应晶体管的外周电路可以配置为驱动随后形成在存储器阵列区域中的存储器单元-存取晶体管组件的阵列的源极线、漏极线和字线。字线可以包括随后形成的栅电极条。这样，外周电路可以包括位线驱动器、源极线驱动器、字线驱动器、功率调节器电路、感测放大器、输入/输出(I/O)控制电路以及各种缓冲器件。根据本发明的方面，外周电路不仅可以形成在外周区域200中，而且可以形成在存储器阵列区域100中。因此，外周区域200和存储器阵列区域100的整个区域可以用于放置外周电路的各种组件。外周电路中的场效应晶体管的子集可以与随后在平面图中形成的存储器单元-存取晶体管组件的阵列在面积上重叠，该平面图是沿着垂直于衬底8的顶面的方向的视图。
随后可以形成各种互连层级结构，在形成存储器单元-存取晶体管组件的阵列之前形成互连层级结构，并且在本文中称为下部互连层级结构(L0、L1、L2)。在存储器单元-存取晶体管组件的二维阵列可以随后形成在互连层级结构的两个层级上方的实施例中，下部互连层级结构(L0、L1、L2)可以包括接触层级结构L0、第一互连层级结构L1和第二互连层级结构L2。接触层级结构L0可以包括平坦化介电层31A以及与源极/漏极区域14或栅电极24中的相应一个接触并且嵌入在平坦化介电层31A内的各种接触通孔结构41V，该平坦化介电层31A包括诸如氧化硅的可平坦化介电材料。第一互连层级结构L1可以包括第一互连层级介电材料层31B和嵌入在第一互连层级介电材料层31B内的第一金属线41L。第一互连层级介电材料层31B也称为第一线层级介电材料层。第一金属线41L可以与接触通孔结构41V中的相应一个接触。第二互连层级结构L2包括第二互连层级介电材料层32，第二互连层级介电材料层32可以包括第一通孔层级介电材料层和第二线层级介电材料层的堆叠件或线和通孔层级介电材料层。第二互连层级介电材料层32嵌入有第二金属互连结构(42V、42L)，该第二金属互连结构包括第一金属通孔结构42V和第二金属线42L。第二金属线42L的顶面可以与第二互连层级介电材料层32的顶面共面。
下部互连层级结构(L0、L1、L2)内的所有介电材料层的集合在本文中称为至少一个下部层级介电材料层3，下部层级介电材料层3可以包括例如平坦化介电层31A、第一互连层级介电材料层31B和第二互连层级介电材料层32。下部互连层级结构(L0、L1、L2)内的所有金属互连结构的集合在本文中称为第一金属互连结构(41V、41L、42V、42L)，第一金属互连结构可以包括例如接触通孔结构41V、第一金属线41L和第二金属互连结构(42V、42L)。第一金属互连结构(41V、41L、42V、42L)的至少一个子集可以电连接至电路330中的场效应晶体管中的相应一个。
根据本发明的实施例，第二金属线42L的子集可以形成在存储器阵列区域100的区域内。具体地，第二金属线42L的子集可以形成在随后将形成包括用于相应行的半导体金属氧化物鳍式晶体管的栅电极的栅电极条的位置处。在该实施例中，第一金属互连结构(41V、41L、42V、42L)的子集可以在形成在存储器阵列区域100内的每条第二金属线42L与位于半导体材料层10上的场效应晶体管的相应节点之间提供导电路径，场效应晶体管的相应节点可以包括字线驱动器晶体管的节点。
应该理解，形成存储器单元-存取晶体管组件的阵列作为第二互连层级结构L2上面的第三互连层级结构的组件仅是出于说明的目的，并且存储器单元-存取晶体管组件的阵列可以形成在不同层级处。在本文中明确预期这样的实施例。
参考图2A和图2B，示出了在形成半导体金属氧化物材料层130L之后的处于第一配置的存储器阵列区域100的部分。半导体金属氧化物材料层130L包括半导体金属氧化物材料，即，在合适地掺杂有电掺杂剂(可以是p型掺杂剂或n型掺杂剂)之后能够提供1.0S/m至1.0x 105S/m的范围内的电导率的金属氧化物材料。在本征状态下或在低水平电掺杂的条件下，半导体金属氧化物材料可以是半导体或绝缘的，并且可以具有通常在1.0x10-10S/m至1.0x 10S/m的范围内的电导率。可以用于半导体金属氧化物材料层130L的示例性半导体金属氧化物材料包括但不限于具有高水平掺杂的氧化铟镓锌(IGZO)、掺杂的氧化锌、掺杂的氧化铟和掺杂的氧化镉。其他合适的半导体材料在本发明的预期范围内。在一个实施例中，半导体金属氧化物材料层130L可以包括氧化铟镓锌。可以例如通过物理气相沉积(即，溅射)来沉积半导体金属氧化物材料层130L的半导体金属氧化物材料。半导体金属氧化物材料层130L的半导体金属氧化物材料可以沉积为多晶材料，或者可以沉积为非晶材料，并且随后可以在升高的温度下退火成多晶材料，以增大半导体金属氧化物材料的平均晶粒尺寸。半导体金属氧化物材料层130L可以沉积在至少一个下部层级介电材料层3(例如，第二互连层级介电材料层32)的顶面上方和正上方。半导体金属氧化物材料层130L的厚度可以在从30nm至600nm的范围内，诸如在从60nm至300nm的范围内，但是也可以使用更小和更大的厚度。
参考图3A和图3B，示出了在形成半导体金属氧化物鳍130之后的存储器阵列区域100的部分。在一个实施例中，可以在半导体金属氧化物材料层130L的顶面上方施加光刻胶层137，并且可以光刻图案化为至少一个离散的光刻胶材料部分。图案可以是离散的光刻胶材料部分的二维周期阵列。在一个实施例中，离散的光刻胶材料部分的二维周期阵列可以是矩形周期阵列，矩形周期阵列具有沿着第一水平方向hd1的第一节距和沿着第二水平方向hd2的第二节距。第二水平方向hd2可以垂直于第一水平方向hd1。第一节距可以在从100nm至1000nm的范围内。第二节距可以在从50nm至500nm的范围内，但是第一节距和第二节距中的每个也可以使用更小和更大的尺寸。在一个实施例中，每个图案化的离散的光刻胶材料部分可以具有矩形的水平横截面形状。但是可以使用其他水平横截面形状。例如，可以使用椭圆形或卵形、正方形等。
可以执行各向异性蚀刻工艺以蚀刻半导体金属氧化物材料层130L的未掩蔽部分。各向异性蚀刻工艺可以包括反应离子蚀刻工艺，反应离子蚀刻工艺在半导体金属氧化物材料层130L的图案化部分上形成垂直侧壁或基本垂直的侧壁。半导体金属氧化物材料层130L的每个图案化部分可以构成半导体金属氧化物鳍130。在一个实施例中，半导体金属氧化物鳍130的二维周期阵列可以形成在至少一个下部层级介电材料层3的顶面上。每个半导体金属氧化物鳍130可以具有沿着第一水平方向hd1横向延伸的一对纵向侧壁、沿着第二水平方向hd2横向延伸的一对横向侧壁以及一对水平表面，该一对水平表面是半导体金属氧化物鳍130的相应的顶面和底面。在一个实施例中，嵌入在至少一个下部层级介电材料层3的上部中的下部层级金属线(诸如第二金属线42L)可以与半导体金属氧化物鳍130横向偏移，以避免下部层级金属线和半导体金属氧化物鳍130之间的电短路。随后可以例如通过灰化去除光刻胶层137。
参考图4A至图4D，示出了在形成栅极介电层50和栅电极材料层52L之后的处于第一配置的存储器阵列区域的部分。栅极介电层50包括至少一种栅极介电材料，诸如氧化硅、氮氧化硅、介电金属氧化物和/或它们的堆叠件。例如，栅极介电层50可以包括通过正硅酸乙酯(TEOS)与介电金属氧化物层(诸如氧化铝层、氧化铪层或氧化钛层)的热分解或等离子体分解而形成的氧化硅层的层堆叠件。用于栅极介电层的其他合适的介电材料在本发明的预期范围内。可以通过共形沉积至少一个介电材料层来形成栅极介电层50。例如，可以通过化学气相沉积和/或原子层沉积来沉积栅极介电层50。栅极介电层50的厚度可以在从1.0nm至12nm的范围内，诸如从2nm至6nm，但是也可以使用更小和更大的厚度。
栅电极材料层52L可以沉积在栅极介电层50上方。栅电极材料层52L包括至少一种导电材料，诸如元素金属、金属间合金、导电金属化合物(诸如导电金属氮化物材料或导电金属碳化物材料)或金属-半导体合金材料(诸如金属硅化物材料)。例如，栅电极材料层52L可以包括和/或可以基本上由以下中的一种或多种组成：钨、钼、钌、铌、钴、铜、铂、镍、氮化钨、氮化钽、氮化钛和/或其他金属材料。用于栅电极材料层的其他合适的导电材料在本发明的预期范围内。栅电极材料层52L的厚度(如从具有平坦的顶面并且与半导体金属氧化物鳍130横向间隔开的平坦部分测量的)可以在从50nm至500nm的范围内，诸如从100nm至250nm，但是也可以使用更小和更大的厚度。可以通过共形沉积工艺和/或非共形沉积工艺来沉积栅电极材料层52L。例如，可以通过物理气相沉积、化学气相沉积、电镀和/或化学镀来沉积栅电极材料层52L。
参考图5A至图5D，示出了在形成栅电极条52之后的处于第一配置的存储器阵列区域100的部分。可以在栅电极材料层52L上方施加光刻胶层57，并且可以通过光刻曝光和显影将光刻胶层57图案化为线状光刻胶材料部分的阵列。每个线状光刻胶材料部分可以沿着第二水平方向hd2横向延伸。每个线状光刻胶材料部分可以沿着第一水平方向hd1具有均匀的宽度，该宽度小于每个半导体金属氧化物鳍130的沿着第一水平方向hd1的纵向尺寸。具体地，每个线状光刻胶材料部分可以跨过沿着第二水平方向hd2布置的半导体金属氧化物鳍130的相应行的中心部分。每个线状光刻胶材料部分的宽度可以是随后形成的半导体金属氧化物晶体管的栅极长度。例如，每个线状光刻胶材料部分的宽度可以在从20nm至300nm的范围内，诸如从40nm至150nm，但是也可以使用更小和更大的宽度。
可以执行各向异性蚀刻工艺以穿过栅电极材料层52L转印光刻胶层57的线状光刻胶材料部分的阵列中的图案。各向异性蚀刻工艺蚀刻栅电极材料层52L的未掩蔽部分。各向异性蚀刻工艺的终点部分可以对栅极介电层50的材料具有选择性。栅电极材料层52L的每个图案化部分包括栅电极条52，栅电极条52沿着第二水平方向hd2在半导体金属氧化物鳍130的相应行上方横向延伸。每个栅电极条52包括用于相应的下面的行的半导体金属氧化物鳍130的栅电极。换句话说，用于半导体金属氧化物鳍式晶体管的每个栅电极包括相应的半导体金属氧化物鳍130，包括上面的栅电极条52的部分。在提供半导体金属氧化物鳍130的二维周期阵列的实施例中，可以形成栅电极条52的一维周期阵列。每个栅电极可以包括相应的栅电极条52的部分，可以位于栅极介电层50上并且可以沿着第二水平方向hd2跨越相应的下面的半导体金属氧化物鳍130。
在一个实施例中，可以在存储器阵列区域100中提供第一金属互连结构(41V、41L、42V、42L)的子集，诸如第二金属线42L的子集。在该实施例中，每个栅电极条52可以与第一金属互连结构(41V、41L、42V、42L)的相应一个或相应子集接触，该相应一个或相应的子集可以是第二金属线42L的相应一个或相应子集。在栅电极条52可以形成在第一金属互连结构(41V、41L、42V、42L)的相应一个(或相应子集)上的实施例中，每个栅电极条52可以电连接至位于半导体材料层10上的场效应晶体管中的相应一个(可以包括相应的栅极线驱动器晶体管)。
参考图6A至图6E，示出了在去除光刻胶层57并且形成源极区域132和漏极区域138之后的处于第一配置的存储器阵列区域100的部分。例如，可以通过灰化实现光刻胶层57的去除。可以通过执行离子注入工艺将合适的电掺杂剂注入到半导体金属氧化物鳍130的未掩蔽部分中。栅电极条52可以在离子注入工艺期间用作离子注入掩模。可以在半导体金属氧化物鳍130的注入部分中形成过量空穴或过量电子的电掺杂剂包括但不限于Na、K、Mg、Ca、Sr、Y、La、B、Al、Ga、N、P、As、Sb、F、Cl和可以在半导体金属氧化物鳍130中形成空穴或过量电子的其他元素。可选地或附加地，可以可选地执行等离子体处理以改善半导体金属氧化物鳍130中的半导体金属氧化物材料的电特性。可以在每个半导体金属氧化物鳍130的一侧中形成源极区域132，并且可以在每个半导体金属氧化物鳍130的另一侧中形成漏极区域138。每个半导体金属氧化物鳍130中的未注入部分构成沟道区域135，该沟道区域135位于栅电极条52中的相应一个下面。
可以形成鳍式场效应晶体管的二维阵列。每个鳍式场效应晶体管是使用半导体金属氧化物鳍130的部分(即，位于栅电极条52下面的部分)作为沟道区域135的半导体金属氧化物鳍式晶体管。每个鳍式场效应晶体管包括相应的半导体金属氧化物鳍130，并且位于至少一个下部层级介电材料层3的顶面上方。在一个实施例中，半导体金属氧化物鳍130包括氧化铟镓锌(IGZO)。栅电极条52可以位于半导体金属氧化物鳍130的相应行上面，并且可以沿着第一水平方向hd1彼此横向间隔开，并且可以沿着第二水平方向hd2横向延伸。在该实施例中，每个鳍式场效应晶体管包括作为栅电极的栅电极条52中的相应一个的部分。半导体金属氧化物鳍式晶体管的二维阵列可以用作存取晶体管的二维阵列，存取晶体管的二维阵列提供对存储器单元的二维阵列内的相应存储器单元的单独存取。
图7A至图7E示出了在形成存取层级介电材料层70、漏极接触通孔结构78和源极接触通孔结构72之后的处于第一配置的存储器阵列区域100的部分。图7F示出了图7A至图7E的处理步骤处的示例性结构。注意，为了清楚起见，省略了在图7F中的存储器单元-存取晶体管组件101的二维阵列内的许多组件。半导体金属氧化物鳍式晶体管的二维阵列可以用作存取晶体管的二维阵列，存取晶体管的二维阵列控制对随后形成的存储器单元的个性化存取(即，选择晶体管器件)。这样，将在半导体金属氧化物鳍式晶体管的二维阵列的层级处形成的介电材料层称为存取层级介电材料层70。存取层级介电材料层70包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃或多孔介电材料。可以通过化学气相沉积和/或通过旋涂来沉积存取层级介电材料层70。可选地，可以通过化学机械平坦化(CMP)工艺来平坦化存取层级介电材料层70，以为存取层级介电材料层70提供水平的平坦顶面。栅电极条52的最顶部表面和存取层级介电材料层70的顶面之间的垂直距离可以在从50nm至500nm的范围内，诸如从100nm至250nm，但是也可以使用更小和更大的垂直距离。通常地，存取层级介电材料层70可以形成在栅电极条52和半导体金属氧化物鳍130上方并且可以将栅电极条52和半导体金属氧化物鳍130嵌入在其中。如图7F所示，存取层级介电材料层70可以延伸至外周区域200中。
可以将光刻胶层(未示出)施加在存取层级介电材料层70上方，并且可以光刻图案化光刻胶层以在源极区域132、漏极区域138、位于外周区域200中的第一金属互连结构(41V、41L、42V、42L)的子集(可以是第二金属线42L的相应一个或相应子集)以及可选地栅电极条52(在栅电极条52不与第一金属互连结构(41V、41L、42V、42L)的相应下面的一个(诸如第二金属线42L)接触的实施例中)上面的区域中形成开口。可以执行各向异性蚀刻工艺以穿过存取层级介电材料层70转印光刻胶层中的开口的图案。换句话说，可以通过各向异性蚀刻工艺来蚀刻存取层级介电材料层70的未由图案化的光刻胶层掩蔽的部分。可以在光刻胶层中的每个开口下方形成通孔腔。源极区域132、漏极区域138、第一金属互连结构(41V、41L、42V、42L)和/或栅电极条52中的相应一个的顶面可以在穿过存取层级介电材料层70的每个开口和通孔腔的底部处物理地暴露。随后可以例如通过灰化去除光刻胶层。可选地，两个或更多光刻胶层可以用于图案化穿过存取层级介电材料层70的开口的相应子集，以便优化每个通孔腔的深度。源极区域132的至少顶面可以在源极区域132上面的每个通孔腔下方物理地暴露，并且漏极区域138的至少顶面可以在漏极区域138上面的每个通孔腔下方物理地暴露。在一个实施例中，源极区域132的侧壁可以在源极区域132上面的通孔腔下方物理地暴露，并且漏极区域138的侧壁可以在漏极区域138上面的通孔腔下方物理地暴露。可以是第二金属线42L的第一金属互连结构(41V、41L、42V、42L)的顶面可以在第一金属互连结构(41V、41L、42V、42L)上面的每个通孔腔的底部处物理地暴露。栅电极条52的顶面可以在栅电极条52上面的每个通孔腔下方物理地暴露。
可以在每个通孔腔中沉积至少一种金属材料。至少一种金属材料可以包括例如金属阻挡衬里和金属填充材料的组合，金属阻挡衬里包括导电金属氮化物材料(诸如WN、TiN和/或WN)，并且金属填充材料诸如Cu、W、Mo、Co，Ru、另一种元素金属或金属间合金。可以通过平坦化工艺从包括存取层级介电材料层70的顶面的水平面之上去除至少一种金属材料的过量部分。平坦化工艺可以包括凹进蚀刻工艺和/或化学机械平坦化工艺。填充相应的通孔腔的至少一种导电材料的每个剩余部分包括存取层级金属通孔结构(72、78、43V)。
存取层级金属通孔结构(72、78、43V)可以包括与下面的源极区域132的顶面和可选的侧壁接触的源极接触通孔结构72。存取层级金属通孔结构(72、78、43V)可以包括与下面的漏极区域138的顶面以及可选的侧壁接触的漏极接触通孔结构78。存取层级金属通孔结构(72、78、43V)可以包括与相应的第二金属线42L的顶面接触的第二金属通孔结构43V。在下部互连层级结构包括不同数量的介电材料层的实施例中，垂直延伸穿过位于外周区域200中的存取层级介电材料层70的部分的金属通孔结构可以与位于不同层级处的金属线接触。可选地，存取层级金属通孔结构(72、78、43V)可以包括与栅电极条52的相应一个的顶面接触的栅极接触通孔结构(未示出)。在该实施例中，栅电极条52可以横向延伸至外周区域200的边缘，并且可以在外周区域内或附近的栅电极条52的端部处形成栅极接触通孔结构，以减少存储器阵列区域100内的金属通孔结构的混乱。每个存取层级金属通孔结构(72、78、43V)都嵌入在存取层级介电材料层70内。
可以同时形成存取层级金属通孔结构(72、78、43V)。换句话说，可以使用相同组的沉积工艺来沉积至少一种金属材料，至少一种金属材料沉积到延伸穿过存取层级介电材料层70的通孔腔中，并且相同的平坦化工艺限定存取层级金属通孔结构(72、78、43V)的顶面。因此，在形成漏极接触通孔结构78和源极接触通孔结构72的同时，可以在第一金属互连结构(41V、41L、42V、42L)(例如，第二金属线42L)中的相应一个的顶面正上方形成外周区域200中的存取层级金属通孔结构(72、78、43V)(诸如第二金属通孔结构43V)。因此，每个存取层级金属通孔结构(72、78、43V)可以包括相同的金属材料。例如，每个存取层级金属通孔结构(72、78、43V)可以包括金属阻挡衬里材料(诸如TiN、TaN和/或WN)和相同的金属填充材料的相同组合。每个存取层级金属通孔结构(72、78、43V)的顶面可以形成在同一水平面内。例如，每个第二金属通孔结构43V可以具有位于与漏极接触通孔结构78和源极接触通孔结构72的顶面相同的水平面内的相应顶面。
参考图8A至图8E，示出了在形成源极线82和金属板88之后的处于第一配置的存储器阵列区域100的部分。图8F示出了图8A至图8E的处理步骤处的示例性结构。注意，为了清楚起见，省略了图8F中的存储器单元-存取晶体管组件101的二维阵列内的许多组件。
在形成存取层级金属通孔结构(72、78、43V)之后，可以在存取层级介电材料层70上方沉积介电材料层。介电材料层在本文中称为源极线层级介电材料层80。在存取层级介电材料层70形成在第二互连层级介电材料层32的顶面上的实施例中，存取层级介电材料层70和源极线层级介电材料层80的组合构成第三互连层级介电材料层33，第二互连层级介电材料层32是第二互连层级结构L2的组件，第三互连层级介电材料层33是第三互连层级结构L3的组件。源极线层级介电材料层80包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃或多孔介电材料。可以通过化学气相沉积或通过旋涂来沉积源极线层级介电材料层80。源极线层级介电材料层80的厚度可以在从50nm至300nm的范围内，但是也可以使用更小和更大的厚度。
可以在源极线层级介电材料层80上方施加光刻胶层，并且可以光刻图案化光刻胶层以在其中形成开口。开口的图案可以包括线状开口和衬垫状开口。例如，可以在每个源极接触通孔结构72的区域上方形成线状开口，并且可以在每个漏极接触通孔结构78的区域上方形成衬垫状开口。此外，可以在第二金属通孔结构43V和栅极接触通孔结构(如果存在)的每个区域上方形成线状开口或衬垫状开口。在一个实施例中，光刻胶层可以包括沿着第二水平方向hd2横向延伸的多个线状开口，使得每个线状开口位于沿着第二水平方向hd2布置的源接触通孔结构72的相应行上面。
可以执行各向异性蚀刻工艺，以穿过源极线层级介电材料层80转印光刻胶层中的开口的图案。存取层级金属通孔结构(72、78、43V)的至少一个顶面可以在光刻胶层中的开口下方形成的每个腔下方物理地暴露。随后可以例如通过灰化去除光刻胶层。
至少一种金属材料可以沉积在源极线层级介电材料层80中的每个腔中。至少一种金属材料可以包括例如金属阻挡衬里(包括导电金属氮化物材料(诸如WN、TiN和/或WN))和金属填充材料(诸如Cu、W、Mo、Co、Ru、另一种元素金属或金属间合金)的组合。可以通过平坦化工艺从包括源极线层级介电材料层80的顶面的水平面之上去除至少一种金属材料的过量部分。平坦化工艺可以包括凹进蚀刻工艺和/或化学机械平坦化工艺。填充源极线层级介电材料层80中的相应腔中的至少一种导电材料的每个剩余部分包括源极线层级互连结构(82、88、43L)。
源极线层级互连结构(82、88、43L)可以包括源极线82，该源极线82与源极接触通孔结构72的相应行接触并且沿着第二水平方向hd2横向延伸。因此，源极线82的纵向方向可以平行于栅电极条52的纵向方向。在一个实施例中，源极线82可以形成为沿着第一水平方向hd1具有第一节距的一维周期阵列。源极线82可以沿着第一水平方向hd1横向地间隔开。通常地，源极线82可以通过源极接触通孔结构72的相应行电连接至位于鳍式场效应晶体管的二维阵列内的场效应晶体管的相应行内的源极区域132的相应集合。
源极线层级互连结构(82、88、43L)可以包括金属板88，金属板88与漏极接触通孔结构78中的相应一个的顶面接触。在一个实施例中，金属板88可以形成为沿着第一水平方向hd1具有第一节距并且沿着第二水平方向hd2具有第二节距的周期二维阵列。在一个实施例中，金属板88的尺寸可以调节为使得随后形成的相应存储器单元的整个区域适合于相应金属板88的外周内部。
源极线层级互连结构(82、88、43L)可以包括可以形成在外周区域200中的金属线。在源极线层级介电材料层80构成第三互连层级介电材料层33的实施例中，这种金属线可以是第三金属线43L，该第三互连层级介电材料层33是第三互连层级结构的组件。在该实施例中，第三金属线43L可以与至少一个第二金属通孔结构43V接触。在栅极接触通孔结构嵌入在存取层级介电材料层中的实施例中，源极线层级互连结构(82、88、43L)可以包括栅极连接金属线(未示出)或栅极连接金属焊盘(未示出)，栅极连接金属线或栅极连接金属焊盘可以用于在每个栅电极条52和位于半导体材料层10上的相应的场效应晶体管(可以包括字线驱动器晶体管)之间提供电连接。
形成在外周区域200中的每个源极线层级互连结构(诸如第三金属线43L)可以与存取层级金属通孔结构中的相应一个(诸如第二金属通孔结构43V中的相应一个)的顶面接触。形成在外周区域200中的每个源极线层级互连结构(诸如第三金属线43L)可以与金属板88和源极线82的形成同时形成。
图9A至图9E示出了在形成存储器单元150之后的处于第一配置的存储器阵列区域100的部分。在半导体金属氧化物鳍式晶体管形成为二维周期阵列的实施例中，存储器单元150可以形成为存储器单元150的二维周期阵列。在一个实施例中，每个存储器单元150可以包括磁隧道结、铁电隧道结、相变存储器材料或空位调制的导电氧化物材料部分。此外，每个存储器单元150可以包括第一电极126和第二电极158，第一电极126包括金属材料并且与金属板88中的相应一个接触，并且第二电极158包括金属材料并且保护下面的存储器单元150的数据存储部分。在第一电极126(即，底部电极)和第二电极158(即，顶部电极)之间提供存储器元件。
在说明性示例中，在存储器单元150包括磁性隧道结的实施例中，存储器单元150可以包括层堆叠件，该层堆叠件从底部到顶部包括第一电极126、促进上面的材料层的晶体生长的金属晶种层128、合成反铁磁(SAF)结构140、隧道阻挡层146、自由磁化层148和第二电极158。在省略第一电极126的情况下，金属板88可以用作第一电极。SAF结构140从底部到顶部可以包括硬磁化层141、反铁磁耦接层142和参考磁化层143。
第一电极126包括金属材料，诸如TiN、TaN、WN、W、Cu、Al、Ti、Ta、Ru、Co、Mo、Pt、它们的合金和/或它们的组合。用于第一电极的其他合适的金属材料在本发明的预期范围内。第一电极126的厚度可以在从10nm至100nm的范围内，但是也可以使用更小和更大的厚度。金属晶种层128可以包括钛、钌或引起后续材料层的晶体生长的另一种过渡金属。用于金属晶种层的其他合适的金属晶种材料在本发明的预期范围内。金属晶种层128的厚度可以在从3nm至30nm的范围内，但是也可以使用更小和更大的厚度。SAF结构140的硬磁化层141可以包括硬铁磁材料，诸如PtMn、IrMn、RhMn、FeMn、OsMn等。用于硬磁化层141的其他合适的硬铁磁材料在本发明的预期范围内。SAF结构140的反铁磁耦接层142可以包括钌或铱。用于反铁磁耦接层142的其他合适的反铁磁材料在本发明的预期范围内。可以选择反铁磁耦接层的厚度，使得由反铁磁耦接层引起的交换相互作用将硬磁化层和参考磁化层的相对磁化方向稳定在相反的方向上，即，反平行对准。SAF结构140的参考磁化层143可以包括硬铁磁材料，诸如Co、CoFe、CoFeB、CoFeTa、NiFe、CoPt、CoFeNi等。用于参考磁化层143的其他合适的硬铁磁材料在本发明的预期范围内。SAF结构140的厚度可以在从5nm至30nm的范围内，但是也可以使用更小和更大的厚度。隧道阻挡层146可以包括隧道阻挡材料，诸如氧化镁(MgO)、氧化铝(Al2O3)、氮化铝(AlN)、氮氧化铝(AlON)、氧化铪(HfO2)或氧化锆(ZrO2)。用于隧道阻挡层的其他合适的隧道阻挡材料在本发明的预期范围内。隧道阻挡层146的厚度可以是0.7nm至2.0nm，但是也可以使用更小和更大的厚度。自由磁化层148包括具有与SAF结构140中的参考磁化层的磁化方向平行或反平行的两个稳定的磁化方向的铁磁材料。自由磁化层148包括硬铁磁材料，诸如Co、CoFe、CoFeB、CoFeTa、NiFe、CoPt、CoFeNi等。用于自由磁化层的其他合适的硬铁磁材料在本发明的预期范围内。自由磁化层148的厚度可以在从1nm至6nm的范围内，但是也可以使用更小和更大的厚度。第二电极158包括至少一种金属材料，诸如TiN、TaN、WN、W、Cu、Al、Ti、Ta、Ru、Co、Mo、Pt、它们的合金和/或它们的组合。用于第二电极的其他合适的金属材料在本发明的预期范围内。第二电极158的厚度可以在从10nm至100nm的范围内，但是也可以使用更小和更大的厚度。
通常地，可以通过沉积毯式(未图案化的)存储器材料层，形成离散的蚀刻掩模材料部分(可以是光刻胶材料部分、硬掩模材料部分或其他图案化材料部分)的二维阵列(覆盖位于金属板88上面的毯式存储器材料层的部分)，以及通过使用至少一种各向异性蚀刻工艺和/或离子研磨去除毯式存储器材料层的未掩蔽部分来形成存储器单元150的二维阵列。可以例如通过灰化或通过溶解在蚀刻剂中来去除离散的蚀刻掩模材料部分的阵列。在一个实施例中，每个存储器单元150可以形成在相应的金属板88的顶面上。在一个实施例中，每个存储器单元150包括第一电极126，该第一电极126通过第一导电路径电连接至相应的半导体金属氧化物鳍130内的相应的漏极区域138。例如，第一导电路径可以包括漏极接触通孔结构78和金属板88。
图10A至图10E示出了在形成存储器层级介电材料层90和存储器单元接触通孔结构98之后的处于第一配置的存储器阵列区域100的部分。图10F示出了图10A至图10E的处理步骤处的示例性结构。注意，为了清楚起见，省略了图10F中的存储器单元-存取晶体管组件101的二维阵列内的许多组件。
存储器层级介电材料层90可以形成在存储器单元150的二维阵列的层级处，并且横向围绕存储器单元150的二维阵列并且将存储器单元150的二维阵列嵌入在其中。存储器层级介电材料层90包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃或多孔介电材料。可以通过化学气相沉积和/或通过旋涂来沉积存储器层级介电材料层90。存储器层级介电材料层90可以沉积有平坦的顶面。存储器层级介电材料层90的厚度可以在从50nm至500nm的范围内，诸如从100nm至250nm，但是也可以使用更小和更大的厚度。通常地，如图10F所示，存储器层级介电材料层90延伸至外周区域200中。
可以在存储器层级介电材料层90上方施加光刻胶层(未示出)，并且可以光刻图案化光刻胶层以在存储器单元150、外周区域200中的第三金属线43L、源极线82和/或嵌入在源极线层级介电材料层80中的栅极连接金属线(未示出)或栅极连接金属焊盘(未示出)上面的区域中形成开口。可以执行各向异性蚀刻工艺以穿过存储器层级介电材料层90转印光刻胶层中的开口的图案。换句话说，可以通过各向异性蚀刻工艺来蚀刻存储器层级介电材料层90中的未由图案化的光刻胶层掩蔽的部分。可以在光刻胶层中的每个开口下方形成通孔腔。存储器单元150中的相应一个、外周区域200中的第三金属线43L、源极线82和/或栅极连接金属线(未示出)或栅极连接金属焊盘(未示出)的顶面可以在穿过存储器层级介电材料层90的每个开口和通孔腔的底部处物理地暴露。随后可以例如通过灰化去除光刻胶层。
至少一种金属材料可以沉积在每个通孔腔中。至少一种金属材料可以包括例如金属阻挡衬里(包括导电金属氮化物材料(诸如WN、TiN和/或WN))和金属填充材料(诸如Cu、W、Mo、Co、Ru、另一种元素金属或金属间合金)的组合。用于存储器层级金属通孔的其他合适的金属填充材料可以在本发明的预期范围内。可以通过平坦化工艺从包括存储器层级介电材料层90的顶面的水平面之上去除至少一种金属材料的过量部分。平坦化工艺可以包括凹进蚀刻工艺和/或化学机械平坦化工艺。填充相应的通孔腔的至少一种导电材料的每个剩余部分包括存储器层级金属通孔结构(98、44V)。
存储器层级金属通孔结构(98、44V)可以包括与相应的存储器单元150的顶面(诸如相应的第二电极158的顶面)接触的存储器单元接触通孔结构98。在省略第二电极158的情况下，存储器单元接触通孔结构98可以用作第二电极。存储器层级金属通孔结构(98、44V)可以包括与外周区域200中的相应第三金属线43L的顶面接触的第三金属通孔结构44V。可选地，存储器层级金属通孔结构(98、44V)可以包括与相应的源极线82、相应的栅极连接金属线(未示出)或相应的栅极连接金属焊盘(未示出)的顶面接触的附加连接通孔结构(未示出)。
可以同时形成存储器层级金属通孔结构(98、44V)。换句话说，可以使用相同组的沉积工艺来沉积至少一种金属材料，该至少一种金属材料沉积到延伸穿过存储器层级介电材料层90的通孔腔中，并且相同的平坦化工艺限定存储器层级金属通孔结构(98、44V)的顶面。因此，在形成漏极接触通孔结构78和源极接触通孔结构72的同时，可以在外周区域200中的源极线层级互连结构(82、88、43L)中的相应一个(诸如第三金属通孔结构44V)的顶面正上方形成外周区域200中的存储器层级金属通孔结构(诸如第三金属通孔结构44V)。因此，每个存储器层级金属通孔结构(98、44V)可以包含相同的金属材料。例如，每个存储器层级金属通孔结构(98、44V)可以包括金属阻挡衬里材料(诸如TiN、TaN和/或WN)和相同的金属填充材料的相同组合。每个存储器层级金属通孔结构(98、44V)的顶面可以形成在同一水平面内。例如，每个第三金属通孔结构43V可以具有与存储器单元接触通孔结构98的顶面位于同一水平面内的相应的顶面。每个存储器单元接触通孔结构98可以于存储器单元150的顶面接触，并且可以嵌入在存储器层级介电材料层90中。
在形成存储器层级金属通孔结构(98、44V)之后，可以在存储器层级介电材料层90上方沉积介电材料层。介电材料层在本文中称为位线层级介电材料层110。在实施例中，其中存取层级介电材料层70和源极线层级介电材料层80的组合形成为第三互连层级介电材料层33(为第三互连层级结构L3的组件)，存储器层级介电材料层90和位线层级介电材料层110的组合构成第四互连层级介电材料层34(为第四互连层级结构L4的组件)。位线层级介电材料层110包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃或多孔介电材料。可以通过化学气相沉积或通过旋涂来沉积位线层级介电材料层110。位线层级介电材料层110的厚度可以在从50nm至300nm的范围内，但是也可以使用更小和更大的厚度。
可以在位线层级介电材料层110上方施加光刻胶层，并且可以光刻图案化光刻胶层以在其中形成开口。开口的图案可以包括线状开口和衬垫状开口。例如，沿着第一水平方向hd1横向延伸的线状开口可以形成在存储器单元接触通孔结构98的每列上方。附加线状开口和/或衬垫状开口可以形成在其他存储器层级金属通孔结构(98、44V)上方。
可以执行各向异性蚀刻工艺以穿过位线层级介电材料层110转印光刻胶层中的开口的图案。存储器层级金属通孔结构(98、44V)的至少一个顶面可以在形成在光刻胶层中的开口下方的每个腔下方物理地暴露。随后可以例如通过灰化去除光刻胶层。
至少一种金属材料可以沉积在位线层级介电材料层110中的每个腔中。至少一种金属材料可以包括例如金属阻挡衬里(包括导电金属氮化物材料(诸如WN、TiN和/或WN))和金属填充材料(诸如Cu、W、Mo、Co、Ru、另一种元素金属或金属间合金)的组合。可以通过平坦化工艺从包括位线层级介电材料层110的顶面的水平面之上去除至少一种金属材料的过量部分。平坦化工艺可以包括凹进蚀刻工艺和/或化学机械平坦化工艺。填充位线层级介电材料层110中的相应腔的至少一种导电材料的每个剩余部分包括位线层级互连结构(118、44L)。
位线层级互连结构(118、44L)可以包括位线118，位线118与存储器单元接触通孔结构98的相应列接触并且沿着第一水平方向hd1横向延伸。因此，位线118的纵向方向可以垂直于栅电极条52的纵向方向。在一个实施例中，位线118可以形成为沿着第二水平方向hd2具有第二节距的一维周期阵列。位线118可以沿着第二水平方向hd2横向地间隔开。位线118可以位于存储器单元150的相应列上面并且可以电连接至存储器单元150的相应列，存储器单元150的相应列是存储器单元150的二维阵列内的存储器单元150的集合。在一个实施例中，存储器单元150的每个第二电极158可以例如通过相应的存储器单元接触通孔结构98电连接至相应的位线118。
可以形成附加介电材料层(未示出)和附加金属互连结构(未示出)，它们统称为上部层级金属互连结构。在第一金属互连结构(41V、41L、42V、42L)之上形成的所有金属互连结构的集合在本文中称为第二金属互连结构。第二金属互连结构包括形成在存取层级介电材料层70、源极线层级介电材料层80、存储器层级介电材料层90和位线层级介电材料层110内的金属互连结构。每条位线118可以通过第二金属互连结构和第一金属互连结构(41V、41L、42V、42L)的子集电连接至半导体材料层10上的场效应晶体管中的相应一个。
在一个实施例中，衬底8可以包括半导体衬底，并且可以包括单晶半导体层作为半导体材料层10，并且可以位于至少一个下部层级介电材料层3下面。包括相应的单晶半导体沟道的场效应晶体管可以位于单晶半导体层上。每条位线118可以通过嵌入在至少一个下部层级介电材料层3、存取层级介电材料层70、源极线层级介电材料层80和存储器层级介电材料层90内的金属互连结构的相应子集电连接至场效应晶体管中的相应一个。每条源极线82可以通过嵌入在至少一个下部层级介电材料层3和存取层级介电材料层70内的金属互连结构的相应子集电连接至场效应晶体管中的相应一个。在一个实施例中，第一金属互连结构(41V、41L、42V、42L)中的至少一个可以通过位于至少一个下部层级介电材料层3的顶面上面的第二金属互连结构的子集电连接至位线118。
在一个实施例中，栅电极条52可以形成在第一金属互连结构(41V、41L、42V、42L)中的一个(诸如第二金属线42L)上，或者通过第二金属互连结构的子集和第一金属互连结构(41V、41L、42V、42L)的子集电连接至半导体材料层10上的场效应晶体管中的一个。在一个实施例中，半导体材料层10上的场效应晶体管可以通过嵌入在至少一个下部层级介电材料层3中的金属互连结构的集合电连接至半导体金属氧化物鳍式晶体管的栅电极(包括栅电极条52的部分)。
虽然使用存储器单元150的二维阵列形成在半导体金属氧化物鳍式晶体管的二维阵列的层级之上的实施例来描述本发明，但是本文明确地预期在存储器单元150的二维阵列之上形成半导体金属氧化物鳍式晶体管的二维阵列的实施例。在该实施例中，每个存储器单元150的第一电极126可以形成在第二电极158和存储器单元150的存储器元件之上，并且可以修改金属互连结构以在存储器单元150的每个第一电极126与半导体金属氧化物鳍式晶体管的漏极区域138之间提供电连接。
通常地，存储器单元150的二维阵列可以与鳍式场效应晶体管的二维阵列垂直偏移。每个存储器单元150可以包括相应的第一电极126、相应的存储器元件和相应的第二电极158，相应的第一电极126电连接至鳍式场效应晶体管的二维阵列中的相应一个的漏极区域138。
参考图11A至图11E，示出了处于可选配置的存储器阵列区域100的部分，可以通过在每个半导体金属氧化物晶体管中形成多个半导体金属氧化物鳍130来从图10A至图10E所示的第一配置得到该可选配置。具体地，可以在存储器单元-存取晶体管组件101的每个单元区域内形成沿着第二水平方向hd2横向间隔开并且沿着第一水平方向hd1对准的两个或更多半导体金属氧化物鳍130。每个源极接触通孔结构72可以与相应的存储器单元-存取晶体管组件101的半导体金属氧化物鳍130的所有源极区域132接触，并且每个漏极接触通孔结构78可以与相应的存储器单元-存取晶体管组件101的半导体金属氧化物鳍130的所有漏极区域138接触。可以使用存储器单元-存取晶体管组件101中的多个半导体金属氧化物鳍130来增大每个存储器单元-存取晶体管组件101的半导体金属氧化物鳍式晶体管的导通电流，并且提供相应的存储器单元150的有效编程、擦除和读取。
参考图12A至图12E，示出了在形成栅电极条52和辅助源极线42之后的处于第二配置的存储器阵列区域100的部分。可以通过执行对光刻胶层57中的图案具有修改的图5A至图5D的处理步骤从图4A至图4D所示的第一配置得到12A至图12E中所述的第二配置。具体地，可以光刻图形化在图5A至图5D的处理步骤处使用的光刻胶层57，以提供位于每个相邻行的半导体金属氧化物鳍130之间的线状光刻胶材料部分。这样，线状光刻胶材料部分可以沿着第二水平方向hd2横向延伸，并且可以完全位于半导体金属氧化物鳍130的区域外部。
可以执行各向异性蚀刻工艺以图案化栅电极材料层52L。各向异性蚀刻工艺可以与在图5A至图5D的处理步骤处使用的各向异性蚀刻工艺相同。栅电极材料层52L的剩余图案化部分包括栅电极条52(可以与第一配置中的相同)和辅助源极线42。在一个实施例中，辅助源极线42可以形成为沿着第一水平方向具有第一节距的周期一维阵列。辅助源极线42和栅电极条52可以具有相同的材料部分。辅助源极线42可以位于至少一个下部层级介电材料层3的顶面上。辅助源极线42的厚度可以与栅电极条52的平坦部分的厚度相同，栅电极条52的该平坦部分与至少一个下部层级介电材料层3的顶面接触。
参考图13A至图13F，可以执行图6A至图6E的处理步骤以在每个半导体金属氧化物鳍130中形成源极区域132、漏极区域138和沟道区域135。
参考图14A至图14F，可以执行具有修改的图7A至图7F的处理步骤，以形成源极接触通孔结构72、漏极接触通孔结构78、源极连接通孔结构74、第二金属通孔结构43V以及可选的栅极接触通孔结构(未示出)。可以在形成源极接触通孔结构72、漏极接触通孔结构78、第二金属通孔结构43V和可选的栅极接触通孔结构的同时，形成穿过位于辅助源极线42中的相应一个的顶面正上方的存取层级介电材料层70的源极连接通孔结构74。这样，源极连接通孔结构74可以具有与源极接触通孔结构72、漏极接触通孔结构78、第二金属通孔结构43V以及可选的栅极接触通孔结构相同的材料组分。此外，源极连接通孔结构74的顶面可以位于包括源极接触通孔结构72、漏极接触通孔结构78、第二金属通孔结构43V和可选的栅极接触通孔结构的顶面的同一水平面内。每条辅助源极线42可以与沿着第二水平方向hd2布置的源极连接通孔结构74的相应行接触。
参考图15A至图15F，可以执行对源极线82的图案具有修改的图8A至图8F的处理步骤。在该实施例中，可以沿着第一水平方向加宽源极线82，以提供与沿着第二水平方向hd2布置的源极连接通孔结构74的相应行的面积重叠。因此，每条源极线82可以与源极接触通孔结构72的相应行和源极连接通孔结构74的相应行的顶面接触。
每个源极接触通孔结构72可以与相应的半导体金属氧化物鳍130内的相应的源极区域132接触，并且可以被嵌入在存取层级介电材料层70内。每条源极线82可以沿着第二水平方向hd2横向延伸，并且可以与源极接触通孔结构72的相应集合和源极连接通孔结构74的相应集合接触。每个源极连接通孔结构74可以与相应的源极线82的底面接触。每条辅助源极线42可以位于至少一个下部层级介电材料层3的顶面上，并且可以是与栅电极条52(包括半导体金属氧化物鳍式晶体管的栅电极)相同的材料，并且可以与源极连接通孔结构74的相应行的底面接触。
参考图16A至图16F，可以执行图9A至图9E和图10A至图10F的处理步骤以形成存储器单元150的二维阵列、存储器层级介电材料层90、各个存储器层级金属通孔结构(98、44V)、位线层级介电材料层110和各个位线层级互连结构(118、44L)。
参考图17A至图17F，示出了处于另一可选配置的存储器阵列区域100的部分，可以通过在每个半导体金属氧化物晶体管中形成多个半导体金属氧化物鳍130从图16A至图16F中所示的第二配置得到该另一可选配置。具体地，可以在存储器单元-存取晶体管组件101的每个单元区域内形成沿着第二水平方向hd2横向间隔开并且沿着第一水平方向hd1对准的两个或更多半导体金属氧化物鳍130。每个源极接触通孔结构72可以与相应的存储器单元-存取晶体管组件101的半导体金属氧化物鳍130的所有源极区域132接触，并且每个漏极接触通孔结构78可以与相应的存储器单元-存取晶体管组件101的半导体金属氧化物鳍130的所有漏极区域138接触。可以使用存储器单元-存取晶体管组件101中的多个半导体金属氧化物鳍130来增大每个存储器单元-存取晶体管组件101的半导体金属氧化物鳍式晶体管的导通电流，并且提供相应存储器单元150的有效编程、擦除和读取。
参考图18，示出了在形成嵌入有上部层级金属互连结构的上部层级介电材料层之后的示例性结构。在第二互连层级结构L2上方形成存储器单元-存取晶体管组件101的阵列的实施例中，第三互连层级结构L3可以包括存取层级介电材料层70和源极线层级介电材料层80以及嵌入其中的所有器件结构，并且第四互连层级结构L4可以包括存储器层级介电材料层90和位线层级介电材料层110以及嵌入其中的所有器件结构。随后可以形成附加互连层级结构，在本文中称为上部互连层级结构(L4、L5、L6、L7)。例如，上部互连层级结构(L4、L5、L6、L7)可以包括第四互连层级结构L4、第五互连层级结构L5、第六互连层级结构L6和第七互连层级结构L7。第四互连层级结构L4可以包括嵌入有第四金属互连结构(44V、44L)的第四互连层级介电材料层34，第四金属互连结构可以包括第三金属通孔结构44V和第四金属线44L。第五互连层级结构L5可以包括嵌入有第五金属互连结构(45V、45L)的第五互连层级介电材料层35，第五金属互连结构可以包括第四金属通孔结构45V和第五金属线45L。第六互连层级结构L6可以包括嵌入有第六金属互连结构(46V、46L)的第六互连层级介电材料层36，第六金属互连结构可以包括第五金属通孔结构46V和第六金属线46L。第七互连层级结构L7可以包括嵌入有第六金属通孔结构47V(是第七金属互连结构)和金属接合焊盘47B的第七互连层级介电材料层37。金属接合焊盘47B可以配置为用于焊料接合(可以使用C4球接合或引线接合)，或者可以配置为用于金属至金属接合(诸如铜至铜接合)。
每个互连层级介电材料层可以称为互连层级介电(ILD)层30。每个金属互连结构可以称为金属互连结构40。金属通孔结构和位于同一互连层级结构(L2-L7)内的上面的金属线的每个组合可以通过使用两个单镶嵌工艺顺序形成为两个离散的结构，或者可以使用双镶嵌工艺同时形成为单一结构。每个金属互连结构40可以包括相应的金属衬里(诸如厚度在从2nm至20nm的范围内的TiN、TaN或WN层)和相应的金属填充材料(诸如W、Cu、Co、Mo、Ru、其他元素金属或它们的合金或它们的组合)。各个蚀刻停止介电层和介电覆盖层可以插入在ILD层30的垂直相邻对之间，或者可以合并到一个或多个ILD层30中。
虽然使用存储器单元-存取晶体管组件101的阵列可以形成为第三互连层级结构L3和第四互连层级结构L4的组件的实施例来描述本发明，但是本文明确地预期存储器单元-存取晶体管组件101的阵列形成为任何其他互连层级结构的组件的实施例。此外，虽然使用可以形成八个互连层级结构的集合的实施例描述了本发明，但是本文明确地预期使用不同数量的互连层级结构的实施例。另外，本文明确预期在存储器阵列区域100中的多个互连层级结构内提供存储器单元-存取晶体管组件101的两个或更多阵列的实施例。
参考图19，流程图示出了根据本发明的实施例的用于制造半导体器件的步骤。参考步骤1910和图1A至图2B，可以在至少一个下部层级介电材料层3的顶面上方沉积半导体金属氧化物材料层130L。参考步骤1920和图3A和图3B、图11A至图11E和图18，可以图案化半导体金属氧化物材料层130L以提供半导体金属氧化物鳍130。参考步骤1930和图4A至图4D、图11A至图11E和图18，可以在半导体金属氧化物鳍130上方形成栅极介电层50。参考步骤1940和图5A至图5D、图11A至图11E、图12A至图12E和图18，可以在栅极介电层50上方形成横跨半导体金属氧化物鳍130的栅电极条52。参考步骤1950和图7A至图7E、图11A至图11E、图13A至图14F和图18，可以在栅电极条52和半导体金属氧化物鳍130上方形成存取层级介电材料层70。参考步骤1960和图8A至图10F、图11A至图11E、图15A至图17F和图18，可以在存取层级介电材料层70上方形成嵌入在存储器层级介电材料层90中的存储器单元150。存储器单元150包括第一电极126、存储器元件和第二电极158，第一电极126通过第一导电路径电连接至半导体金属氧化物鳍130内的漏极区域138。
参考所有附图并且根据本发明的各个实施例，提供了一种半导体器件，包括：半导体金属氧化物鳍130，位于至少一个下部层级介电材料层3的顶面上方并且沿着第一水平方向hd1延伸并且具有沿着第二水平方向hd2的宽度；栅极介电层50，位于半导体金属氧化物鳍130的顶面和侧壁上；栅电极(包括栅电极条52的部分)，位于栅极介电层50上，并且沿着第二水平方向hd2跨越半导体金属氧化物鳍130；存取层级介电材料层70，嵌入有栅电极和半导体金属氧化物鳍130；存储器单元150，嵌入在存储器层级介电材料层90中，该存储器层级介电材料层90与存取层级介电材料层70垂直偏移，并且存储器单元150包括第一电极126、存储器元件(诸如但不限于磁隧道结(128、140、146、148))和第二电极158；以及位线118，位于存储器单元150上面，其中：第一电极126通过第一导电路径(78、88)电连接至半导体金属氧化物鳍130内的漏极区域138；并且第二电极158电连接至位线118。
根据本发明的另一方面，提供了二维存储器阵列，包括：鳍式场效应晶体管的二维阵列，该鳍式场效应晶体管包括相应的半导体金属氧化物鳍130，并且位于至少一个下部层级介电材料层3的顶面上方；栅电极条52，位于半导体金属氧化物鳍130的相应行上面，沿着第一水平方向hd1彼此横向间隔开，并且每个沿着第二水平方向hd2横向延伸，其中每个鳍式场效应晶体管包括：栅电极条52中的相应一个的部分作为栅电极；存储器单元150的二维阵列，与鳍式场效应晶体管的二维阵列垂直偏移，并且包括相应的第一电极126、相应的存储器元件和相应的第二电极158，该第一电极126电连接至鳍式场效应晶体管的二维阵列中的相应一个的漏极区域138；和位线118，沿着第一水平方向hd1横向延伸，沿着第二水平方向hd2横向间隔开，并且电连接至存储器单元150的二维阵列内的存储器单元150的集合。栅电极条52可以用作用于二维存储器阵列的字线，该二维存储器阵列是存储器单元-存取晶体管组件101的二维阵列。
本发明的各个实施例提供了一种存储器单元-存取晶体管组件101的二维阵列，包括半导体金属氧化物鳍式晶体管和完全嵌入有两个互连层级结构(形成为后段制程结构的部分)的存储器单元150的串联连接。用于存储器单元-存取晶体管组件101的二维阵列的外周电路可以提供在位于半导体衬底中的半导体材料层10的顶面上。此外，可以垂直地堆叠存储器单元-存取晶体管组件101的多于两个的二维阵列。可以通过使用半导体金属氧化物鳍式晶体管的二维阵列作为存取晶体管来有效地使用存储器管芯的区域，存取晶体管与存储器单元150的二维阵列内的存储器单元150中的相应一个串联连接，并且完全嵌入在互连层级内。因此，可以使用本发明的各个实施例来提供具有更高的器件密度的紧凑型存储器器件。
本申请的一些实施例提供了一种半导体器件，包括：半导体金属氧化物鳍，位于至少一个下部层级介电材料层的顶面上方，并且沿着第一水平方向延伸并且具有沿着第二水平方向的宽度；栅极介电层，位于所述半导体金属氧化物鳍的顶面和侧壁上；栅电极，位于所述栅极介电层上，并且沿着所述第二水平方向跨越所述半导体金属氧化物鳍；存取层级介电材料层，嵌入有所述栅电极和所述半导体金属氧化物鳍；存储器单元，嵌入在与所述存取层级介电材料层垂直偏移的存储器层级介电材料层中，并且包括第一电极、存储器元件和第二电极；以及位线，位于所述存储器单元上面，其中：所述第一电极通过第一导电路径电连接至所述半导体金属氧化物鳍内的漏极区域；并且所述第二电极电连接至所述位线。
在一些实施例中，半导体器件，还包括：半导体衬底，包括单晶半导体层并且位于所述至少一个下部层级介电材料层下面；以及场效应晶体管，位于所述单晶半导体层上并且包括相应的单晶半导体沟道。
在一些实施例中，半导体器件还包括第一金属互连结构，所述第一金属互连结构嵌入在所述至少一个下部层级介电材料层中并且电连接至位于所述单晶半导体层上的所述场效应晶体管的相应节点，其中，所述第一金属互连结构中的至少一个通过位于所述至少一个下部层级介电材料层的顶面上面的第二金属互连结构的子集电连接至所述位线。
在一些实施例中，所述第一导电路径包括：漏极接触通孔结构，与所述半导体金属氧化物鳍内的所述漏极区域接触并且嵌入在所述存取层级介电材料层内；以及金属板，与所述漏极接触通孔结构的顶面接触。
在一些实施例中，半导体器件还包括：源极接触通孔结构，与所述半导体金属氧化物鳍内的源极区域接触并且嵌入在所述存取层级介电材料层内；以及源极线，与所述源极接触通孔结构接触并且沿着所述第二水平方向横向延伸。
在一些实施例中，半导体器件还包括：半导体衬底，包括单晶半导体层并且位于所述至少一个下部层级介电材料层下面；场效应晶体管，位于所述单晶半导体层上并且包括相应的单晶半导体沟道，其中：位于所述单晶半导体层上的所述场效应晶体管中的一个电连接至所述位线；并且位于所述单晶半导体层上的所述场效应晶体管中的第二个电连接至所述源极线。
在一些实施例中，位于所述单晶半导体层上的所述场效应晶体管中的一个通过嵌入在所述至少一个下部层级介电材料层中的金属互连结构的集合电连接至所述栅电极。
在一些实施例中，半导体器件还包括：辅助源极线，所述辅助源极线位于所述至少一个下部层级介电材料层的顶面上，包括与所述栅电极相同的材料，并且与源极连接通孔结构接触，所述源极连接通孔结构与所述源极线的底面接触。
在一些实施例中，半导体器件还包括：下部层级金属线，嵌入在所述至少一个下部层级介电材料层的上部中并且与所述半导体金属氧化物鳍横向偏移；存取层级金属通孔结构，与所述下部层级金属线中的相应一条的顶面接触，包括与所述漏极接触通孔结构相同的材料，并且具有位于与所述漏极接触通孔结构的顶面相同的水平面内的相应的顶面；以及源极线层级互连结构，与所述存取层级金属通孔结构中的相应一个的顶面接触。
在一些实施例中，半导体器件还包括：存储器单元接触通孔结构，与所述存储器单元的顶面接触并且嵌入在所述存储器层级介电材料层中；以及存储器层级金属通孔结构，嵌入在所述存储器层级介电材料层中，与所述源极线层级互连结构中的相应一个接触，并且在包括所述存储器单元接触通孔结构的顶面的水平面内具有相应的顶面。
在一些实施例中，所述半导体金属氧化物鳍包括氧化铟镓锌。
在一些实施例中，所述存储器单元包括磁隧道结、铁电隧道结、相变存储器材料或空位调制的导电氧化物材料部分。
本申请的另一些实施例提供了一种存储器阵列，包括：鳍式场效应晶体管的二维阵列，包括相应的半导体金属氧化物鳍，并且位于至少一个下部层级介电材料层的顶面上方；栅电极条，位于所述半导体金属氧化物鳍的相应行上面，沿着第一水平方向彼此横向间隔开，并且每个所述栅电极条沿着第二水平方向横向延伸，其中，每个所述鳍式场效应晶体管包括作为栅电极的所述栅电极条中的相应一个的部分；存储器单元的二维阵列，与所述鳍式场效应晶体管的二维阵列垂直偏移，并且包括相应的第一电极、相应的存储器元件和相应的第二电极，所述相应的第一电极电连接至所述鳍式场效应晶体管的二维阵列中的相应一个的漏极区域；以及位线，沿着所述第一水平方向横向延伸，沿着所述第二水平方向横向间隔开，并且电连接至所述存储器单元的二维阵列内的存储器单元的集合。
在一些实施例中，存储器阵列还包括源极线，所述源极线沿着所述第二水平方向横向延伸，沿着所述第一水平方向横向间隔开，并且通过源极接触通孔结构的相应行电连接至位于所述鳍式场效应晶体管的二维阵列内的场效应晶体管的相应行内的源极区域的集合。
在一些实施例中，存储器阵列还包括：半导体衬底，包括单晶半导体层并且位于所述至少一个下部层级介电材料层下面；场效应晶体管，位于所述单晶半导体层上并且包括相应的单晶半导体沟道，其中，所述位线和所述栅电极条中的每个通过嵌入在所述至少一个下部层级介电材料层内的金属互连结构的相应子集电连接至位于所述单晶半导体层上的所述场效应晶体管中的相应一个。
本申请的又一些实施例提供了一种制造半导体器件的方法，包括：在至少一个下部层级介电材料层的顶面上方沉积半导体金属氧化物材料层；图案化所述半导体金属氧化物材料层以提供半导体金属氧化物鳍；在所述半导体金属氧化物鳍上方形成栅极介电层；在所述栅极介电层上方形成横跨所述半导体金属氧化物鳍的栅电极条；在所述栅电极条和所述半导体金属氧化物鳍上方形成存取层级介电材料层；在所述存取层级介电材料层上方形成嵌入在存储器层级介电材料层中的存储器单元，其中，所述存储器单元包括第一电极、存储器元件和第二电极，所述第一电极通过第一导电路径电连接至所述半导体金属氧化物鳍内的漏极区域。
在一些实施例中，该方法还包括：在半导体衬底上形成包括相应的单晶半导体沟道的场效应晶体管，其中，所述至少一个下部层级介电材料层形成在所述场效应晶体管上方；形成第一金属互连结构，所述第一金属互连结构电连接至所述至少一个下部层级介电材料层内的所述场效应晶体管中的相应一个；在所述存取层级介电材料层和所述存储器层级介电材料层内形成第二金属互连结构，其中，所述位线通过所述第二金属互连结构的子集和所述第一金属互连结构电连接至位于所述单晶半导体层上的所述场效应晶体管中的相应一个。
在一些实施例中，所述栅电极条形成在所述第一金属互连结构中的一个上，或者通过所述第二金属互连结构的另一子集和所述第一金属互连结构的子集电连接至位于所述单晶半导体层上的所述场效应晶体管中的一个。
在一些实施例中，该方法还包括：在所述漏极区域的顶面上形成穿过所述存取层级介电材料层的漏极接触通孔结构；在所述半导体金属氧化物鳍内的源极区域的顶面上形成穿过所述存取层级介电材料层的源极接触通孔结构；在所述漏极接触通孔结构的顶面上形成金属板，其中，所述存储器单元形成在所述金属板的顶面上；以及在所述源极接触通孔结构的顶面上形成源极线。
在一些实施例中，该方法还包括：在形成所述漏极接触通孔结构和所述源极接触通孔结构的同时，直接在所述第一金属互连结构中的相应一个的顶面上形成存取层级金属通孔结构；以及在形成所述金属板和所述源极线的同时，在所述存取层级金属通孔结构中的相应一个的顶面上形成源极线层级互连结构。
前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
半导体金属氧化物鳍，位于至少一个下部层级介电材料层的顶面上方，并且沿着第一水平方向延伸并且具有沿着第二水平方向的宽度；
栅极介电层，位于所述半导体金属氧化物鳍的顶面和侧壁上；
栅电极，位于所述栅极介电层上，并且沿着所述第二水平方向跨越所述半导体金属氧化物鳍；
存取层级介电材料层，嵌入有所述栅电极和所述半导体金属氧化物鳍；
存储器单元，嵌入在与所述存取层级介电材料层垂直偏移的存储器层级介电材料层中，并且包括第一电极、存储器元件和第二电极；以及
位线，位于所述存储器单元上面，其中：
所述第一电极通过第一导电路径电连接至所述半导体金属氧化物鳍内的漏极区域；并且
所述第二电极电连接至所述位线。
2.根据权利要求1所述的半导体器件，还包括：
半导体衬底，包括单晶半导体层并且位于所述至少一个下部层级介电材料层下面；以及
场效应晶体管，位于所述单晶半导体层上并且包括相应的单晶半导体沟道。
3.根据权利要求2所述的半导体器件，还包括第一金属互连结构，所述第一金属互连结构嵌入在所述至少一个下部层级介电材料层中并且电连接至位于所述单晶半导体层上的所述场效应晶体管的相应节点，其中，所述第一金属互连结构中的至少一个通过位于所述至少一个下部层级介电材料层的顶面上面的第二金属互连结构的子集电连接至所述位线。
4.根据权利要求1所述的半导体器件，其中，所述第一导电路径包括：
漏极接触通孔结构，与所述半导体金属氧化物鳍内的所述漏极区域接触并且嵌入在所述存取层级介电材料层内；以及
金属板，与所述漏极接触通孔结构的顶面接触。
5.根据权利要求4所述的半导体器件，还包括：
源极接触通孔结构，与所述半导体金属氧化物鳍内的源极区域接触并且嵌入在所述存取层级介电材料层内；以及
源极线，与所述源极接触通孔结构接触并且沿着所述第二水平方向横向延伸。
6.根据权利要求5所述的半导体器件，还包括：
半导体衬底，包括单晶半导体层并且位于所述至少一个下部层级介电材料层下面；
场效应晶体管，位于所述单晶半导体层上并且包括相应的单晶半导体沟道，其中：
位于所述单晶半导体层上的所述场效应晶体管中的一个电连接至所述位线；并且
位于所述单晶半导体层上的所述场效应晶体管中的第二个电连接至所述源极线。
7.根据权利要求6所述的半导体器件，其中，位于所述单晶半导体层上的所述场效应晶体管中的一个通过嵌入在所述至少一个下部层级介电材料层中的金属互连结构的集合电连接至所述栅电极。
8.根据权利要求5所述的半导体器件，还包括：辅助源极线，所述辅助源极线位于所述至少一个下部层级介电材料层的顶面上，包括与所述栅电极相同的材料，并且与源极连接通孔结构接触，所述源极连接通孔结构与所述源极线的底面接触。
9.一种存储器阵列，包括：
鳍式场效应晶体管的二维阵列，包括相应的半导体金属氧化物鳍，并且位于至少一个下部层级介电材料层的顶面上方；
栅电极条，位于所述半导体金属氧化物鳍的相应行上面，沿着第一水平方向彼此横向间隔开，并且每个所述栅电极条沿着第二水平方向横向延伸，其中，每个所述鳍式场效应晶体管包括作为栅电极的所述栅电极条中的相应一个的部分；
存储器单元的二维阵列，与所述鳍式场效应晶体管的二维阵列垂直偏移，并且包括相应的第一电极、相应的存储器元件和相应的第二电极，所述相应的第一电极电连接至所述鳍式场效应晶体管的二维阵列中的相应一个的漏极区域；以及
位线，沿着所述第一水平方向横向延伸，沿着所述第二水平方向横向间隔开，并且电连接至所述存储器单元的二维阵列内的存储器单元的集合。
10.一种制造半导体器件的方法，包括：
在至少一个下部层级介电材料层的顶面上方沉积半导体金属氧化物材料层；
图案化所述半导体金属氧化物材料层以提供半导体金属氧化物鳍；
在所述半导体金属氧化物鳍上方形成栅极介电层；
在所述栅极介电层上方形成横跨所述半导体金属氧化物鳍的栅电极条；
在所述栅电极条和所述半导体金属氧化物鳍上方形成存取层级介电材料层；
在所述存取层级介电材料层上方形成嵌入在存储器层级介电材料层中的存储器单元，其中，所述存储器单元包括第一电极、存储器元件和第二电极，所述第一电极通过第一导电路径电连接至所述半导体金属氧化物鳍内的漏极区域。
CN202110719238.XA 2020-06-29 2021-06-28 半导体器件及其制造方法、存储器阵列 Pending CN113540147A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063045289P 2020-06-29 2020-06-29
US63/045,289 2020-06-29
US17/229,753 2021-04-13
US17/229,753 US20210408116A1 (en) 2020-06-29 2021-04-13 Memory device including a semiconducting metal oxide fin transistor and methods of forming the same

Publications (1)

Publication Number Publication Date
CN113540147A true CN113540147A (zh) 2021-10-22

Family

ID=78096983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110719238.XA Pending CN113540147A (zh) 2020-06-29 2021-06-28 半导体器件及其制造方法、存储器阵列

Country Status (5)

Country Link
US (2) US20210408116A1 (zh)
KR (1) KR102555613B1 (zh)
CN (1) CN113540147A (zh)
DE (1) DE102021110374A1 (zh)
TW (1) TWI789784B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101304038A (zh) * 2007-05-10 2008-11-12 旺宏电子股份有限公司 磁性存储器、其存储单元及其存储单元的制造方法
US20170018655A1 (en) * 2015-07-14 2017-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9704899B2 (en) * 2014-10-24 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2018004667A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Two transistor memory cell using high mobility metal oxide semiconductors
WO2018182689A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Vertical shared gate thin-film transistor-based charge storage memory
US10134739B1 (en) * 2017-07-27 2018-11-20 Globalfoundries Inc. Memory array with buried bitlines below vertical field effect transistors of memory cells and a method of forming the memory array
WO2019073333A1 (ja) * 2017-10-13 2019-04-18 株式会社半導体エネルギー研究所 記憶装置、電子部品、及び電子機器
US20190214344A1 (en) * 2018-01-05 2019-07-11 Sandisk Technologies Llc Three-dimensional memory device containing hydrogen diffusion barrier structures for cmos under array architecture and method of making the same
CN110556374A (zh) * 2018-05-31 2019-12-10 台湾积体电路制造股份有限公司 在介电栅极上方具有接触件的FinFET器件结构和方法
CN110739326A (zh) * 2018-07-19 2020-01-31 联华电子股份有限公司 磁性随机存取存储器结构
DE102019130775A1 (de) * 2018-12-17 2020-06-18 Intel Corporation Speicherzellen basierend auf vertikalen dünnfilm-transistoren

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102612749B (zh) * 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
US8546944B2 (en) * 2010-12-22 2013-10-01 Intel Corporation Multilayer dielectric memory device
US20160118404A1 (en) * 2014-10-09 2016-04-28 Haibing Peng Three-dimensional non-volatile ferroelectric random access memory
US9905700B2 (en) * 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
DE112016003966T5 (de) * 2015-09-01 2018-06-14 Sony Corporation Gestapelter Körper
KR102651186B1 (ko) * 2017-09-05 2024-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US10854518B2 (en) * 2018-10-30 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Configuring different via sizes for bridging risk reduction and performance improvement
US11024670B1 (en) * 2019-11-26 2021-06-01 International Business Machines Corporation Forming an MRAM device over a transistor
US11489009B2 (en) * 2020-03-18 2022-11-01 International Business Machines Corporation Integrating embedded memory on CMOS logic using thin film transistors

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101304038A (zh) * 2007-05-10 2008-11-12 旺宏电子股份有限公司 磁性存储器、其存储单元及其存储单元的制造方法
US9704899B2 (en) * 2014-10-24 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US20170018655A1 (en) * 2015-07-14 2017-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2018004667A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Two transistor memory cell using high mobility metal oxide semiconductors
WO2018182689A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Vertical shared gate thin-film transistor-based charge storage memory
US10134739B1 (en) * 2017-07-27 2018-11-20 Globalfoundries Inc. Memory array with buried bitlines below vertical field effect transistors of memory cells and a method of forming the memory array
WO2019073333A1 (ja) * 2017-10-13 2019-04-18 株式会社半導体エネルギー研究所 記憶装置、電子部品、及び電子機器
US20190214344A1 (en) * 2018-01-05 2019-07-11 Sandisk Technologies Llc Three-dimensional memory device containing hydrogen diffusion barrier structures for cmos under array architecture and method of making the same
CN110556374A (zh) * 2018-05-31 2019-12-10 台湾积体电路制造股份有限公司 在介电栅极上方具有接触件的FinFET器件结构和方法
CN110739326A (zh) * 2018-07-19 2020-01-31 联华电子股份有限公司 磁性随机存取存储器结构
DE102019130775A1 (de) * 2018-12-17 2020-06-18 Intel Corporation Speicherzellen basierend auf vertikalen dünnfilm-transistoren

Also Published As

Publication number Publication date
TWI789784B (zh) 2023-01-11
US20210408116A1 (en) 2021-12-30
US20230371278A1 (en) 2023-11-16
TW202218118A (zh) 2022-05-01
KR20220001456A (ko) 2022-01-05
DE102021110374A1 (de) 2021-12-30
KR102555613B1 (ko) 2023-07-13

Similar Documents

Publication Publication Date Title
CN113497044B (zh) 铁电隧道结存储器器件及其制造方法
CN113540099B (zh) 存储器器件及其制造方法
US11672110B2 (en) Heterostructure oxide semiconductor vertical gate-all-around (VGAA) transistor and methods for making the same
US20230371239A1 (en) Drain sharing for memory cell thin film access transistors and methods for forming the same
US11716859B2 (en) Memory device, semiconductor device, and method of fabricating semiconductor device
US12022665B2 (en) Semiconductor device and method for forming the same
US20240178322A1 (en) Thin film transistor including a hydrogen-blocking dielectric barrier and methods for forming the same
US20210005663A1 (en) Semiconductor devices
CN114883268A (zh) 半导体结构及其形成方法
US20230345740A1 (en) High-density memory device with planar thin film transistor (tft) selector and methods for making the same
US20220278169A1 (en) Multi-level magnetic tunnel junction nor device with wrap-around gate electrodes and methods for forming the same
KR102555613B1 (ko) 반전도성 금속 산화물 핀 트랜지스터를 포함하는 메모리 디바이스 및 그 형성 방법
TWI820562B (zh) 半導體器件及其形成方法
US20240023341A1 (en) Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
CN115084142A (zh) 双栅极线配置中的存取晶体管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination