CN113519063A - 具有多个p-GaN块的氮化镓(GaN)基晶体管 - Google Patents

具有多个p-GaN块的氮化镓(GaN)基晶体管 Download PDF

Info

Publication number
CN113519063A
CN113519063A CN202080018590.4A CN202080018590A CN113519063A CN 113519063 A CN113519063 A CN 113519063A CN 202080018590 A CN202080018590 A CN 202080018590A CN 113519063 A CN113519063 A CN 113519063A
Authority
CN
China
Prior art keywords
gan
contact structure
drain contact
layer
based transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080018590.4A
Other languages
English (en)
Inventor
C·S·旭
S·P·彭哈卡
N·特珀尔内尼
J·约翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN113519063A publication Critical patent/CN113519063A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

在一些示例中，一种氮化镓(GaN)基晶体管包括：衬底(163)；由衬底支撑的GaN层(143)；由GaN层支撑的氮化铝镓(AlGaN)层(130)；由AlGaN层支撑的p掺杂GaN结构(128)；以及由AlGaN层支撑的多个p掺杂GaN块(124)，多个p掺杂GaN块中的每一个与剩余的多个p掺杂GaN块物理分离，其中GaN基晶体管的二维电子气(2DEG)的第一和第二轮廓(144)位于AlGaN层和GaN层的界面处。

Description

具有多个p-GaN块的氮化镓(GaN)基晶体管
背景技术
氮化镓(GaN)基半导体器件提供比硅基器件更好的特性。GaN基半导体器件具有更快的开关速度和优异的反向恢复性能，这对于低损耗和高效率性能至关重要。
发明内容
根据一个示例，一种氮化镓(GaN)基晶体管包括：衬底；由衬底支撑的GaN层；由GaN层支撑的氮化铝镓(AlGaN)层；由AlGaN层支撑的p掺杂GaN结构；以及由AlGaN层支撑的多个p掺杂GaN块，多个p掺杂GaN块中的每一个与剩余的多个p掺杂GaN块物理分离，其中GaN基晶体管的二维电子气(2DEG)的第一轮廓和第二轮廓位于AlGaN层和GaN层的界面处。
根据另一示例，一种氮化镓(GaN)基晶体管包括：衬底；由衬底支撑的GaN层；由AlGaN层支撑的氮化铝镓(AlGaN)层；由AlGaN层支撑的p掺杂GaN层；设置在p掺杂GaN层上的栅极接触结构；设置在AlGaN层上的第一漏极接触结构；设置在AlGaN层上的多个p掺杂GaN块；多个第二漏极接触结构，多个第二漏极接触结构中的每一个与剩余的第二漏极接触结构物理分离并且多个第二漏极接触结构中的每一个设置在多个p掺杂GaN块中的不同p掺杂GaN块上，其中多个第二漏极接触结构中的每一个电耦合到第一漏极接触结构；以及设置在AlGaN层上的源极接触结构。
根据另一个示例，一种方法包括：获得包括异质结构的衬底；在异质结构上沉积p型氮化镓(GaN)层；以及选择性刻蚀p型氮化镓(GaN)层，以在GaN晶体管的栅极区域中形成p型GaN结构并且在GaN晶体管的漏极区域中形成多个p型GaN块。
附图说明
为了详细描述各种示例，现在将参考附图，其中：
图1(a)描绘根据各种示例的实施基于块的混合漏极接触结构的说明性氮化镓(GaN)基晶体管的俯视图。
图1(b)描绘根据各种示例的增强型常断(normally-off)GaN基晶体管的横截面侧视图。
图1(c)描绘根据各种示例的增强型常断GaN基晶体管的另一横截面侧视图。
图2(a)-1描绘根据各种示例的实现基于块的混合漏极接触结构的另一说明性GaN基晶体管的俯视图。
图2(a)-2描绘根据各种示例的实现基于块的混合漏极接触结构的GaN基晶体管的横截面侧视图。
图2(a)-3描绘根据各种示例的实现基于块的混合漏极接触结构的GaN基晶体管的横截面侧视图。
图2(b)描绘根据各种示例的实现基于块的混合漏极接触结构的又一说明性氮化镓基晶体管的俯视图。
图3(a)-3(d)是描绘根据各种示例的说明性氮化镓基晶体管的横截面侧视图的说明性流程图。
图4(a)-4(d)是描绘根据各种示例的说明性氮化镓基晶体管的横截面侧视图的说明性流程图。
图5描绘根据各种示例的制造实施基于块的混合漏极接触结构的氮化镓基晶体管的说明性方法。
具体实施方式
氮化镓(GaN)基器件被设计为包括异质结构，这些异质结构在此类器件中感应二维电子气(2DEG)。这些异质结构通常包括具有不同带隙的至少两个基于III族氮化物的层。在本公开中，III族是指来自熟知的元素周期表的第三族元素。在一些情况下，异质结构可以包括第一III族氮化物层，该层包括III族元素以及氮。第一III族氮化物层的示例是GaN。异质结构还包括第二III族氮化物层，该层包括两种或更多种III族元素以及氮。例如，第二III族氮化物层可以包括作为III族元素的铝和镓并且可以具有Al(X)Ga(1-X)N的化学成分，其中X是铝的浓度。在此异质结构中，第一III族氮化物层相对于第二III族氮化物层具有更窄带隙。由于此带隙失配、大导带偏移以及III族氮化物层的自发和压电极化性质，高迁移率的2DEG在异质结构中感应出来。
为了说明起见，本文中一些描述集中于GaN基器件，诸如GaN基晶体管。然而，本公开不限于晶体管并且可以应用于包括异质结构的其他GaN基器件。同样，为了说明起见，本文中一些描述集中于包括第一和第二III族氮化物层的异质结构。然而，本公开不限于此类异质结构并且可以应用于能够在其界面处感应出2DEG的其他异质结构。
GaN基晶体管可以被分类为增强型高电子迁移率晶体管(e-HEMT)或耗尽型高电子迁移率晶体管(d-HEMT)。栅极接触结构通常位于GaN基晶体管的源极和漏极接触结构之间。这些栅极接触结构的架构有助于形成增强型和耗尽型器件。一些e-HEMT架构包括附加栅极接触结构。在一些情况下，此附加栅极接触结构包括p掺杂GaN层，其有时在本文中被称为p-GaN栅极接触结构。例如，可以使用镁(Mg)来掺杂GaN层，镁(Mg)是受主杂质并且使GaN层为p型或p掺杂。此层耗尽来自p-GaN栅极接触结构下面的2DEG的电子，且不完整的2DEG使e-HEMT成为常断器件。可以通过向栅极接触结构施加正阈值电压来导通e-HEMT，此电压吸引来自GaN层的电子并耗尽在栅极接触结构下面的2DEG，从而导通e-HEMT。另一方面，d-HEMT被设计为常通(normally-ON)器件，这意味着2DEG始终存在于源极和漏极接触结构之间。通过向栅极接触结构施加负阈值电压来关断D-HEMT，该电压耗尽来自栅极接触结构下面的2DEG的电子。
与硅基晶体管相比，GaN基晶体管提供优异的开关特性。然而，GaN基晶体管会遭受电流崩塌，这是在开关状况下发生的不良现象，例如当GaN基晶体管在高电压下被导通和关断时。电流崩塌被认为是由电子和/或空穴俘获和去俘获引起的，这表现为施加高电压后漏电流的瞬时和可恢复性减少。为了说明起见，假设e-HEMT，其包括：Al(X)Ga(1-X)N层(或“AlGaN层”)，其中X是铝浓度；和GaN层。还假设e-HEMT处于关断状态并且具有以下电压状态：600V的漏极电压、低于阈值的栅极电压和接地的源极电压。在此关断状态条件下，来自2DEG的高能电子被朝向AlGaN层的顶部注入，且表面态捕获电子，从而产生带负电的表面。在导通状态期间，例如在漏极电压为1V、栅极电压高于阈值且源极电压接地时；在这些表面态中捕获的电子被缓慢发射，导致恢复瞬态。换句话说，在导通状态期间，由于带负电荷的表面态，Ron(导通状态电阻)增加(与静态导通状态相比)。这是因为带负电荷的表面态降低了2DEG的电子密度，并且在表面态中捕获的电子被发射后，Ron归一化为其静态导通状态值。
此外，在关断状态条件下，高漏极电压感应出大电场，这使栅极和漏极接触结构之间或漏极接触结构下面的异质结构中存在的空穴被电离。在关断状态条件下，这些电离的空穴被拉向栅极和/或源极接触结构。空穴的电离在异质结构中留下固定的负电荷，并且在导通状态下，由于固定负电荷的缓慢中和，与静态导通状态相比，由于2DEG的减少，剩余的固定负电荷会增加Ron。
已经采用一些技术来防止上述电流崩塌现象。一种此类技术包括使用混合漏极接触结构。除了典型漏极接触结构(其形成欧姆接触)之外，混合漏极接触结构还包括p型漏极接触结构，其包括位于形成p型漏极接触结构的附加漏极接触结构下方的p掺杂GaN层。因此，混合漏极接触结构包括耦合到典型漏极接触结构的p型漏极接触结构(或“漏极pGaN接触结构”)。混合漏极接触结构已被证明通过注入空穴来中和上述充电状态。然而，在具有p-GaN栅极接触结构架构的常断GaN基晶体管(例如e-HEMT)中制造此类混合漏极接触结构需要位于栅极和漏极pGaN接触结构下方的两种不同厚度的第一III族氮化物层(例如，Al(X)Ga(1-X)N(或AlGaN)层)。常断操作需要两种不同厚度，因为p-GaN栅极接触结构下方的AlGaN层厚度需要足够薄，以确保阈值电压(Vt)大于零，换句话说，为正值。相比之下，p-GaN漏极接触结构下方的AlGaN层厚度需要很厚，以防止p-GaN漏极接触结构耗尽来自其下方的2DEG的电子并在导通状态期间允许电流流动。换句话说，使用混合漏极接触结构引起在e-HEMT的关断状态期间仅在一部分处耗尽的2DEG。因此，实现混合漏极接触结构需要生长两次AlGaN层以获得不同的AlGaN层厚度。附加生长步骤显著增加成本并降低产量，因为生长过程是使用外延沉积工具完成的，这大大增加了基于GaN的制造的成本。因此，需要系统和方法来避免两次生长AlGaN层并缓解电流崩塌现象。
因此，本文公开的系统中的至少一个涉及实现基于块的混合漏极接触结构的增强型常断GaN基器件(例如，晶体管)。在至少一些示例中，包括基于块的混合漏极接触结构的GaN基器件采用一次外延生长过程，从而节省制造成本并缓解电流崩塌现象。
现在参考图1(a)，其示出了说明性图示，其描述实现基于块的混合漏极接触结构的单增强型常断GaN基晶体管100的俯视图102、122。改进的混合漏极接触结构改善(例如，减小)电流崩塌问题。此外，改进的混合漏极接触结构的制造避免具有不同厚度的AlGaN层130的需要，这节省了制造成本，因为外延生长过程仅进行一次。简要参考图1(b)、图1(c)；它们分别描绘单增强型常断GaN基晶体管100的沿着线103、133的横截面侧视图142、162。单增强型常断GaN基晶体管100在下文中被称为GaN基晶体管100。
俯视图102描绘源极接触结构110、栅极接触结构109、漏极接触结构104，以及附加漏极接触结构的块105、106、107和108。附加漏极接触结构的块(或“漏极接触结构的块”)105、106、107和108沿漏极接触结构104定位。漏极接触结构的块105、106、107和108中的每一个分别经由连接金属线111、112、113和114耦合到漏极接触结构104。从制造的角度来看，连接金属线111、112、113和114可以通过设置在接触结构上方的金属布线层来实现。例如，漏极接触结构的块105、106、107和108连同漏极接触结构104形成在金属0(MET0)层级中，而连接金属线111、112、113和114形成在金属1(MET1)层级中，其中MET0层级在MET1层级下方。图1(a)中描绘的示例示出漏极接触结构的四个块。然而，在其他示例中，漏极接触结构的块的数量可以变化。
在一些示例中，漏极接触结构的块105、106、107和108分别具有长度Tl、T2、T3和T4。在图1(a)中，长度T1、T2、T3和T4看起来相似并且可在0.1um–1000um的范围内。在其他示例中，长度T1、T2、T3和T4可以不相等。在一些示例中，漏极接触结构的块105、106、107和108分别具有宽度T1’、T2’、T3’和T4’。宽度T1’、T2’、T3’和T4’看起来相似并且可在0.1um–1000um的范围内，并且在其他示例中，宽度T1’、T2’、T3’和T4’可以不相等。在一些示例中，漏极接触结构104的宽度可以类似于漏极接触结构105-108的块的宽度。
现在参考俯视图122，其描绘了在俯视图102的漏极接触结构正下方的GaN基晶体管100中存在的层。俯视图122描绘了p掺杂GaN结构128(或p-GaN结构128)，其使GaN基晶体管100能够在常断(或增强)模式下起作用。从制造的角度来看，p-GaN结构128位于栅极接触结构109下方，使得p-GaN结构128接触栅极接触结构109。p-GaN结构128使晶体管100能够在增强模式中起作用。俯视图122还描绘了p掺杂GaN(或p-GaN或pGaN)结构的块123、124、125和126，从制造的观点来看，它们总是分别位于漏极接触结构的块105、106、107和108下面。p-GaN结构的块123-126有时被称为p-GaN块123-126。在一个示例中，p-GaN块123、124、125、126和pGaN结构128直接由AlGaN层130支撑。本公开中使用的术语“支撑”或“由…支撑”旨在意味着间接或直接支撑。因此，如果一层由另一层支撑，则该支撑可以是通过另一层来直接支撑或经由附加层来间接支撑。
p-GaN块123和漏极接触结构的块105的组合布置形成p型漏极接触结构的块(此p型漏极接触结构在图1(a)中没有明确标注))。类似地，p-GaN块124和漏极接触结构的块106的组合布置形成p型漏极接触结构145的块(参见图1(b)，沿着线103的横截面侧视图142)。与p型漏极接触结构的块145类似，p-GaN块125和漏极接触结构的块107的组合布置形成p型漏极接触结构的块(在图1(a)中未明确标注)。类似于p型漏极接触结构的块145，p-GaN块126和漏极接触结构的块108的组合布置形成p型漏极接触结构的块(在图1(a)中未明确标注)。
在图1(a)所描绘的示例中，p-GaN块123-126分别具有长度T1、T2、T3和T4。在一些示例中，p-GaN块123-126分别具有宽度T1’、T2’、T3’和T4’。p-GaN块123、124、125和126的长度和宽度被示出为分别类似于漏极接触结构的块105、106、107和108的长度和宽度。然而，在其他示例中，p-GaN块123、124、125和126的长度和宽度可以分别与漏极接触结构的块105、106、107和108的长度和宽度不同。
p-GaN块123-126被描绘成彼此相距有限距离放置。例如，块123、124彼此相距第一距离D1，其中D1是块123的下边缘和块124的上边缘之间的距离。块124、125彼此相距第二距离D2，其中D2是块124的下边缘和块125的上边缘之间的距离。类似地，块125、126彼此相距第三距离D3，其中D3是块125的下边缘和块126的上边缘之间的距离。在一些示例中，这些距离D1、D2、D3相等。然而，在其他示例中，这些距离可以不相等。如上所述，p-GaN块(或p-GaN块或pGaN块)123、124、125和126总是分别位于漏极接触结构的块105、106、107和108下面。因此，分别在接触结构105的下边缘和接触结构106的上边缘之间的距离为D1；分别在接触结构106的下边缘和接触结构107的上边缘之间的距离为D2；并且分别在接触结构107的下边缘和接触结构108的上边缘之间的距离为D3。
p-GaN块和漏极接触结构的块经由连接金属线111、112、113和114耦合到漏极接触层104。p-GaN块、漏极接触结构的块和漏极接触层104在本文中统称为基于块的混合漏极接触结构(在图1(a)中未明确标注)。2DEG 148形成在GaN层143和AlGaN层130的界面附近并且存在于在由虚线147标记的边界之间的AlGaN层130下方。现在参考图1(b)、图1(c)，其示出横截面侧视图142、162，其分别示出沿两条不同线103、133的GaN基晶体管100的横截面。线103、133示出基于块的混合漏极接触结构的两个不同的截面图；一个(沿着线103)包括由p-GaN块124和漏极接触结构的块106的组合布置形成的p型漏极接触结构的块145；另一个(沿着线133)排除此种组合布置。
现在参考图1(b)，其为描绘p型漏极接触结构145的截面侧视图142。横截面侧视图142描绘衬底163，该衬底可包括硅、碳化硅、蓝宝石、氮化镓基衬底或其他合适的衬底材料或由多种材料组成的衬底。在采用硅基衬底的示例中，衬底163具有沉积在其上的籽晶层(未明确示出)。籽晶层(例如，氮化铝)对于异质结构的后续生长是必需的，在此处所示的示例中，该异质结构由GaN层143和AlGaN层130形成。在采用镓基衬底的示例中，生长异质结构可能不需要籽晶层。在一些示例中，GaN层143可以掺杂有碳、铁、镁和/或一些其他合适的掺杂剂。AlGaN层130可以源自一般形式的GaN基合金，其包括：Al(X)In(Y)Ga(1-X-Y)N，其中X和Y分别是铝和铟的浓度。在一些示例中，AlGaN层130可以具有均匀的成分。例如，Al(0.3)Ga(0.7)N的成分均匀地形成AlGaN层130。在其他示例中，AlGaN层130可以具有铝、镓和铟的渐变成分。例如，不同的成分诸如Al(0.2)Ga(0.8)N、Al(0.1)Ga(0.9)N形成AlGaN层130。
横截面侧视图142示出具有顶侧131的AlGaN层130，该顶侧131有时被称为顶表面131。在一些示例中，AlGaN层130的厚度可以在几纳米(例如，1nm)到几十微米(例如，20微米)的范围内。在一些示例中，AlGaN层130的厚度可以在几纳米(例如，1nm)到数百纳米(例如，1000nm)的范围内。截面侧视图142还描绘了2DEG 148的轮廓144。截面侧视图142还描绘源极接触结构110、栅极接触结构109和漏极接触结构104、106。横截面图侧视图142还描绘位于顶侧131上并且在一个示例中接触AlGaN层130的p-GaN结构128。在其他示例中，可以形成肖特基接触。栅极接触结构109位于p-GaN结构128上。p-GaN结构128使GaN基晶体管100能够在增强模式下工作，因为p-GaN结构128的存在耗尽了存在于p-GaN结构128下方的2DEG148的轮廓144中的电子。由于此种现象，GaN基晶体管100被认为是常断的。横截面侧视图142还描绘了包括p-GaN块124和漏极接触结构106的p型漏极接触结构145。漏极接触结构106、104经由连接金属线112彼此耦合。
p-GaN块124和p-GaN结构128的存在耗尽了在这两个层下方的2DEG 148的轮廓144中存在的电子。换言之，p-GaN块124在2DEG 148的轮廓144中形成耗尽区DR2并且p-GaN结构128在2DEG 148的轮廓144中形成耗尽区DR1。在一些示例中，源极接触结构110和漏极接触结构104可以被称为由GaN层143支撑。分别如图1(b)和图1(c)所示的源极接触结构110和漏极接触结构104延伸到GaN层143中并且直接耦合到轮廓144。然而，在一些示例中，源极接触结构110和漏极接触结构104可以分别被制造成使得它们延伸到AlGaN层130中并通过量子隧穿耦合到轮廓144。在此类示例中，源极接触结构110和漏极接触结构104可以被称为由AlGaN层130支撑。在其他示例中，源极接触结构110和漏极接触结构104可以分别被制造成使得它们形成与AlGaN层130的欧姆接触并通过量子隧穿耦合到轮廓144。欧姆接触是在源极接触结构110和轮廓144以及漏极接触结构104和轮廓144之间提供电流传导的低电阻结。
现在参考图1(c)，横截面侧视图162类似于横截面侧视图142，不同之处在于不存在p型漏极接触结构145的块。横截面侧视图162具有形成在AlGaN层130和GaN层143的界面处的2DEG 148的轮廓164，并且由于不存在p型漏极接触结构145，2DEG 148的轮廓164在p-GaN结构128的正下方被耗尽，这意味着p-GaN结构128在2DEG 148的轮廓164中形成耗尽区DR3。从横截面侧视图142、162可以观察到GaN基晶体管100具有2DEG 148的两个轮廓。2DEG148的第一轮廓(例如，轮廓144)由于多个pGaN结构的存在而在多于一个位置处耗尽。而2DEG 148的第二轮廓(例如，轮廓164)仅在一个位置处耗尽。类似于在AlGaN层130上的p型漏极接触结构145的p型漏极接触结构的布置允许在AlGaN层130和GaN层143的界面处形成2DEG 148的这些第一和第二轮廓中的多个轮廓。发明人还观察到，使用此类布置减少了电流崩塌现象，并且基于块的混合漏极接触结构的制造避免了对具有不同厚度的AlGaN层130的需求，这能够节省制造成本，因为仅执行一次外延生长工艺。
现在参考图2(a)-1，其示出说明性图示，该图示描绘了实施基于块的混合漏极接触结构的另一示例的增强型常断GaN基晶体管200的俯视图202、222。图2(a)-2和图2(a)-3分别描绘沿着线203、233的增强型常断GaN基晶体管200的横截面侧视图262、242。增强型常断GaN基晶体管200在下文被称为GaN基晶体管200。图2(a)-1中描绘的基于块的混合漏极接触结构类似于图1(a)中描绘的改进的混合漏极接触结构，不同之处在于p-GaN块223、224、225和226的位置，它们在图2(a)-1中定位在漏极接触层204的下面，而p-GaN块123、124、125和126与漏极接触层104一起定位。图2(a)-1的说明性基于块的混合漏极接触结构还改善(例如，减少)了电流崩溃。基于块的混合漏极接触结构的制造避免了对具有不同厚度的AlGaN层230的需求，这也能够节省制造成本，因为仅执行一次外延生长工艺。
俯视图202描绘了源极接触结构210、栅极接触结构209和漏极接触结构204。现在参考俯视图222，其描绘了在俯视图222描绘的接触结构下面的GaN基晶体管200中的层。俯视图222描绘了p掺杂GaN结构228(或p-GaN结构228)，其使GaN基晶体管200能够在常断(或增强)模式下起作用。
从制造的角度来看，pGaN结构228位于栅极接触结构209下方。俯视图222还描绘了p-GaN块223、224、225和226，从制造的角度来看，它们位于漏极接触结构204下面。p-GaN块223、224、225、226和p-GaN结构128由AlGaN层230支撑。
漏极接触结构204和p-GaN块225的组合布置形成p型漏极接触结构245(简要参考横截面侧视图242)。漏极接触结构204和p-GaN块223的组合布置形成另一种p型漏极接触结构(图2(a)-1中未明确示出)。类似地，漏极接触结构204和p-GaN块225的组合布置形成又一种p型漏极接触结构(未明确示出)。类似地，漏极接触结构204和p-GaN块226的组合布置形成又一种p型漏极接触结构(未明确示出)。因此，GaN基晶体管200包括由上述p型漏极接触结构形成的基于块的混合漏极接触结构。
在一些示例中，p-GaN块223、224、225和226分别具有长度T5、T6、T7和T8。俯视图222描绘了具有相等长度的p-GaN块223、224、225和226。在其他示例中，长度T5、T6、T7和T8可以不相等。在一些示例中，p-GaN块223、224、225和226分别具有宽度T5’、T6’、T7’和T8’。俯视图222还描绘了具有相等宽度的p-GaN块223、224、225和226。在其他示例中，宽度T5’、T6’、T7’和T8’可以不相等。在一些示例中，漏极接触结构204的宽度可以类似于p-GaN块223-226的宽度。然而，在其他示例中，漏极接触结构204的厚度不同于(例如，小于)p-GaN块223-226的厚度。简要参考图2(b)，其描绘了实现基于块的混合漏极接触结构的另一氮化镓基晶体管200’的俯视图。GaN基晶体管200’包括p-GaN块223-226，其中每个块的厚度大于漏极接触层204的厚度。例如，p-GaN块223-226具有大于漏极接触层204的厚度的宽度T11、T13、T15和T17。从制造的角度来看，具有不同宽度可以意味着漏极接触层204与p-GaN块223-226不完全重叠。距离D4是p-GaN块223、224的中心轴线之间的距离；距离D5是p-GaN块224、225的中心轴线之间的距离；距离D6是p-GaN块225、226的中心轴线之间的距离。仍然参考图2(b)，p-GaN块223-226呈现六边形形状。然而，在其他示例中，p-GaN块223-226可以采取任何任意形状。
返回参考图2(a)-1，p-GaN块223-226被描绘为彼此相距有限距离放置。例如，块223、224彼此相距第一距离D1’，其中D1’是块223的下边缘和块224的上边缘之间的距离。块224、225彼此相距第二距离D2’，其中D2’是块224的下边缘和块225的上边缘之间的距离。类似地，块225、226彼此相距第三距离D3’，其中D3’是块225的下边缘和块226的上边缘之间的距离。在一些示例中，这些距离D1、D2、D3是相等的。然而，在其他示例中，这些距离可以不相等。
在图2(a)-1、图2(b)所示的示例中，p-GaN块223、224、225和226与漏极接触层204结合形成图2(a)-1、图2(b)中的基于块的混合漏极接触结构。俯视图222(在图2(a)-1和图2(b)中)描绘了用数字247标记的虚线。2DEG 248形成在GaN层243和AlGaN层230的界面附近并且存在于在由虚线247标记的边界之间的AlGaN层230下方。
现在参考GaN基晶体管200的横截面侧视图242、262。横截面侧视图242沿着线233并且描绘p型漏极接触结构245，而横截面侧视图262沿着线203并且描绘由以下各项形成的p型漏极接触结构之间的部分的横截面侧视图：漏极接触结构204、p-GaN块223；以及漏极接触结构204和p-GaN块224。
图1(a)的衬底163、GaN层143和AlGaN层130的描述分别适用于图2(a)-1的衬底263、GaN层243和AlGaN层230。横截面侧视图242、262示出具有顶侧231的AlGaN层230，该顶侧231有时被称为顶表面231。横截面侧视图242描绘2DEG 248的轮廓244。
横截面侧视图242还描绘源极接触结构210、栅极接触结构209和漏极接触结构204。横截面侧视图242还描绘了p-GaN结构228，其位于顶表面231上并且在一个示例中形成与AlGaN层230的欧姆接触。在其他示例中，可以形成肖特基接触。栅极接触结构209位于p-GaN结构228上。p-GaN结构228使得GaN基晶体管200能够在增强模式下起作用，因为p-GaN结构228的存在耗尽了存在于p-GaN结构228下方的2DEG 248的轮廓244中的电子。由于此现象，GaN基晶体管100被认为是常断的。横截面侧视图242还描绘了包括p-GaN块225和漏极接触结构204的p型漏极接触结构245。
p-GaN块225的块和pGaN结构228的存在耗尽了在这两种结构下的2DEG 248中存在的电子。轮廓244包括耗尽区DR5、DR6，这两个耗尽区描绘来自位于p-GaN块225的块和p-GaN结构228下面的2DEG 248的耗尽电子。如横截面图242所示，源极接触结构210和漏极接触结构204分别延伸到GaN层243中并且直接耦合到轮廓244。在此类示例中，源极接触结构210和漏极接触结构204可以被称为由GaN层243支撑。然而，在一些在示例中，源极接触结构210和漏极接触结构204可以分别被制造成使得它们延伸到AlGaN层230中并且通过量子隧穿耦合到轮廓244。在此类示例中，源极接触结构210和漏极接触结构204可以被称为由AlGaN层230支撑。在其他示例中，源极接触结构210和漏极接触结构204可以被分别制造，使得它们形成与AlGaN层230的欧姆接触并通过量子隧穿耦合到轮廓244。
现在参考横截面侧视图262。横截面侧视图242的描述适用于横截面侧视图262，不同之处在于不存在p型漏极接触结构245。p型漏极接触结构245的缺失使得仅耗尽p-GaN结构228下方的2DEG 248中的电子，并且耗尽区DR4描绘来自2DEG 248的轮廓264的耗尽电子。可以从横截面侧视图242、262再次观察到，GaN基晶体管200具有2DEG的两个轮廓。由于存在多个pGaN结构，诸如pGaN结构228和p-GaN块225，2DEG 248的第一轮廓(例如，轮廓244)在不止一个位置处耗尽。而由于仅存在pGaN结构228，2DEG的第二轮廓(例如，轮廓264)仅在一个位置处耗尽。因此，p型漏极接触结构245的块(或pGaN结构225的块)的存在引起轮廓244中的附加耗尽区域/位置。
AlGaN层230上的多个p型漏极接触结构的存在使得能够在AlGaN层230和GaN层243的界面处形成多个此类第一和第二类型2DEG。发明人观察到，使用此类布置减少了电流崩塌现象，并且制造基于块的混合漏极接触结构避免对具有不同厚度的AlGaN层230的需求，这使得能够节省制造成本，因为仅执行一次外延生长工艺。
图5描绘说明性方法500，其用于制造类似于GaN基晶体管100的增强型常断GaN基晶体管300，其实施如图1(a)、图1(b)和图1(c)中所描述的基于块的混合漏极接触结构。在执行方法500以制造GaN基晶体管100时，图3(a)-图3(d)是描绘横截面侧视图(沿着线103)的说明性流程图，并且图4(a)-图4(d)是描绘横截面侧视图(沿着线133)的说明性流程图。现在结合图3(a)-图3(d)和图4(a)-图4(d)来描述方法500。
方法500开始于获得包括异质结构301的衬底302(步骤510；图3(a)和图4(a))。异质结构301由衬底302支撑。使用化学气相沉积或使用其他合适的沉积工艺在籽晶层304上生长异质结构301。为了说明起见，假设衬底302包括硅。在一些示例中，异质结构301包括GaN层306和AlGaN层310，其中具有顶侧303的AlGaN层310生长在GaN层306上。图3(a)和图4(a)还描绘了在AlGaN 310/GaN 306界面处形成的2DEG 305。在一个示例中，当形成氮化铝(AlN)时，使用金属有机化学气相沉积在GaN层306上形成AlGaN层310。
然后方法500进行到步骤520(图3(b))，该步骤包括在顶侧303上沉积p-掺杂GaN层333(以下被称为p-GaN层333)。为了说明起见，假设用镁来掺杂p-GaN层333。p-GaN层333可以通过首先使用分子束外延(或其他合适的工艺)生长GaN层且然后添加p型掺杂剂(例如镁)来制造。在其他示例中，可以在GaN层的生长期间添加合适掺杂剂，诸如Mg。在其他示例中，可以使用其他合适的掺杂剂。由于pGaN层333的存在，2DEG 305从AlGaN层310/GaN层306界面耗尽。
然后方法500进行到步骤530(图3(c))，该步骤包括选择性地蚀刻pGaN层333以形成在GaN基晶体管300的栅极区域中的p-GaN结构323(类似于图1(a)的p-GaN结构128)和在GaN基晶体管300的漏极区域中的p-GaN块324(类似于图1(b)的pGaN结构124)。图3(c)描绘了p-GaN块的单个块；然而，步骤530形成这些块中的多个块。栅极区和漏极区是将在后续步骤中(分别)形成GaN基晶体管300的栅极和漏极的区域。p-GaN结构323和p-GaN块324由异质结构301支撑。p-GaN结构323使得(使用方法500制造的)GaN基晶体管300能够在增强模式下起作用。可以观察到2DEG 305从pGaN层323下方的AlGaN层310/GaN层306界面耗尽(参见图4(c)中由数字312标记的部分)。还可以观察到2DEG 305从p-GaN块324和pGaN结构323下方的AlGaN层310/GaN层306界面的多个部分(参见图3(c)中由数字311和312标记的部分)耗尽。换句话说，选择性蚀刻pGaN层333将形成pGaN结构323和p-GaN块324，使得2DEG的轮廓305’具有多个耗尽区，并且2DEG的轮廓305具有一个耗尽区。在步骤530之后，方法500进行到步骤540，该步骤包括使用例如金属沉积工艺(溅射、蒸发等)沉积漏极接触结构的块326(图3(d))和漏极接触结构328(图3(d)和图4(d))、栅极接触结构325(图3(d)和图4(d))以及源极接触结构329(图3(d))和图4(d))。
图3(d)和图4(d)中所示的示例描绘了从顶侧316延伸到GaN层306中的源极接触结构329和漏极接触结构328。在此类示例中，在步骤540之前，可以使用掩模层和蚀刻工艺来蚀刻AlGaN层310和GaN层306。掩膜层(未明确示出)可以是通过合适涂覆工艺覆盖在顶表面316上的干膜或光刻胶膜，随后可以进行固化、除渣等，再随后进行光刻技术和/或蚀刻过程，例如干法蚀刻和/或湿法蚀刻过程，以形成分别沉积源极接触结构329和漏极接触结构328的蚀刻区域。在一些示例中，源极接触结构329和漏极接触结构328可以分别被制造成使得它们延伸到AlGaN层310中并且通过量子隧穿耦合到2DEG 305、305’。在其他示例中，源极接触结构329和漏极接触结构328可以分别被制造成使得它们与AlGaN层310形成欧姆接触并且通过量子隧穿耦合到2DEG 305、305’。可以认为源极接触结构329和漏极接触结构328由异质结构301支撑。栅极接触结构325被沉积成使得它由p-GaN结构323支撑。而漏极接触结构326的块由p-GaN块324支持。到目前为止，方法500描述了制造图1(a)的基于块的混合接触结构的方法。
然而，方法500可适于制造图2(a)-1所示的基于块的混合接触结构，其省略了漏极接触结构326的块，并且通过在p-GaN块324上沉积漏极接触结构328来实现基于块的混合接触结构。步骤540可以进一步适用于获得图2(a)-1所示的结构。例如，通过调整的步骤540，源极接触结构329从顶侧316延伸到GaN层306中；栅极接触结构325被沉积以使其由p-GaN结构323支撑；并且漏极接触结构328由p-GaN块324的块支撑。
在前述讨论和权利要求中，术语“包括”和“包含”以开放式方式使用，因此应解释为表示“包括但不限于…”。此外，术语“耦合(couple/couples)”旨在表示间接或直接连接。因此，如果第一器件耦合到第二器件，则该连接可以通过直接连接或通过经由其他器件和连接的间接连接进行。类似地，耦合在第一部件或位置与第二部件或位置之间的器件可以通过直接连接或通过经由其他器件和连接的间接连接。“被配置为”执行任务或功能的元件或特征可以在制造商制造时被配置(例如，编程或结构设计)以执行该功能和/或可以是在制造后可由用户配置的(或可重新配置的)，以执行该功能和/或其他附加或替代功能。配置可以通过器件的固件和/或软件编程、通过器件的硬件部件和互连的构造和/或布局，或其组合。此外，在前面的讨论中使用短语“接地”或类似词意指包括底盘接地、大地接地、浮动接地、虚拟接地、数字接地、公共接地和/或任何其他形式的适用于或适合于本公开的教导的接地连接的接地。除非另有说明，在数值前面的“大约”、“约”或“大致”是指所述值的+/-10％。
以上讨论旨在说明本公开的原理和各种实施例。一旦完全理解上述公开内容，许多变化和修改对于本领域技术人员来说将变得显而易见。旨在将随附权利要求解释为包括所有此类变化和修改。

Claims (20)

1.一种氮化镓GaN基晶体管，包括：
衬底；
由所述衬底支撑的GaN层；
由所述GaN层支撑的氮化铝镓AlGaN层；
由所述AlGaN层支撑的p掺杂GaN结构；以及
由所述AlGaN层支撑的多个p掺杂GaN块，所述多个p掺杂GaN块中的每一个与剩余的多个p掺杂GaN块物理分离；
其中所述GaN基晶体管的二维电子气即2DEG的第一轮廓和第二轮廓位于所述AlGaN层和所述GaN层的界面处。
2.根据权利要求1所述的GaN基晶体管，还包括：
源极接触结构，其由所述AlGaN层支撑；
第一漏极接触结构，其由所述AlGaN层支撑；
多个第二漏极接触结构，所述多个第二漏极接触结构中的每一个与剩余的第二漏极接触结构物理分离，并且所述多个第二漏极接触结构中的每一个设置在所述多个p掺杂GaN块中的不同p掺杂GaN块上，其中所述多个第二漏极接触结构中的每一个电耦合到所述第一漏极接触结构；以及
栅极接触结构，其设置在所述p掺杂GaN结构上。
3.根据权利要求2所述的GaN基晶体管，其中所述2DEG的所述第二轮廓具有第一耗尽区和第二耗尽区，其中所述第一耗尽区位于所述p掺杂GaN结构下方，并且其中所述第二耗尽区位于所述多个p掺杂GaN块中的一个p掺杂GaN块下方。
4.根据权利要求1所述的GaN基晶体管，还包括：
源极接触结构，其由所述AlGaN层支撑；
漏极接触结构，其设置在所述多个p掺杂GaN块上；以及
栅极接触结构，其设置在所述p掺杂GaN结构上。
5.根据权利要求4所述的GaN基晶体管，其中所述2DEG的所述第二轮廓具有在所述漏极接触结构下方的第一耗尽区和在所述栅极接触结构下方的第二耗尽区。
6.根据权利要求1所述的GaN基晶体管，其中所述2DEG的所述第一轮廓具有单个耗尽区，其中2DEG的所述第二轮廓具有两个耗尽区。
7.根据权利要求1所述的GaN基晶体管，其中所述多个p掺杂GaN块的第一连续对彼此相距第一距离并且所述多个p掺杂GaN块的第二连续对彼此相距第二距离。
8.根据权利要求7所述的GaN基晶体管，其中所述第一距离和第二距离相等。
9.根据权利要求1所述的GaN基晶体管，其中所述多个p掺杂GaN块中的一个p掺杂GaN块具有第一厚度和第一长度，其中所述多个p掺杂GaN块中的另一个p掺杂GaN块具有第二厚度和第二长度。
10.根据权利要求9所述的GaN基晶体管，其中所述第一长度等于所述第二长度，并且所述第一厚度等于所述第二厚度。
11.一种氮化镓GaN基晶体管，包括：
衬底；
GaN层，其由所述衬底支撑；
氮化铝镓AlGaN层，其由所述AlGaN层支撑；
p掺杂GaN层，其由所述AlGaN层支撑；
栅极接触结构，其设置在所述p掺杂GaN层上；
第一漏极接触结构，其设置在所述AlGaN层上；
多个p掺杂GaN块，其设置在所述AlGaN层上；
多个第二漏极接触结构，所述多个第二漏极接触结构中的每一个与剩余的第二漏极接触结构物理分离，并且所述多个第二漏极接触结构中的每一个设置在所述多个p掺杂GaN块中的不同p掺杂GaN块上，其中所述多个第二漏极接触结构中的每一个电耦合到所述第一漏极接触结构；以及
源极接触结构，其设置在所述AlGaN层上。
12.根据权利要求11所述的GaN基晶体管，其中所述AlGaN层具有Al(X)In(Y)Ga(1-X-Y)N的化学成分，其中X和Y分别是铝和铟的浓度。
13.根据权利要求11所述的GaN基晶体管，其中所述GaN基晶体管的二维电子气即2DEG的第一轮廓存在于所述p掺杂GaN结构下方，其中所述2DEG的所述第二轮廓存在于所述第一p掺杂GaN结构和所述多个p掺杂GaN块中的至少一个p掺杂GaN块下方。
14.根据权利要求11所述的GaN基晶体管，其中所述2DEG的所述第一轮廓具有第一耗尽区，其中所述2DEG的所述第二轮廓具有第二耗尽区和第三耗尽区。
15.根据权利要求11所述的GaN基晶体管，其中所述多个p掺杂GaN块的第一连续对彼此相距第一距离并且所述多个p掺杂GaN块的第二连续对彼此相距第二距离。
16.根据权利要求7所述的GaN基晶体管，其中所述第一距离和第二距离相等。
17.一种方法，包括：
获得包括异质结构的衬底；
在所述异质结构上沉积p型氮化镓GaN层；以及
选择性蚀刻所述p型氮化镓GaN层，以在GaN晶体管的栅极区域中形成p型GaN结构并且在所述GaN晶体管的漏极区域中形成多个p型GaN块。
18.根据权利要求17所述的方法，还包括：
沉积栅极、源极、第一漏极接触结构以及第二漏极接触结构的块，其中所述栅极接触结构由所述p型GaN结构支撑，所述源极接触结构由所述异质结构支撑，所述第一漏极接触结构由所述异质结构支撑，并且所述第二漏极接触结构的所述块由所述多个p型GaN块支撑。
19.根据权利要求17所述的方法，其中所述异质结构包括GaN层和设置在所述GaN层上的AlGaN层。
20.根据权利要求17所述的方法，其中所述GaN晶体管的二维电子气即2DEG的第一轮廓具有第一耗尽区，其中所述2DEG的第二轮廓具有第二耗尽区和第三耗尽区。
CN202080018590.4A 2019-03-06 2020-03-04 具有多个p-GaN块的氮化镓(GaN)基晶体管 Pending CN113519063A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/294,687 US11049960B2 (en) 2019-03-06 2019-03-06 Gallium nitride (GaN) based transistor with multiple p-GaN blocks
US16/294,687 2019-03-06
PCT/US2020/020862 WO2020180913A1 (en) 2019-03-06 2020-03-04 Gallium nitride (gan) based transistor with multiple p-gan blocks

Publications (1)

Publication Number Publication Date
CN113519063A true CN113519063A (zh) 2021-10-19

Family

ID=72335672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080018590.4A Pending CN113519063A (zh) 2019-03-06 2020-03-04 具有多个p-GaN块的氮化镓(GaN)基晶体管

Country Status (3)

Country Link
US (2) US11049960B2 (zh)
CN (1) CN113519063A (zh)
WO (1) WO2020180913A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447834A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 半导体器件及其制造方法
US11444090B2 (en) * 2020-04-20 2022-09-13 Semiconductor Components Industries, Llc Semiconductor device having a programming element
CN113224156B (zh) * 2021-04-22 2023-02-10 华为技术有限公司 一种氮化镓器件、开关功率管、驱动电路及其制作方法
CN113903802A (zh) * 2021-09-29 2022-01-07 西安电子科技大学 基于阵列条的增强型开关晶体管及其制作方法
US11888027B2 (en) 2021-12-22 2024-01-30 Texas Instruments Incorporated Monolithic integration of high and low-side GaN FETs with screening back gating effect

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2454269C (en) 2001-07-24 2015-07-07 Primit Parikh Insulating gate algan/gan hemt
US7728356B2 (en) 2007-06-01 2010-06-01 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
CA2788112A1 (en) 2012-07-18 2014-01-18 Deka Gilao Air pillow for upright support
JP6174874B2 (ja) * 2013-03-15 2017-08-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6326638B2 (ja) * 2013-04-25 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体装置
US9679762B2 (en) * 2015-03-17 2017-06-13 Toshiba Corporation Access conductivity enhanced high electron mobility transistor
US11038023B2 (en) * 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates

Also Published As

Publication number Publication date
US20200287033A1 (en) 2020-09-10
US11049960B2 (en) 2021-06-29
US20210280702A1 (en) 2021-09-09
WO2020180913A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
US10756207B2 (en) Lateral III-nitride devices including a vertical gate module
CN113519063A (zh) 具有多个p-GaN块的氮化镓(GaN)基晶体管
US8148752B2 (en) Field effect transistor
US8946771B2 (en) Gallium nitride semiconductor devices and method making thereof
US9349819B2 (en) Heterojunction semiconductor device and manufacturing method
US8344421B2 (en) Group III-nitride enhancement mode field effect devices and fabrication methods
US8772834B2 (en) High electron mobility transistor and method of driving the same
CN110754001B (zh) 用以改善氮化镓间隔件厚度均匀度的增强型氮化镓晶体管
KR20150117608A (ko) 스위칭 소자
JP7369725B2 (ja) 窒化物半導体装置
KR20110067409A (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US20230369482A1 (en) Gallium nitride transistor with a doped region
WO2014078238A1 (en) Lateral gan jfet with vertical drift region
JP2009026975A (ja) 半導体装置
KR20100057113A (ko) 질화물계 반도체 소자 및 그 제조방법
US10861943B2 (en) Transistor with multiple GaN-based alloy layers
US10312095B1 (en) Recessed solid state apparatuses
WO2021149599A1 (ja) 窒化物半導体装置の製造方法および窒化物半導体装置
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
JP2022084364A (ja) 窒化物半導体装置およびその製造方法
JP5638225B2 (ja) へテロ接合電界効果トランジスタ及びその製造方法
CN112310215A (zh) 增强型高电子迁移率晶体管元件及其制造方法
CN113284946A (zh) 集成芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination