CN113517354B - 一种高压jfet器件 - Google Patents

一种高压jfet器件 Download PDF

Info

Publication number
CN113517354B
CN113517354B CN202110475900.1A CN202110475900A CN113517354B CN 113517354 B CN113517354 B CN 113517354B CN 202110475900 A CN202110475900 A CN 202110475900A CN 113517354 B CN113517354 B CN 113517354B
Authority
CN
China
Prior art keywords
doping regions
region
along
variable
variable doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110475900.1A
Other languages
English (en)
Other versions
CN113517354A (zh
Inventor
乔明
袁章亦安
李欣键
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110475900.1A priority Critical patent/CN113517354B/zh
Publication of CN113517354A publication Critical patent/CN113517354A/zh
Application granted granted Critical
Publication of CN113517354B publication Critical patent/CN113517354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种高压JFET器件，包括p型衬底、n型漂移区、p型体区、p+区、第一p型降场层、第二p型降场层、n+有源区、n+漏区、场氧化层、n型漂移区、多晶硅栅；n型漂移区内部表面n+源区和p型体区之间包括多个可变掺杂区，多个可变掺杂区沿Y方向、或者X方向交替分布，相邻可变掺杂区之间为p型衬底，可变掺杂区为条形或块状；本发明在器件尺寸不变的前提下，在JFET中引入了一个稀释电阻区域，以减轻空间电荷调制效应，从而增大器件的开态击穿电压。

Description

一种高压JFET器件
技术领域
本发明属于半导体功率器件技术领域。尤其是一种高压JFET器件。
背景技术
对于传统的HV JFET，ON-BV远小于OFF-BV，不能满足高压启动电路中的应用要求。高压JFET在实际工作时，由于空间电荷调制，造成开态击穿电压降低。使得器件在高压应用时，发生开态击穿，限制了高压JFET器件在高压功率集成电路中的应用，尤其是在要求较高电流能力的电路中。在器件尺寸不变的前提下，在JFET中引入了一个稀释电阻区域，以减轻空间电荷调制效应，同时通过适当增加深N阱剂量，弥补由于割条牺牲的电流能力并使ON-BV接近OFF-BV。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压JFET器件。
为实现上述发明目的，本发明技术方案如下：
一种高压JFET器件，包括p型衬底1、p型衬底1上方的n型漂移区2、n型漂移区2内部的p型体区6、p型体区6内部的p+区4和第一p型降场层71，p型体区6内部的p+区4位于第一p型降场层17的上方，p型体区6右侧的n型漂移区2内部设有第二p型降场层72，n型漂移区2内部左上方设有n+有源区3；n型漂移区2内部右上方设有n+漏区5，第二p型降场层72上方为场氧化层9，第二p型降场层72和场氧化层9之间为n型漂移区，多晶硅栅8覆盖部分p型体区6、部分场氧化层9、和部分n型漂移区2的上表面，
在平行于器件表面的平面上，沿从n+有源区3到n+漏区5的方向为Y方向，沿垂直于从n+有源区3到n+漏区5的方向为X方向，n型漂移区2内部表面n+源区3和p型体区6之间包括多个可变掺杂区10，多个可变掺杂区10沿Y方向、或者X方向交替分布，相邻可变掺杂区10之间为p型衬底1，可变掺杂区10为条形或块状。
作为优选方式，可变掺杂区10沿Y方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在Y方向上的条宽为Lb，各La相同，各Lb相同。
作为优选方式，可变掺杂区10沿Y方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在Y方向上的条宽为Lb，在Y方向上各间距La渐变，各条宽Lb相同。
作为优选方式，可变掺杂区10沿Y方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在Y方向上的条宽为Lb，各间距La相同，在Y方向上各条宽Lb渐变。
作为优选方式，可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，各La相同，各Lb相同。
作为优选方式，可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，沿X方向上间距La渐变、各条宽Lb相同。
作为优选方式，可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，沿X方向上各间距La相同、条宽Lb渐变。
作为优选方式，可变掺杂区10呈块状，相邻可变掺杂区10之间沿Y方向的间距为Lb、X方向的间距为La，每个可变掺杂区10沿X方向的条宽为Lc、Y方向的条宽为Ld，各可变掺杂区10的Lb分别相同，Lc分别相同，Lc分别相同，Ld分别相同。
作为优选方式，可变掺杂区10呈块状，相邻可变掺杂区10之间沿Y方向的间距为Lb、X方向的间距为La，每个可变掺杂区10沿X方向的条宽为Lc、Y方向的条宽为Ld，沿X防线各间距La渐变，沿Y方向各间距Lb渐变，各条宽Lc相同，各条宽Ld相同。
作为优选方式，可变掺杂区10呈块状，相邻可变掺杂区10之间沿Y方向的间距为Lb、X方向的间距为La，每个可变掺杂区10沿X方向的条宽为Lc、Y方向的条宽为Ld，各间距La相同，各间距Lb相同，沿X方向条宽Lc渐变，沿Y方向条宽Ld渐变。
本发明的有益效果为：在器件尺寸不变的前提下，在JFET中引入了一个稀释电阻区域，以减轻空间电荷调制效应，从而增大器件的开态击穿电压。
附图说明
图1是本发明的半导体器件的结构示意图。
图2是实施例1的结构示意图。
图3是实施例2的结构示意图。
图4是实施例3的结构示意图。
图5是实施例4的结构示意图。
图6是实施例5的结构示意图。
图7是实施例6的结构示意图。
图8是实施例7的结构示意图。
图9是实施例8的结构示意图。
图10是实施例9的结构示意图。
图中，1是p型衬底，2是n型漂移区，3是n+源区，4是p+区，5是n+漏区，6是p型体区，71是第一p型降场层，72是第二p型降场层，8是多晶硅栅，9是场氧化层，10是可变掺杂区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
一种高压JFET器件，如图1所示，包括p型衬底1、p型衬底1上方的n型漂移区2、n型漂移区2内部的p型体区6、p型体区6内部的p+区4和第一p型降场层71，p型体区6内部的p+区4位于第一p型降场层17的上方，p型体区6右侧的n型漂移区2内部设有第二p型降场层72，n型漂移区2内部左上方设有n+有源区3；n型漂移区2内部右上方设有n+漏区5，第二p型降场层72上方为场氧化层9，第二p型降场层72和场氧化层9之间为n型漂移区，多晶硅栅8覆盖部分p型体区6、部分场氧化层9、和部分n型漂移区2的上表面，
在平行于器件表面的平面上，沿从n+有源区3到n+漏区5的方向为Y方向，沿垂直于从n+有源区3到n+漏区5的方向为X方向，n型漂移区2内部表面n+源区3和p型体区6之间包括多个可变掺杂区10。
如图2所示，多个可变掺杂区10沿Y方向交替分布，相邻可变掺杂区10之间为p型衬底1，可变掺杂区10为条形。相邻可变掺杂区10的间距为La，可变掺杂区10在Y方向上的条宽为Lb，各La相同，各Lb相同。
实施例2
本实施例和实施例1的区别在于：在Y方向上各间距La渐变(沿Y方向La逐渐增大)，各条宽Lb相同，条形可变掺杂区数目可变，如图3所示。
实施例3
本实施例和实施例1的区别在于：各间距La相同，在Y方向上各条宽Lb渐变(沿Y方向Lb逐渐减小)，条形可变掺杂区数目可变，如图4所示。
实施例4
本实施例和实施例1的区别在于：可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，各La相同，各Lb相同。如图5所示。
实施例5
本实施例和实施例1的区别在于：可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，沿X方向上间距La渐变(从中间到两端La逐渐较小)、各条宽Lb相同。条形可变掺杂区数目可变，如图6所示。
实施例6
本实施例和实施例1的区别在于：可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，沿X方向上各间距La相同、条宽Lb渐变(从中间到两端Lb逐渐增大)，条形可变掺杂区数目可变，如图7所示。
实施例7
本实施例和实施例1的区别在于：可变掺杂区10呈块状，相邻可变掺杂区10之间沿Y方向的间距为Lb、X方向的间距为La，每个可变掺杂区10沿X方向的条宽为Lc、Y方向的条宽为Ld，各可变掺杂区10的Lb分别相同，Lc分别相同，Lc分别相同，Ld分别相同。块状可变掺杂区数目可变，如图8所示。
实施例8
本实施例和实施例1的区别在于：可变掺杂区10呈块状，相邻可变掺杂区10之间沿Y方向的间距为Lb、X方向的间距为La，每个可变掺杂区10沿X方向的条宽为Lc、Y方向的条宽为Ld，沿X方向各间距La渐变(从中间到两端La逐渐增大)，沿Y方向各间距Lb渐变(沿Y方向Lb不断增大)，各条宽Lc相同，各条宽Ld相同。块状可变掺杂区数目可变，如图9所示。
实施例9
本实施例和实施例1的区别在于：可变掺杂区10呈块状，相邻可变掺杂区10之间沿Y方向的间距为Lb、X方向的间距为La，每个可变掺杂区10沿X方向的条宽为Lc、Y方向的条宽为Ld，各间距La相同，各间距Lb相同，沿X方向条宽Lc渐变(从中间到两端Lc不断增大)，沿Y方向条宽Ld渐变(沿Y方向Ld不断减小)。块状可变掺杂区数目可变，如图10所示。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种高压JFET器件，其特征在于：包括p型衬底(1)、p型衬底(1)上方的n型漂移区(2)、n型漂移区(2)内部的p型体区(6)、p型体区(6)内部的p+区(4)和第一p型降场层(71)，p型体区(6)内部的p+区(4)位于第一p型降场层(71)的上方，p型体区(6)右侧的n型漂移区(2)内部设有第二p型降场层(72)，n型漂移区(2)内部左上方设有n+有源区(3)；n型漂移区(2)内部右上方设有n+漏区(5)，第二p型降场层(72)上方为场氧化层(9)，第二p型降场层(72)和场氧化层(9)之间为n型漂移区，多晶硅栅(8)覆盖部分p型体区(6)、部分场氧化层(9)、和部分n型漂移区(2)的上表面，
在平行于器件表面的平面上，沿从n+有源区(3)到n+漏区(5)的方向为Y方向，沿垂直于从n+有源区(3)到n+漏区(5)的方向为X方向，n型漂移区(2)内部表面n+源区(3)和p型体区(6)之间包括多个可变掺杂区(10)，多个可变掺杂区(10)沿Y方向、或者X方向交替分布，相邻可变掺杂区(10)之间为p型衬底(1)，可变掺杂区(10)为条形或块状。
2.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)沿Y方向交替分布，可变掺杂区(10)为条形，相邻可变掺杂区(10)的间距为La，可变掺杂区(10)在Y方向上的条宽为Lb，各La相同，各Lb相同。
3.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)沿Y方向交替分布，可变掺杂区(10)为条形，相邻可变掺杂区(10)的间距为La，可变掺杂区(10)在Y方向上的条宽为Lb，在Y方向上各间距La渐变，各条宽Lb相同。
4.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)沿Y方向交替分布，可变掺杂区(10)为条形，相邻可变掺杂区(10)的间距为La，可变掺杂区(10)在Y方向上的条宽为Lb，各间距La相同，在Y方向上各条宽Lb渐变。
5.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)沿X方向交替分布，可变掺杂区(10)为条形，相邻可变掺杂区(10)的间距为La，可变掺杂区(10)在X方向上的条宽为Lb，各La相同，各Lb相同。
6.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)沿X方向交替分布，可变掺杂区(10)为条形，相邻可变掺杂区(10)的间距为La，可变掺杂区(10)在X方向上的条宽为Lb，沿X方向上间距La渐变、各条宽Lb相同。
7.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)沿X方向交替分布，可变掺杂区(10)为条形，相邻可变掺杂区(10)的间距为La，可变掺杂区(10)在X方向上的条宽为Lb，沿X方向上各间距La相同、条宽Lb渐变。
8.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)呈块状，相邻可变掺杂区(10)之间沿Y方向的间距为Lb、X方向的间距为La，每个可变掺杂区(10)沿X方向的条宽为Lc、Y方向的条宽为Ld，各可变掺杂区(10)的Lb分别相同，Lc分别相同，Lc分别相同，Ld分别相同。
9.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)呈块状，相邻可变掺杂区(10)之间沿Y方向的间距为Lb、X方向的间距为La，每个可变掺杂区(10)沿X方向的条宽为Lc、Y方向的条宽为Ld，沿X防线各间距La渐变，沿Y方向各间距Lb渐变，各条宽Lc相同，各条宽Ld相同。
10.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)呈块状，相邻可变掺杂区(10)之间沿Y方向的间距为Lb、X方向的间距为La，每个可变掺杂区(10)沿X方向的条宽为Lc、Y方向的条宽为Ld，各间距La相同，各间距Lb相同，沿X方向条宽Lc渐变，沿Y方向条宽Ld渐变。
CN202110475900.1A 2021-04-29 2021-04-29 一种高压jfet器件 Active CN113517354B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110475900.1A CN113517354B (zh) 2021-04-29 2021-04-29 一种高压jfet器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110475900.1A CN113517354B (zh) 2021-04-29 2021-04-29 一种高压jfet器件

Publications (2)

Publication Number Publication Date
CN113517354A CN113517354A (zh) 2021-10-19
CN113517354B true CN113517354B (zh) 2023-04-28

Family

ID=78063535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110475900.1A Active CN113517354B (zh) 2021-04-29 2021-04-29 一种高压jfet器件

Country Status (1)

Country Link
CN (1) CN113517354B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130133A (en) * 1998-12-02 2000-10-10 United Microelectronics Corp. Fabricating method of high-voltage device
JP2001250870A (ja) * 2000-03-03 2001-09-14 Matsushita Electric Ind Co Ltd 半導体装置
CN102097389A (zh) * 2011-01-12 2011-06-15 深圳市联德合微电子有限公司 一种ldmos、集成该ldmos的半导体器件及其制造方法
CN102683403A (zh) * 2012-04-24 2012-09-19 电子科技大学 一种沟槽栅电荷存储型igbt
CN104992971A (zh) * 2015-06-29 2015-10-21 电子科技大学 具有复合低k电流阻挡层的垂直氮化镓基异质结场效应管
CN107507858A (zh) * 2017-08-28 2017-12-22 电子科技大学 一种限流二极管
US10068965B1 (en) * 2017-06-26 2018-09-04 University Of Electronic Science And Technology Of China Lateral high-voltage device
CN111430448A (zh) * 2020-03-30 2020-07-17 电子科技大学 一种横向功率半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113612A1 (en) * 2002-06-19 2006-06-01 Kailash Gopalakrishnan Insulated-gate semiconductor device and approach involving junction-induced intermediate region
WO2011111500A1 (ja) * 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
JP2014520405A (ja) * 2011-06-20 2014-08-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 電流アパーチャ垂直電子トランジスタ
US8633094B2 (en) * 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
CN108172622A (zh) * 2018-01-30 2018-06-15 电子科技大学 功率半导体器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130133A (en) * 1998-12-02 2000-10-10 United Microelectronics Corp. Fabricating method of high-voltage device
JP2001250870A (ja) * 2000-03-03 2001-09-14 Matsushita Electric Ind Co Ltd 半導体装置
CN102097389A (zh) * 2011-01-12 2011-06-15 深圳市联德合微电子有限公司 一种ldmos、集成该ldmos的半导体器件及其制造方法
CN102683403A (zh) * 2012-04-24 2012-09-19 电子科技大学 一种沟槽栅电荷存储型igbt
CN104992971A (zh) * 2015-06-29 2015-10-21 电子科技大学 具有复合低k电流阻挡层的垂直氮化镓基异质结场效应管
US10068965B1 (en) * 2017-06-26 2018-09-04 University Of Electronic Science And Technology Of China Lateral high-voltage device
CN107507858A (zh) * 2017-08-28 2017-12-22 电子科技大学 一种限流二极管
CN111430448A (zh) * 2020-03-30 2020-07-17 电子科技大学 一种横向功率半导体器件

Also Published As

Publication number Publication date
CN113517354A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
US8748982B2 (en) High breakdown voltage semiconductor device
US9059238B2 (en) Semiconductor device
US6943410B2 (en) High power vertical semiconductor device
CN102194858B (zh) 半导体装置
US8217454B2 (en) Semiconductor device
US10797167B2 (en) Superjunction semiconductor device and method of manufacturing the same
US9595603B2 (en) Semiconductor device
US10505036B2 (en) Lateral diffused metal oxide semiconductor field effect transistor
US20150349113A1 (en) Semiconductor device
WO2019013286A1 (ja) 半導体装置
JP2011003609A (ja) 電力用半導体素子
CN107564965B (zh) 一种横向双扩散mos器件
CN107275388B (zh) 一种横向高压器件
JP2010103337A (ja) 電力用半導体装置
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN111430448B (zh) 一种横向功率半导体器件
CN113517354B (zh) 一种高压jfet器件
EP4128362B1 (en) Power semiconductor device
CN107359195B (zh) 一种高耐压横向超结器件
CN107359194B (zh) 一种消除高电场的器件
US9312331B2 (en) Semiconductor device
CN109616522B (zh) 一种横向高压器件
CN114725219B (zh) 碳化硅沟槽栅晶体管及其制造方法
CN220382104U (zh) 功率半导体器件
CN114512536B (zh) 超结半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant