CN113517201A - 一种巨量转移芯片的制作方法 - Google Patents

一种巨量转移芯片的制作方法 Download PDF

Info

Publication number
CN113517201A
CN113517201A CN202110412117.0A CN202110412117A CN113517201A CN 113517201 A CN113517201 A CN 113517201A CN 202110412117 A CN202110412117 A CN 202110412117A CN 113517201 A CN113517201 A CN 113517201A
Authority
CN
China
Prior art keywords
whole
silicon wafer
silicon wafers
substrate
single silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110412117.0A
Other languages
English (en)
Inventor
康孝恒
蔡克林
唐波
杨飞
李�瑞
许凯
蒋乐元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou Zhijin Electronic Technology Co ltd
Original Assignee
Huizhou Zhijin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huizhou Zhijin Electronic Technology Co ltd filed Critical Huizhou Zhijin Electronic Technology Co ltd
Priority to CN202110412117.0A priority Critical patent/CN113517201A/zh
Publication of CN113517201A publication Critical patent/CN113517201A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明属于芯片技术领域，提供一种巨量转移芯片的制作方法，通过半蚀刻工艺将成品硅片蚀刻出包括多块单硅片的整片硅片，多块单硅片中相邻的单硅片之间设置有具备预设深度的连接槽，连接槽将多块单硅片连接为一个整体且因其预设深度而易于将连接为一个整体的多块单硅片划分为分开的单硅片。再通过制作具备多个焊盘的整片基板，在多个焊盘中填充焊料以对应固化多块单硅片，让整片硅片与整片基板连接固定构成产品级芯片，从而可有效避免后续工艺中大量多次将单个硅片分开转移到单个基板进行连接，提升整个封装测试的效率，降低封装测试的难度，实现巨量转移的技术效果。

Description

一种巨量转移芯片的制作方法
技术领域
本发明属于芯片技术领域，尤其涉及一种巨量转移芯片的制作方法。
背景技术
芯片技术作为电子信息技术的底层技术，是电子信息产品不可或缺的一部分关键技术。在芯片技术中，包括封装测试技术，该技术从工艺上大体包括固晶、焊线、点胶/模压、烘烤、切割、分选测试以及焊接/安装等环节。
其中，固晶是指将硅片固定在基板上；焊线是指将硅片电极与基板连接，实现电信号导通，当然若是倒装产品则无需经过焊线环节。再经过点胶/模压、烘烤、切割以及分选测试等环节后，便可以将基板背面焊盘通过SMT与PCB板连通，完成封装测试。
虽然，现有的封装测试技术能够实现芯片的封装测试，但是其通常的做法是在固晶环节之前，将整片的硅片切割成单个的硅片，整片的基板对应单个硅片分割成多块单个基板，再将单个硅片与单个基板进行焊线连接，进行封装测试，这使得进行封装测试的产品级的芯片的结构为单个硅片与单个基板的结合体，从而造成整个测试工艺复杂，不能实现批量测试。更为严重的是，单个硅片与单个基板转移连接，使得整个封装测试技术的难度提升，效率降低，越来越不能满足半导体封装技术高密度化和高性能化的要求。
综上所述，现有的芯片封装测试技术存在单个基板与单个硅片焊线连接，焊线转移难度大，效率低，测试复杂的技术问题。
发明内容
为了解决上述技术问题，一方面，本发明提供一种巨量转移芯片的制作方法，该方法包括：
通过半蚀刻工艺将成品硅片蚀刻出整片硅片；所述整片硅片包括多块单硅片；所述多块单硅片中相邻的单硅片之间设置有具备预设深度的连接槽，所述连接槽将所述多块单硅片连接为一个整体且因其预设深度而易于将连接为一个整体的多块所述单硅片划分为分开的单硅片；
制作具备多个焊盘的整片基板，在所述多个焊盘中填充焊料以对应固化所述多块单硅片，让所述整片硅片与所述整片基板连接固定。
进一步地，巨量转移芯片的制作方法，还包括：
对所述连接槽底部进行开口划片，直至与所述连接槽连通，在所述整片硅片上形成多个连通口；
通过所述连通口向所述连接槽内填充绝缘物质直至所述绝缘物质填充满出所述连通口的入口；
沿着所述连通口的入口，穿过所述绝缘物质切断所述整片硅片和所述整片基板，以得到分开的多片单芯片。
改进地，所述的对所述连接槽底部进行开口划片包括：
通过激光切割对所述连接槽底部进行开口划片。
改进地，对所述连接槽底部进行开口划片时，划片入口点选取在所述连接槽的宽度范围内，所述连通口在所述连接槽的宽度范围内且所述连通口的宽度小于所述连接槽的宽度。
改进地，巨量转移芯片的制作方法还包括：在所述连通口入口所在的平面上，给所述整片硅片的底面固定一层绝缘物质以覆盖所述整片硅片的底面。
改进地，巨量转移芯片的制作方法中，所述绝缘物质为模塑料。
改进地，巨量转移芯片的制作方法中，穿过所述绝缘物质切断所述整片硅片和所述整片基板时，切口宽度小于所述连通口的宽度。
具体地，巨量转移芯片的制作方法中，在所述多个焊盘中填充焊料以对应固化所述多块单硅片包括：在所述多个焊盘中填充一层锡膏以对应固化所述多块单硅片。
具体地，巨量转移芯片的制作方法中，所述整片基板包括：从上至下依次连接的油墨层、金属层以及绝缘层；
在所述油墨层设置所述多个焊盘，在所述多个焊盘中填充焊料以对应固化所述多块单硅片，让所述整片硅片与所述油墨层连接固化。
具体地，巨量转移芯片的制作方法中，所述连接槽包括第一侧面、第二侧面以及底面；所述第一侧面和所述第二侧面相对设置，所述第一侧面的底端和所述第二侧面的底端与所述底面连接。
一方面，本发明还提供一种巨量转移芯片，包括：
整片硅片，分割自成品硅片；所述整片硅片包括多块单硅片；所述多块单硅片中相邻的单硅片之间设置有具备预设深度的连接槽，所述连接槽将所述多块单硅片连接为一个整体且因其预设深度而易于将连接为一个整体的多块所述单硅片划分为分开的单硅片；
整片基板，具备多个焊盘；所述多个焊盘和所述多块单硅片对应连接，以使所述整片硅片与所述整片基板连接构成产品级芯片。
具体地，所述整片基板包括：从上至下依次连接的油墨层、金属层以及绝缘层；
所述油墨层设置所述多个焊盘；所述多个焊盘和所述多块单硅片对应连接，以使所述整片硅片与所述油墨层连接。
改进地，所述连接槽包括第一侧面、第二侧面以及底面；所述第一侧面和所述第二侧面相对设置，所述第一侧面的底端和所述第二侧面的底端与所述底面连接。
改进地，所述第一侧面和所述第二侧面平行，所述第一侧面的底端和所述第二侧面的底端均与所述底面垂直。
改进地，所述焊盘具备预设焊接深度；所述焊料的填充量超出所述焊接深度。
改进地，所述焊盘包括第一填充面、第二填充面以及填充底面；所述第一填充面与所述第二填充面相对设置，所述第一填充面的底端和所述第二填充面的底端与所述填充底面连接。
改进地，所述第一填充面和所述第二填充面平行，所述第一填充面的底端和所述第二填充面的底端均与所述填充底面垂直。
改进地，所述整片硅片根据所述成品硅片的形状，在不损害完整的所述单硅片的条件下进行分割。
改进地，所述预设深度的取值范围在所述单硅片的厚度的40％至60％之间进行选取。
优选地，所述预设深度的取值为所述单硅片的厚度的50％。
具体地，所述连接槽通过在所述成品硅片上进行半蚀刻生成。
优选地，所述连接槽通过在所述成品硅片上进行激光刻蚀生成。
优选地，所述连接槽通过在所述成品硅片进行掩膜湿法刻蚀生成。
具体地，所述焊料为锡膏。
改进地，所述焊料的填充量超出所述焊接深度的30％至50％。
优选地，所述焊料的填充量超出所述焊接深度的40％。
具体地，所述金属层涂覆有铜箔。
相比现有技术，本发明的有益效果在于：
本发明提供一种巨量转移芯片的制作方法，该方法通过半蚀刻工艺将成品硅片蚀刻出整片硅片，整片硅片包括多块单硅片，多块单硅片中相邻的单硅片之间设置有具备预设深度的连接槽，连接槽将多块单硅片连接为一个整体且因其预设深度而易于将连接为一个整体的多块单硅片划分为分开的单硅片。该方法再通过制作具备多个焊盘的整片基板，在多个焊盘中填充焊料以对应固化多块单硅片，让整片硅片与整片基板连接固定构成产品级芯片，从而可有效避免后续工艺中大量多次将单个硅片分开转移到单个基板进行连接，提升整个封装测试的效率，降低封装测试的难度，实现巨量转移的技术效果，满足半导体封装技术高密度化和高性能化的要求。其中，采用半蚀刻工艺不仅在蚀刻出整片硅片时避免机械切割损坏硅片，而且易于控制连接槽深度的制作，从而更好实现连接一体和后续划片便利的技术效果。
附图说明
图1为现有技术中成品硅片分割为单硅片的示意图；
图2为巨量转移芯片的制作方法的一个流程示意图；
图3为巨量转移芯片的制作方法的另一个流程示意图；
图4为巨量转移芯片的一个结构示意图；
图5为巨量转移芯片的另一个结构示意图；
图6为巨量转移芯片的另一个结构示意图；
图7为巨量转移芯片的另一个结构示意图；
图8为巨量转移芯片的另一个结构示意图；
图9为巨量转移芯片中硅片的一个结构示意图；
图10为巨量转移芯片中硅片的另一个结构示意图；
图11为巨量转移芯片中基板的一个结构示意图；
图12为巨量转移芯片中基板的另一个结构示意图；
图13为巨量转移芯片中基板的另一个结构示意图。
图示说明：
1、整片硅片；10、单硅片；11、连接槽；110、第一侧面；111、第二侧面；112、连接底面；
2、整片基板；20、油墨层；21、金属层；22、绝缘层；200、焊盘；2000、第一填充面；2001、第二填充面；2002、填充底面；
30、焊料；
50、连通口；
60、绝缘物质；
70、一层绝缘物质；
80、切口；
90、单芯片。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，在本发明的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”等应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，后续所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在介绍本发明具体实施方式之前，本说明书先结合现有技术，对本发明的发明动机说明，以便本领域普通技术人员能够很好理解本发明的创造性贡献。
现有技术中，参见图1，芯片的封装测试技术主要是将成品硅片01进行成品单硅片02分割，然后将单个硅片转移到基板进行焊线连接，以致于造成不能一次性转移成块硅片，存在巨量转移缺陷。其中，巨量转移是指单个硅片(即单硅片)与单个基板焊线连接的一种工艺状态，该工艺状态下，上游产品单硅片与下游产品单基板进行焊线连接后封装，得到封装测试产品单芯片。由于单独分割，单独焊接，单独封装，造成封装测试技术难度增大，效率降低，据此，申请人经过大量研发，创造性提出如下实施例中的巨量转移芯片的制作方法，用于解决现有技术中巨量转移缺陷。
实施例一
为解决针对单个基板和单个硅片进行单独分割，单独焊接，单独封装，造成的封装测试技术难度增大，效率降低的技术问题，本实施例提供一种巨量转移芯片的制作方法，该方法创造性地从整体到整体对基板和硅片进行转移连接，实现了封装测试技术难度降低，效率提升的技术效果。
参见图2、图4、图13，一种巨量转移芯片的制作方法，包括步骤：
S1、通过半蚀刻工艺将成品硅片蚀刻出整片硅片1；整片硅片1包括多块单硅片10；多块单硅片10中相邻的单硅片10之间设置有具备预设深度的连接槽11，连接槽11将多块单硅片10连接为一个整体且因其预设深度而易于将连接为一个整体的多块单硅片10划分为分开的单硅片10；
S2、制作具备多个焊盘200的整片基板2，在多个焊盘200中填充焊料30以对应固化多块单硅片10，让整片硅片1与整片基板2连接固定。
需要说明的是，步骤S1和S2并不代表本实施例方法的必然先后顺序，本领域普通技术人员可以理解，此仅为实现本方案的一种实施方式。换言之，在其他实施例中，方法中的首个步骤也可以是先制作具备多个焊盘200的整片基板2，再通过半蚀刻工艺将成品硅片蚀刻出整片硅片1。
还需要说明的是，由于现有技术中都是将整片成品硅片切割成单个独立的单硅片10，因此本领域普通技术人员没有考虑如何避免不损坏整片芯片的完整性的需求和动机，更不会想到在切割工艺上进行创造性选取，以分割出符合本实施例预设深度的连接槽11。
相反，在步骤S1中，本实施例创造性提出采用半蚀刻工艺来对成品硅片进行蚀刻处理，不仅在蚀刻出整片硅片1时避免机械切割损坏硅片，而且易于控制连接槽11深度的制作，从而更好实现连接一体和后续划片便利的技术效果。
其中，连接槽11的预设深度的取值范围可以单硅片10的厚度为参照，在单硅片10的厚度的40％至60％之间进行选取。其中预设深度的取值为单硅片10的厚度的50％，此时，连接一体和划片方便两个技术指标可以较优实现。
在一个具体实施例中，参见图10，连接槽11包括第一侧面110、第二侧面111以及连接底面112；第一侧面110和第二侧面111相对设置，第一侧面110的底端和第二侧面111的底端与连接底面112连接。
需要说明的是，连接槽11结构简单，易于制作，从而可以提升整个芯片封装测试的效率。
在步骤S2中，参加图11，图13，需要说明的是，多个焊盘200在整片基板2上，多个焊盘200中填充焊料30可以批量进行，以对应固化多块单硅片10，实现整片硅片1与整片基板2连接固定，从而实现提升封装测试工艺效率的技术效果。
在一个具体实施例中，参加图12，整片基板2包括：从上至下依次连接的油墨层20、金属层21以及绝缘层22；
在油墨层20设置多个焊盘200，在多个焊盘200中填充焊料30以对应固化多块单硅片10，让整片硅片1与油墨层20连接固化。
需要说明的是，可以在多个焊盘200中填充一层锡膏以对应固化多块单硅片10。
在一个具体实施例中，基板的制作可以使用如下工艺：
下料：取双面基板一张。其中基板是PCB的原材料，又可称为基材或覆铜板；
钻孔：在基板上钻出识别孔，工具孔和导通孔等；
镀铜：在基板的铜箔表面及孔壁镀铜，形成导通；
线路蚀刻：将基板表面的铜箔蚀刻，保留需要的线路焊盘及线路；
阻焊：在基板上的通孔及基板表面覆盖油墨，起到绝缘，保护及支撑作用；
表面处理：在开窗漏出焊盘及线路手指处进行特殊表面处理保护。
还需要说明的是，本实施例通过半蚀刻工艺将成品硅片蚀刻出整片硅片1，整片硅片1包括多块单硅片10，多块单硅片10中相邻的单硅片10之间设置有具备预设深度的连接槽11，连接槽11将多块单硅片10连接为一个整体且因其预设深度而易于将连接为一个整体的多块单硅片10划分为分开的单硅片10。再通过制作具备多个焊盘200的整片基板2，在多个焊盘200中填充焊料30以对应固化多块单硅片10，让整片硅片1与整片基板2连接固定构成产品级芯片，从而可有效避免后续工艺中大量多次将单个硅片分开转移到单个基板进行连接，提升整个封装测试的效率，降低封装测试的难度，实现巨量转移的技术效果，满足半导体封装技术高密度化和高性能化的要求。
实施例二
实施例一提供的方法解决转移连接问题后，得到整体到整体产品级芯片，该产品级芯片需要进行后续工艺的处理，再进行相关测试。本实施例在实施例一的基础上，进一步创造性提出与实施例作为不可分割技术整体的方案。
参见图3，图5，图6，图7，图8，实施例二中的巨量转移芯片的制作方法，还包括步骤：
S3、对连接槽11底部进行开口划片，直至与连接槽11连通，在整片硅片1上形成多个连通口50；
S4、通过连通口50向连接槽11内填充绝缘物质60直至绝缘物质60填充满出连通口50的入口；
S5、沿着连通口50的入口，穿过绝缘物质60切断整片硅片1和整片基板2，以得到分开的多片单芯片90。
在步骤S3中，需要说明的是，连接槽11底部处于整片硅片1开槽口的反方向的一面，该面为未经破坏的一个完整面。因此，通过从连接槽11底部进行开口划片，直至与连接槽11连通，在整片硅片1上形成多个连通口50，可以完成批量处理出多片单芯片90的一个重要环节。在该环节中，需要避免损坏硅片的完整性，避免破坏连接槽11，因此优选的划片工艺可以选取激光切割方式，对连接槽11底部进行开口划片。
需要注意的是，本实施例工艺是在实施例一基础上进行，而实施例一中整片硅片1与整片基板2已经通过焊盘200连接固化，激光切割方式可以有效避免硅片与基板的机械震动或应力，以免造成硅片及基板焊盘200的结合失效。
还需要注意的是，步骤S3中，划片时要避免损坏完整的单硅片10，因此对连接槽11底部进行开口划片时，可以将划片入口点选取在连接槽11的宽度范围内，连通口50在连接槽11的宽度范围内且连通口50的宽度小于连接槽11的宽度，这样就能确保划片操作的范围都是限于在连接槽11的槽体范围内，有效保护完整的单硅片10。
需要说明的是，参见图6，在步骤S4中，通过连通口50向连接槽11内填充绝缘物质60直至绝缘物质60填充满出连通口50的入口，这样就可以在后续的单芯片90获取工艺中，对基板和硅片进行进一步保护，避免损坏。
需要注意的是，充绝缘物质60填充满出连通口50的入口，不仅可以作为后续工艺切分单片芯片的指引，而且可以有效保护硅片。
还需要说明的是，绝缘物质60可以为模塑料。其中模塑料是塑料的一种类型，与常见的热塑性塑料相比，模塑料具有更高的几何尺寸稳定性、更耐极端高热高湿复杂环境、耐化学品腐蚀、高机械强度等特点。因此，选用模塑料可以更有效保护硅片。
在一个改进实施例中，参见图7，图8，在连通口50入口所在的平面上，给整片硅片1的底面固定一层绝缘物质70以覆盖整片硅片1的底面。
需要说明的是，在整片硅片1的底面中，连接槽11的底部会经过划片，其余部分不经过划片，但也存在被损坏的风险，因此在连通口50入口所在的平面上，给整片硅片1的底面固定一层绝缘物质70以覆盖整片硅片1的底面，可以进一步保护硅片的完整性。
在步骤S5中，需要说明的是，参见图6，图7，图8，沿着连通口50的入口，穿过绝缘物质60切断整片硅片1和整片基板2，以得到分开的多片单芯片90，这样可以完成批量切分单芯片90，实现从整体产品到单个产品的转化，极大提升芯片封装测试的效率，降低芯片封装测试的难度。
还需要说明的是，参见图8，穿过绝缘物质60切断整片硅片1和整片基板2时，切口80的宽度小于连通口50的宽度，这样可以避免切口80的直径过大而损坏基板和硅片。
实施例三
本实施例的目的在于提供一种创新的巨量转移芯片，以解决现有的芯片封装测试技术存在单个基板与单个硅片焊线连接，焊线转移难度大，效率低，测试复杂的技术问题。
参见图4，一种巨量转移芯片，包括整片硅片1和整片基板2。
整片硅片1分割自成品硅片。其中成品硅片包括中部完整的多块单硅片10和边缘不完整的残缺硅片，用于封装测试的硅片需要具备完整性。
整片硅片1包括多块单硅片10；多块单硅片10中相邻的单硅片10之间设置有具备预设深度的连接槽11，连接槽11将多块单硅片10连接为一个整体且因其预设深度而易于将连接为一个整体的多块单硅片10划分为分开的单硅片10。
整片基板2具备多个焊盘200，多个焊盘200和多块单硅片10对应连接，以使整片硅片1与整片基板2连接构成产品级芯片。
需要说明的是，参见图1，成品硅片01包括中部完整的多块成品单硅片02和边缘不完整的残缺硅片03，用于封装测试的硅片需要具备完整性，因此本实施例中的整片硅片1可以从成品硅片01分割产生，即将成品硅片01中残缺硅片03切除。
还需要说明的是，“成品硅片”作为本领域普通技术人员公知的一个术语，本领域普通技术人员知晓其内涵和外延，在此不做过多展开。
还需要说明的是，参见图4，连接槽11可以通过在成品硅片上进行半蚀刻生成。优选地，连接槽11可以通过在成品硅片上进行激光刻蚀生成。优选地，连接槽11通过在成品硅片进行掩膜湿法刻蚀生成。
还需要说明的是，虽然用于封装测试的硅片需要具备完整性，但不排除将整片成品硅片按照本实施例的创新构思，不对成品硅片进行分割，而是直接在成品硅片上生成连接槽11，因此可替代地，实施例一中的整片硅片1可以用成品硅片代替。
可以理解的是，本实施例的创新主要体现在整体结合整体的思想上，即将整片硅片1与整片基板2连接，避免单独连接造成的批量转移连接效率低，难度大的问题。
在实现本实施例的创新思想方面，连接槽11的设置可让多块完整的单硅片10连接为一体的整片硅片1，形成一种新型产品，以便后续焊线连接时能够批量进行。因为预设深度在设置时以能将多块单硅片10连接为一个整体为标准，因此不仅有利于批量转移焊线连接，而且也有助于后续划片工艺的进行。
实施例四
本实施例在实施例一的基础上，对连接槽11的技术特征作进一步改进，在实现将多块硅片连接为一体的前提下，以实现后续划片工艺的方便进行。
参见图4、图5，本实施例中，连接槽11的预设深度的取值范围可以在单硅片10的厚度的40％至60％之间进行选取。其中预设深度的取值为单硅片10的厚度的50％，此时，连接一体和划片方便两个技术指标可以最优实现。
需要说明的是，连接槽11深度的设置关系到后续划片工艺，因此，本实施例中连接槽11深度不仅需要将多块硅片连接为一体，而且需要后续划片工艺方便进行。为实现该目的，本领域普通技术人员可以根据连接一体和划片方便这两个技术指标进行连接槽11深度的具体设置。
实施例五
为了便于后续划片工艺的进行，本实施例对连接槽11进行进一步改进。
参见图9，图10，本实施例中，连接槽11包括第一侧面110、第二侧面111以及连接底面112；第一侧面110和第二侧面111相对设置，第一侧面110的底端和第二侧面111的底端与连接底面112连接。
需要说明的是，连接槽11的生成可以通过蚀刻的方式进行，其中连接槽11的第一侧面110、第二侧面111以及连接底面112的特殊设置，形如沟渠，不仅便于蚀刻，而且易于后续划片工艺的进行。
实施例六
为了便于后续划片工艺的进行，本实施例对连接槽11进行进一步改进。
参见图10，本实施例中，第一侧面110和第二侧面111平行，第一侧面110的底端和第二侧面111的底端均与连接底面112垂直。
需要说明的是，连接槽11的生成可以通过蚀刻的方式进行，其中连接槽11的第一侧面110、第二侧面111平行，且均与连接底面112垂直的特殊设置，不仅便于蚀刻，而且易于后续划片工艺的进行。
实施例七
为了更为有效使用成品硅片，避免浪费，本实施例在生成连接槽11时，以完整的单硅片为准，根据成品硅片的形状，在不损害完整的单硅片的条件下进行分割。例如，可以将不完整的单硅片去除，可以沿着单硅片之间的纵横纹路进行分割。
实施例八
为了实现整片硅片与整片基板整体到整体的转移连接，转移连接的效率，降低转移连接的难度，本实施例提供完整的一种整片基板2。
参见图4，图5，图11，图12，图13，整片基板2包括从上到下的三个板层，即油墨层20、金属层21以及绝缘层22。三个板层的层与层之间相互连接固定，形成基板的主体部分。其中，基板上的油墨层20，具有标识、阻焊、绝缘，耐各种化学物质的作用。具体实施中，可以根据实际需要，选取阻焊油墨、字符油墨等原材料来制备油墨层20。
需要说明的是，涂覆有油墨层20的金属层21在经过蚀刻后，可以形成导电回路，用于与电子元器件连接实现电路功能。具体地，金属层21涂覆有铜箔。
还需要说明的是，绝缘层22对金属层21进行绝缘保护。
还需要说明的是，参见图11，油墨层20具备多个焊盘200，该多个焊盘200用于和整片硅片1上的单硅片10对应连接，以使整片硅片1与油墨层20连接，实现整片硅片1与整片基板2整体到整体的转移连接，从而提升转移连接的效率，降低转移连接的难度，实现巨量转移的技术效果，满足半导体封装技术高密度化和高性能化的要求。
实施例七
为了在整体到整体的条件下转移焊接整片基板2和整片硅片1，提升转移连接的效率，降低转移连接的难度，本实施例提供一种焊盘。
参见图4、图5，图11，图13，焊盘200内填充焊料30。焊料30用于和单硅片10焊接，以使整片硅片1与油墨层20焊接。其中，焊盘上设置一定的焊接深度，让填充焊料30的填充量超出焊接深度，实现快速稳固焊接的技术效果。
需要说明的是，设定焊接深度的焊盘可以填充适量的焊料30，焊料30超出焊接深度可以让整片基板2和整片硅片1充分接触焊接，达到快速稳固焊接的目的。其中，焊料30可以为锡膏。
还需要说明的是，焊料30的填充量可以用焊接深度来作为参考，例如焊料30的填充量可以超出焊接深度的30％至50％。优选地，焊料30的填充量超出焊接深度的40％。
实施例八
为了在整体到整体的条件下转移焊接整片基板2和整片硅片1，提升转移连接的效率，降低转移连接的难度，本实施例对焊盘的结构作了特殊设置，以实现便于填充焊料30，便于焊接的技术效果。
参见图4、图5，图7，图12，本实施例中，焊盘包括第一填充面2000、第二填充面2001以及填充底面2002；第一填充面2000与第二填充面2001相对设置，第一填充面2000的底端和第二填充面2001的底端与填充底面2002连接。优选地，第一填充面2000和第二填充面2001平行，第一填充面2000的底端和第二填充面2001的底端均与填充底面2002垂直。
需要说明的是，本实施例提供的焊盘结构便于进行焊料30设置，利于焊线工艺的进行。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (10)

1.一种巨量转移芯片的制作方法，其特征在于，包括：
通过半蚀刻工艺将成品硅片蚀刻出整片硅片；所述整片硅片包括多块单硅片；所述多块单硅片中相邻的单硅片之间设置有具备预设深度的连接槽，所述连接槽将所述多块单硅片连接为一个整体且因其预设深度而易于将连接为一个整体的多块所述单硅片划分为分开的单硅片；
制作具备多个焊盘的整片基板，在所述多个焊盘中填充焊料以对应固化所述多块单硅片，让所述整片硅片与所述整片基板连接固定。
2.如权利要求1所述的巨量转移芯片的制作方法，其特征在于，还包括：
对所述连接槽底部进行开口划片，直至与所述连接槽连通，在所述整片硅片上形成多个连通口；
通过所述连通口向所述连接槽内填充绝缘物质直至所述绝缘物质填充满出所述连通口的入口；
沿着所述连通口的入口，穿过所述绝缘物质切断所述整片硅片和所述整片基板，以得到分开的多片单芯片。
3.如权利要求2所述的巨量转移芯片的制作方法，其特征在于，所述的对所述连接槽底部进行开口划片包括：
通过激光切割对所述连接槽底部进行开口划片。
4.如权利要求2所述的巨量转移芯片的制作方法，其特征在于，对所述连接槽底部进行开口划片时，划片入口点选取在所述连接槽的宽度范围内，所述连通口在所述连接槽的宽度范围内且所述连通口的宽度小于所述连接槽的宽度。
5.如权利要求2所述的巨量转移芯片的制作方法，其特征在于，还包括：在所述连通口入口所在的平面上，给所述整片硅片的底面固定一层绝缘物质以覆盖所述整片硅片的底面。
6.如权利要求2或5所述的巨量转移芯片的制作方法，其特征在于，所述绝缘物质为模塑料。
7.如权利要求4所述的巨量转移芯片的制作方法，其特征在于，穿过所述绝缘物质切断所述整片硅片和所述整片基板时，切口宽度小于所述连通口的宽度。
8.如权利要求1所述的巨量转移芯片的制作方法，其特征在于，在所述多个焊盘中填充焊料以对应固化所述多块单硅片包括：在所述多个焊盘中填充一层锡膏以对应固化所述多块单硅片。
9.如权利要求1所述的巨量转移芯片的制作方法，其特征在于，所述整片基板包括：从上至下依次连接的油墨层、金属层以及绝缘层；
在所述油墨层设置所述多个焊盘，在所述多个焊盘中填充焊料以对应固化所述多块单硅片，让所述整片硅片与所述油墨层连接固化。
10.如权利要求1所述的巨量转移芯片的制作方法，其特征在于，所述连接槽包括第一侧面、第二侧面以及连接底面；所述第一侧面和所述第二侧面相对设置，所述第一侧面的底端和所述第二侧面的底端与所述连接底面连接。
CN202110412117.0A 2021-04-16 2021-04-16 一种巨量转移芯片的制作方法 Pending CN113517201A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110412117.0A CN113517201A (zh) 2021-04-16 2021-04-16 一种巨量转移芯片的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110412117.0A CN113517201A (zh) 2021-04-16 2021-04-16 一种巨量转移芯片的制作方法

Publications (1)

Publication Number Publication Date
CN113517201A true CN113517201A (zh) 2021-10-19

Family

ID=78062532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110412117.0A Pending CN113517201A (zh) 2021-04-16 2021-04-16 一种巨量转移芯片的制作方法

Country Status (1)

Country Link
CN (1) CN113517201A (zh)

Similar Documents

Publication Publication Date Title
US6271056B1 (en) Stacked semiconductor package and method of fabrication
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US7981796B2 (en) Methods for forming packaged products
CN102842557B (zh) 一种封装结构及其制造方法
US7622800B2 (en) Stacked semiconductor packages and method therefor
CN103715166A (zh) 用于部件封装件的装置和方法
US6879034B1 (en) Semiconductor package including low temperature co-fired ceramic substrate
FI122217B (fi) Monisirupaketti ja valmistusmenetelmä
US20100326707A1 (en) Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
JP2004342861A (ja) チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
CN109904079A (zh) 封装基板制造工艺、封装基板以及芯片封装结构
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
US6841416B2 (en) Chip scale package and method of fabricating the same
CN113517201A (zh) 一种巨量转移芯片的制作方法
CN215418160U (zh) 一种巨量转移芯片
CN208460760U (zh) 三维系统级封装结构
CN104112673B (zh) 芯片封装基板及其制作方法
CN113517248A (zh) 一种巨量转移芯片
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
CN215731693U (zh) 一种pnl级封装基板
JP2004055985A (ja) セラミックパッケージ及び電子装置
US10361146B2 (en) Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
CN113299626B (zh) 一种多芯片封装用的导电组件及其制作方法
KR20180058174A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination