CN113517192B - 晶圆处理方法和制造半导体器件的方法 - Google Patents

晶圆处理方法和制造半导体器件的方法 Download PDF

Info

Publication number
CN113517192B
CN113517192B CN202110793117.XA CN202110793117A CN113517192B CN 113517192 B CN113517192 B CN 113517192B CN 202110793117 A CN202110793117 A CN 202110793117A CN 113517192 B CN113517192 B CN 113517192B
Authority
CN
China
Prior art keywords
wafer
heat
edge
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110793117.XA
Other languages
English (en)
Other versions
CN113517192A (zh
Inventor
孙璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110793117.XA priority Critical patent/CN113517192B/zh
Publication of CN113517192A publication Critical patent/CN113517192A/zh
Application granted granted Critical
Publication of CN113517192B publication Critical patent/CN113517192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本申请提供了一种晶圆处理方法和制造半导体器件的方法。该晶圆处理方法包括：在晶圆的边缘或附件设置具有至少一个通孔的保护件，该至少一个通孔至少与晶圆的边缘部分对应；利用加热设备辐射的热量对晶圆进行热处理，其中所述热量中的一部分穿过至少一个通孔对晶圆的边缘部分进行加热，所述热量中的另一部分直接对晶圆的除边缘部分之外的其余部分加热。根据本申请的晶圆处理方法，可以通过保护件调节晶圆边缘部分接收到的热量，从而调节应力，调节晶圆的中心/中部/边缘区域的弯曲，从而平衡整片晶圆的弯曲，也有益于后续的处理工艺，减小晶圆边缘产生裂纹的可能性，提高晶圆的良率。

Description

晶圆处理方法和制造半导体器件的方法
技术领域
本申请涉及半导体领域，更具体的，涉及一种晶圆处理方法和制造半导体器件的方法。
背景技术
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。
在3D NAND存储器等半导体器件的制备过程中，快速热处理(Rapid ThermalProcess，RTP)是一个至关重要的步骤。但是，由于现有热处理装置结构以及处理方法的限制，在对晶圆进行快速热处理的过程中，由于晶圆加热均为整片晶圆加热，然而晶圆边缘比会中心、中部区域的应力更大，因此经常会发生晶圆全局应力不平衡现象，严重时甚至导致晶圆边缘破裂或产生破片或者报废，影响半导体制程的顺利进行。
因此，如何改善晶圆快速热处理的效果，减少热处理过程中晶圆边缘产生裂纹或出现破片或报废的几率，提高半导体产品的良率，是目前亟待解决的技术问题。
发明内容
一方面，本申请的实施方式提供了一种晶圆处理方法，该方法可包括：在晶圆的边缘或附件设置具有至少一个通孔的保护件，该至少一个通孔至少与晶圆的边缘部分对应；利用加热设备辐射的热量对晶圆进行热处理，其中所述热量中的一部分穿过至少一个通孔对晶圆的边缘部分进行加热，所述热量中的另一部分直接对晶圆的除边缘部分之外的其余部分加热。
在示例性实施方式中，保护件可以具有环形圈的结构。
在示例性实施方式中，环形圈的外径与内径之间的差可为1mm至5mm。
在示例性实施方式中，保护件可位于支承所述晶圆的边缘环上方。
在示例性实施方式中，保护件的外径可等于或大于所述晶圆的外径。
在示例性实施方式中，至少一个通孔可包括多个通孔，该多个通孔可均匀地周向地布置在所述保护件中。
在示例性实施方式中，通孔的尺寸是可调节的以改变穿过所述通孔的光的总量。
在示例性实施方式中，通孔的数量是可调节的以改变穿过所述通孔的光的总量。
在示例性实施方式中，热处理可为快速热退火处理工艺。
在示例性实施方式中，半导体器件可包括3D NAND型闪存。
另一方面，本申请的实施方式提供了一种制造半导体器件的方法，所述方法包括：在晶圆的边缘或附件设置具有至少一个通孔的保护件，该至少一个通孔至少与晶圆的边缘部分对应；利用加热设备辐射的热量对晶圆进行热处理，其中所述热量中的一部分穿过至少一个通孔对晶圆的边缘部分进行加热，所述热量中的另一部分直接对晶圆的除边缘部分之外的其余部分加热；以及在经过热处理后的所述晶圆上形成半导体器件。
本申请的实施方式提供的晶圆处理方法和制造半导体器件的方法，通过在边缘环边缘或附件设置具有至少一个通孔的保护件，使得加热设备辐射的热量穿过至少一个通孔照射到下方的晶圆上，以调节晶圆边缘部分接收到的热量，从而调节应力。根据本申请的实施方式的方法可以调节晶圆的中心/中部/边缘区域的弯曲，从而平衡整片晶圆的弯曲，也有益于后续的处理工艺，减小晶圆边缘产生裂纹的可能性，提高晶圆的良率。
同时，该方法可以适应于各类半导体工艺，利用该方法制造出来的半导体器件尺寸好、工艺性能好。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是示出根据本申请实施方式的晶圆处理方法的流程框图；
图2是示出根据本申请实施方式的晶圆处理方法中的热处理步骤的示意图；
图3是示出根据本申请实施方式的保护件的结构的示意图；
图4是示出根据本申请另一实施方式的晶圆处理方法中的热处理步骤的示意图；以及
图5是示出根据本申请实施方式的制造半导体器件的方法的流程框图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制。因此，在不背离本申请的教导的情况下，下文中讨论的第一面也可被称作第二面，反之亦然。
在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如，晶圆的厚度和薄膜层的厚度并非按照实际生产中的比例。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
出于描述性目的，可在本文中使用空间相对术语，诸如“下面”、“下方”、“之下”、“下部”、“上方”、“上部”、“之上”、“较高”、“侧”、(例如，如在“侧壁”中)等，并且从而描述如图中所示的一个元件与另一元件(多个元件)的关系。除了附图中描绘的定向之外，空间相对术语旨在包含装置在使用、操作和/或制造中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将随之被定向在其它元件或特征“上方”。因此，示例性术语“下方”可以包含上方和下方的两种定向。此外，装置可另外定向(例如，旋转90度或处于其他定向)，并且因此本文中使用的空间相对描述语应相应地进行解释。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。
半导体器件的制造工艺中的某些工艺需要高温，诸如扩散、氧化、离子注入后的退火、薄膜沉积等。当前在对晶圆进行快速热处理时，由于现有晶圆加热均为整片晶圆加热，然而晶圆边缘比会中心、中部区域的应力更大，因此经常会发生晶圆全局应力不平衡现象，严重时甚至导致晶圆边缘破裂或产生破片或者报废，影响半导体制程的顺利进行。为了避免晶圆在快速热处理的过程中出现晶圆边缘破裂的现象，改善快速热处理的效果，本申请提供了一种晶圆处理方法和制造半导体器件的方法。
图1是示出根据本申请实施方式的晶圆处理方法的流程框图。参考图1，根据本申请实施方式提供的晶圆处理方法100可包括如下步骤：
步骤S101：在晶圆的边缘或附件设置具有至少一个通孔的保护件，该至少一个通孔至少与晶圆的边缘部分对应；以及
步骤S102：利用加热设备辐射的热量对晶圆进行热处理，其中所述热量中的一部分穿过至少一个通孔对晶圆的边缘部分进行加热，所述热量中的另一部分直接对晶圆的除边缘部分之外的其余部分加热。
图2是示出根据本申请实施方式的晶圆处理方法中的热处理步骤的示意图。参照图2，保护件300可设置在晶圆200的边缘或附件，具体地，可设置在晶圆200的上方。在实施方式中，在对晶圆200进行热处理(诸如快速热处理工艺)时，通过晶圆取片刀将晶圆200从晶圆传送盒取放到加热腔中，晶圆200一般可由边缘环(edge ring)进行支承，边缘环可有效地改善诸如倾斜、特征尺寸均匀性等指标。进一步地，保护件300可设置在支承晶圆200的边缘环(图中未示出)的边缘或附件，例如，设置在边缘环上方。加热设备400的辐射源可位于晶圆200和保护件300的上方。加热设备400辐射的热量LR可对下方的晶圆200进行加热。
在实施方式中，热处理可以是诸如快速热退火处理工艺的快速热处理(RTP)工艺。RTP是一种升温速度非常快、保温时间很短的单片热处理工艺。其升温速率能达到10～100摄氏度每秒。一般采用红外卤素灯或者电阻棒加热，加热时电流很大，功率很大，是半导体制造中的一道重要工艺，可以用于离子注入后的热退火、杂质快速激活、快速热氧化、化学气相沉积、外延生长等过程。该热处理方法能大量节省热处理时间和降低生产成本。快速热退火是用极快的升温和在目标温度短暂的持续时间对半导体器件进行处理的工艺。离子注入会将原子撞出晶格结构而造成晶格损伤，必须通过足够高的温度的预处理，才能具有电活性，并消除注入损伤。快速热退火工艺中快速的升温过程和短暂的持续时间能够在晶格缺陷的修活、激活杂质和最小化杂质扩散之间取得优化。快速热退火工艺还能够减小瞬时增强扩散。
在实施方式中，加热设备400可以是但不限于AMAT RTP设备，辐射源可以是但不限于诸如卤素钨灯(Tungsten-halogen lamp)的灯泡。如图1中所示，加热设备400的辐射源位于晶圆200的一侧，因此，该加热设备400为单侧加热设备，然而，实施方式不限于此，加热设备也可以是双侧加热设备。在加热设备400为单侧加热设备的情况下，还可以在晶圆200下方设置发射板，以反射辐射源辐射的热量，提高加热效率。
图3是示出根据本申请实施方式的保护件的结构的示意图。参照图3，保护件300可具有环形圈的结构(下文中称为环形圈300)。环形圈300可具有设置在其中的至少一个通孔310。如图3中所示，该环形圈300具有多个通孔310。该多个通孔310可均匀地周向地布置在环形圈300中。作为另一示例，多个通孔310可随机地布置在环形圈300中。环形圈300可具有外径R1和内径R2。其中，环形圈300的外径R1与内径R2的差可为1mm至5mm，使得环形圈300设置在晶圆200的上方时，至少与晶圆200的边缘部分对应。在图3中，通孔310的形状示出为圆形，但是本申请不限于此，通孔310可具有其它各种形状，例如方形、菱形、六边形等。
参照图1至图3，加热设备400辐射的热量LR可对下方的晶圆200进行加热。具体地，热量LR中的一部分穿过环形圈300中的通孔310对晶圆200的边缘部分进行加热，所述热量LR中的另一部分直接对晶圆200的除边缘部分之外的其余部分加热。作为晶圆200的应力的薄落部分，晶圆200的边缘部分最易发生破裂等现象。根据本申请的制造方法，通过环形圈300的设置，可调节晶圆200的边缘部分所接收的热量，使得晶圆200的中心与边缘部分接收的热量不同，从而平衡不同区域之间的应力，使得整片晶圆200的弯曲(bow)得以平衡，减少晶圆200的边缘部分发生破裂的风险。
在实施方式中，环形圈300的外径R1可等于或大于晶圆200的外径，使得环形圈300能够完全覆盖晶圆200的边缘部分。
在实施方式中，通孔310的尺寸是可调节的，以改变穿过通孔310的光的总量。另外，通孔310的数量也是可调节的，以改变穿过通孔310的光的总量。
根据本申请实施方式提供的晶圆处理方法，通过在边缘环的边缘或附件设置具有至少一个通孔的保护件，使得加热设备辐射的热量穿过至少一个通孔照射到下方的晶圆上，以调节晶圆边缘部分接收到的热量，从而调节应力。根据本申请的实施方式的方法可以调节晶圆的中心/中部/边缘区域的弯曲，从而平衡整片晶圆的弯曲，也有益于后续的处理工艺，减小晶圆边缘产生裂纹的可能性，提高晶圆的良率，进而利用该晶圆，可以制造尺寸精确、使用性能好的半导体器件。
图4是示出根据本申请另一实施方式的晶圆处理方法中的热处理步骤的示意图。参照图4，环形圈300可设置在晶圆200的上方和下方。在实施方式中，在对晶圆200进行热处理(诸如快速热处理工艺)时，通过晶圆取片刀将晶圆200从晶圆传送盒取放到加热腔中，晶圆200一般可由边缘环(edge ring)进行支承，边缘环可有效地改善诸如倾斜、特征尺寸均匀性等指标。进一步地，环形圈300可设置在支承晶圆200的边缘环(图中未示出)上方和下方。加热设备400的辐射源可位于晶圆200和环形圈300的上方和下方。加热设备400所辐射的热量LR可对晶圆200进行加热。在本实施方式中，加热设备400为双侧加热设备，加热设备400的发光源位于晶圆200的两侧，以从两侧对晶圆200进行加热，提高加热效率。因此，环形圈300也设置在晶圆200的两侧。
参照图1、图3和图4，加热设备400所辐射的热量LR可对晶圆200进行加热。具体地，热量LR中的一部分穿过环形圈300中的通孔310对晶圆200的边缘部分进行加热，所述热量LR中的另一部分直接对晶圆200的除边缘部分之外的其余部分加热。作为晶圆200的应力的薄落部分，晶圆200的边缘部分最易发生破裂等现象。根据本申请的制造方法，通过环形圈300的设置，可调节晶圆200的边缘部分所接收的热量，使得晶圆200的中心与边缘部分接收的热量不同，从而平衡不同区域之间的应力，使得整片晶圆200的弯曲(bow)得以平衡，减少晶圆200的边缘部分发生破裂的风险。
图5是示出根据本申请实施方式的制造半导体器件的方法的流程框图。参考图5，根据本申请实施方式提供的制造半导体器件的方法500可包括如下步骤：
步骤S501：在晶圆的边缘或附件设置具有至少一个通孔的保护件，该至少一个通孔至少与晶圆的边缘部分对应；
步骤S502：利用加热设备辐射的热量对晶圆进行热处理，其中所述热量中的一部分穿过至少一个通孔对晶圆的边缘部分进行加热，所述热量中的另一部分直接对晶圆的除边缘部分之外的其余部分加热；以及
步骤S503：在经过热处理后的晶圆上形成半导体器件。
制造半导体器件的方法500中的步骤S501和步骤S502与参考图1至图4描述的晶圆处理方法中的步骤S101和步骤S102基本上相同，因此为了简便，省略了其详细描述。
在对晶圆200进行上述热处理工艺(步骤S501和步骤S502)之后，晶圆200可被实施步骤S503：在经过热处理后的晶圆200上形成半导体器件。例如形成多个3D NAND型(三维与非型)的闪存，或者鳍式场效应晶体管等各种半导体器件。
根据本申请实施方式提供的制造半导体器件的方法，通过在边缘环的边缘或附件设置具有至少一个通孔的保护件，使得加热设备辐射的热量穿过至少一个通孔照射到下方的晶圆上，以调节晶圆边缘部分接收到的热量，从而调节应力。根据本申请的实施方式的方法可以调节晶圆的中心/中部/边缘区域的弯曲，从而平衡整片晶圆的弯曲，也有益于后续制造半导体器件的处理工艺，减小晶圆边缘产生裂纹的可能性，提高晶圆的良率，进而利用该晶圆，可以制造尺寸精确、使用性能好的半导体器件。
以上描述仅为本申请的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (11)

1.一种晶圆处理方法，包括：
在晶圆的边缘或附近设置具有至少一个通孔的保护件，所述至少一个通孔至少与所述晶圆的边缘部分对应，所述保护件设置在所述晶圆的上方，发射板设置在所述晶圆下方；
利用加热设备辐射的热量对所述晶圆进行热处理，其中所述热量中的一部分穿过所述至少一个通孔对所述晶圆的边缘部分进行加热，所述热量中的另一部分直接对所述晶圆的除边缘部分之外的其余部分加热，所述加热设备的辐射源位于所述保护件的上方。
2.根据权利要求1所述的方法，其中，所述保护件具有环形圈的结构。
3.根据权利要求2所述的方法，其中，所述环形圈的外径与内径之间的差为1mm至5mm。
4.根据权利要求1所述的方法，其中，所述保护件位于支承所述晶圆的边缘环上方。
5.根据权利要求1所述的方法，其中，所述保护件的外径等于或大于所述晶圆的外径。
6.根据权利要求1所述的方法，其中，所述至少一个通孔包括多个通孔，所述多个通孔均匀地周向地布置在所述保护件中。
7.根据权利要求6所述的方法，其中，所述通孔的尺寸是可调节的以改变穿过所述通孔的光的总量。
8.根据权利要求6所述的方法，其中，所述通孔的数量是可调节的以改变穿过所述通孔的光的总量。
9.根据权利要求1所述的方法，其中，所述热处理为快速热退火处理工艺。
10.一种制造半导体器件的方法，所述方法包括：
通过根据权利要求1所述的方法处理晶圆；
在经过热处理后的所述晶圆上形成半导体器件。
11. 根据权利要求10所述的方法，其中，所述半导体器件包括3D NAND型闪存。
CN202110793117.XA 2021-07-14 2021-07-14 晶圆处理方法和制造半导体器件的方法 Active CN113517192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110793117.XA CN113517192B (zh) 2021-07-14 2021-07-14 晶圆处理方法和制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110793117.XA CN113517192B (zh) 2021-07-14 2021-07-14 晶圆处理方法和制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN113517192A CN113517192A (zh) 2021-10-19
CN113517192B true CN113517192B (zh) 2023-10-20

Family

ID=78066876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110793117.XA Active CN113517192B (zh) 2021-07-14 2021-07-14 晶圆处理方法和制造半导体器件的方法

Country Status (1)

Country Link
CN (1) CN113517192B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115233191A (zh) * 2022-08-03 2022-10-25 拓荆科技股份有限公司 一种反应腔及镀膜设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127658A (en) * 1998-08-04 2000-10-03 Steag C.V.D. Systems, Ltd. Wafer heating apparatus and method with radiation absorptive peripheral barrier blocking stray radiation
JP2003197722A (ja) * 2001-12-26 2003-07-11 Toshiba Ceramics Co Ltd 半導体ウェーハ熱処理用治具及びこれを用いた熱処理用装置並びに半導体ウェーハ熱処理用治具の製造方法
JP2003234317A (ja) * 2002-02-07 2003-08-22 Okamoto Machine Tool Works Ltd ユニバ−サルチャック用ウエハ取付板
KR20060075596A (ko) * 2004-12-28 2006-07-04 동부일렉트로닉스 주식회사 가스 흐름 규제용 차단판
CN1858897A (zh) * 2005-05-02 2006-11-08 大日本网目版制造株式会社 发光型热处理设备
CN103996593A (zh) * 2013-02-18 2014-08-20 朗姆研究公司 用于等离子体晶片处理的混合边缘环
CN107706139A (zh) * 2017-11-13 2018-02-16 上海华力微电子有限公司 一种半导体加工机台的温度控制装置
CN110299308A (zh) * 2018-03-23 2019-10-01 东京毅力科创株式会社 基板加热装置和使用了该基板加热装置的基板处理装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102019573B1 (ko) * 2014-10-30 2019-09-06 도쿄엘렉트론가부시키가이샤 기판 적재대

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127658A (en) * 1998-08-04 2000-10-03 Steag C.V.D. Systems, Ltd. Wafer heating apparatus and method with radiation absorptive peripheral barrier blocking stray radiation
JP2003197722A (ja) * 2001-12-26 2003-07-11 Toshiba Ceramics Co Ltd 半導体ウェーハ熱処理用治具及びこれを用いた熱処理用装置並びに半導体ウェーハ熱処理用治具の製造方法
JP2003234317A (ja) * 2002-02-07 2003-08-22 Okamoto Machine Tool Works Ltd ユニバ−サルチャック用ウエハ取付板
KR20060075596A (ko) * 2004-12-28 2006-07-04 동부일렉트로닉스 주식회사 가스 흐름 규제용 차단판
CN1858897A (zh) * 2005-05-02 2006-11-08 大日本网目版制造株式会社 发光型热处理设备
CN103996593A (zh) * 2013-02-18 2014-08-20 朗姆研究公司 用于等离子体晶片处理的混合边缘环
CN107706139A (zh) * 2017-11-13 2018-02-16 上海华力微电子有限公司 一种半导体加工机台的温度控制装置
CN110299308A (zh) * 2018-03-23 2019-10-01 东京毅力科创株式会社 基板加热装置和使用了该基板加热装置的基板处理装置

Also Published As

Publication number Publication date
CN113517192A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
US11171023B2 (en) Diode laser for wafer heating for EPI processes
US11395373B2 (en) Wafer holder with tapered region
JP6084479B2 (ja) 熱処理方法、熱処理装置およびサセプター
US11337277B2 (en) Circular lamp arrays
US20170051402A1 (en) Susceptor and substrate processing apparatus
US20050092439A1 (en) Low/high temperature substrate holder to reduce edge rolloff and backside damage
KR20030063448A (ko) 처리성능을 개선하기 위한 서셉터 포켓 프로파일
CN113517192B (zh) 晶圆处理方法和制造半导体器件的方法
TW201903903A (zh) 熱處理方法
CN109841541B (zh) SiC外延生长装置
JP4868503B2 (ja) エピタキシャルウェーハの製造方法
US20110120376A1 (en) Epitaxial growth systems
US20150037019A1 (en) Susceptor support shaft and kinematic mount
US6879777B2 (en) Localized heating of substrates using optics
JP7018744B2 (ja) ＳｉＣエピタキシャル成長装置
CN215288964U (zh) 一种晶圆托盘及化学气相沉积设备
CN104576484A (zh) 半导体设备中的托盘结构
TW201843741A (zh) 棒狀燈及熱處理裝置
JP2013206897A (ja) 熱処理用サセプタおよび熱処理装置
US20220208597A1 (en) Semiconductor heat treatment member and manufacturing method thereof
JP2018056566A (ja) 半導体熱処理方法および半導体熱処理装置
JP2016058420A (ja) エピタキシャル成長装置
JPH07307258A (ja) 熱処理用の温度補償部材、その温度補償部材を用いたウェハの熱処理方法及びその装置
TW202029384A (zh) 用於epi製程之晶圓加熱的二極體雷射

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant