CN113497043B - 反熔丝单元 - Google Patents
反熔丝单元 Download PDFInfo
- Publication number
- CN113497043B CN113497043B CN202010268396.3A CN202010268396A CN113497043B CN 113497043 B CN113497043 B CN 113497043B CN 202010268396 A CN202010268396 A CN 202010268396A CN 113497043 B CN113497043 B CN 113497043B
- Authority
- CN
- China
- Prior art keywords
- antifuse
- transistor
- resistive structure
- cell
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 15
- 238000002513 implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种反熔丝单元，包括：反熔丝器件；晶体管，位于反熔丝器件一侧，与反熔丝器件电连接，形成从反熔丝器件到晶体管的一电流路径；第一电阻结构和第二电阻结构，均位于电流路径中。第一栅极介质层被击穿后，电流通过反熔丝离子注入区、第一电阻结构与第二电阻结构、有源区，继而到达晶体管的漏极，第一电阻结构与第二电阻结构并联在第一栅电极于晶体管的漏极之间，使得从第一栅电极到晶体管漏极之间的电流路径的电阻变小，实现了较大的击穿电流，提升了反熔丝单元的性能。
Description
技术领域
本发明涉及半导体领域，特别是涉及一种反熔丝单元。
背景技术
反熔丝器件包括上下电极和处于上下电极间的反熔丝介质层。反熔丝器件未编程时电阻可以达到MΩ级别甚至GΩ级别，在通过上下电极间的编程电压实现对反熔丝的编程后，反熔丝器件的电阻会下降很多，一般会比未编程时下降两个以上数量级，达到KΩ级别甚至更小。现有反熔丝单元包括反熔丝器件和选择晶体管，然而从编程电压经过反熔丝器件和选择晶体管到地的电流路径上的寄生电阻值较大，由于在这些寄生电阻上存在分压，这在编程时影响了编程电压的大小，进而相同编程电压的条件下，寄生电阻越大，反熔丝器件越不容易被击穿。
发明内容
基于此，有必要针对上述问题，提供一种反熔丝单元，其在原来的电流路径上具有更小的寄生电阻。
一种反熔丝单元，包括：
反熔丝器件；
晶体管，位于所述反熔丝器件一侧，与所述反熔丝器件电连接，形成从所述反熔丝器件到所述晶体管的一电流路径；
第一电阻结构和第二电阻结构，均位于所述电流路径中。
通过上述技术方案，第一栅极介质层被击穿后，电流通过反熔丝离子注入区、第一电阻结构与第二电阻结构、有源区，继而到达晶体管的漏极，第一电阻结构与第二电阻结构并联在第一栅电极于晶体管的漏极之间，使得从第一栅电极到晶体管漏极之间的电流路径的电阻变小，实现了较大的击穿电流，提升了反熔丝单元的性能。
在其中一个实施例中，所述第一电阻结构与所述第二电阻结构并联。
在其中一个实施例中，所述第二电阻结构的电阻值小于所述第一电阻结构的电阻值。
在其中一个实施例中，所述第一电阻结构为一重掺杂区。
在其中一个实施例中，所述第二电阻结构为一金属半导体接触区。
在其中一个实施例中，所述金属半导体接触区形成一金属硅化物，所述金属硅化物至少部分嵌入所述重掺杂区内。
在其中一个实施例中，所述反熔丝器件包括第一栅电极、第一栅极介质层、反熔丝注入层，所述反熔丝注入层与所述第一电阻结构和所述第二电阻结构均电连接。
在其中一个实施例中，所述晶体管包括第二栅电极、第二栅极介质层、源极、漏极，所述第一电阻结构即为所述漏极。
在其中一个实施例中，所述第一栅极介质层的厚度小于等于所述第二栅极介质层的厚度。
在其中一个实施例中，还包括第三电阻结构，所述第三电阻结构与所述晶体管电连接，且所述第三电阻结构位于所述电流路径中。
在其中一个实施例中，所述第三电阻结构与所述第二电阻结构的电阻类型相同。
在其中一个实施例中，所述反熔丝器件、所述晶体管、所述第一电阻结构、所述第二电阻结构均位于P型阱中。
附图说明
图1为本发明的一个实施例展示反熔丝单元的截面示意图；
图2为本发明的一个实施例展示反熔丝单元的俯视图。
附图标记：10、反熔丝器件；101、第一栅极介质层；102、第一栅电极；103、反熔丝注入层；20、晶体管；201、第二栅极介质层；202、第二栅电极；203、漏极；204、源极；30、第一电阻结构；40、第二电阻结构；50、第三电阻结构；60、衬底；70、浅沟槽隔离结构。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
如图1和图2所示，本发明提供了一种反熔丝单元，包括反熔丝器件10和晶体管20，晶体管20位于反熔丝器件10的一侧，与反熔丝器件10电连接，形成从反熔丝器件10到晶体管20的一电流路径，电流路径中包括第一电阻结构30和第二电阻结构40。
提供衬底60，衬底60可以为半导体衬底或掺杂阱，如单晶硅衬底，单晶锗衬底等。在一个可选的实施例中，衬底60内形成有浅沟槽隔离结构70，所述衬底60的掺杂类型可以为P型。
在一个可选的实施例中，反熔丝器件10包括形成于衬底60上表面的第一栅极介质层101、形成于第一栅极介质层101上表面的第一栅电极102、和衬底60内部的反熔丝注入层103。第一栅极介质层101的材料可以为氧化硅、氮化硅、氮氧化硅或氧化锆、氧化铪等高K介质材料中的一种或组合；第一栅电极102的材质可以为多晶硅、钛、铜、钨、金属硅化物等导电材料中的至少一种；反熔丝注入层103可以采用离子注入的方式形成，反熔丝注入层103的掺杂类型与有源区内的掺杂类型相反，可以为N型掺杂。
晶体管20包括形成于衬底60上表面的第二栅极介质层201，形成于第二栅极介质层201上表面的第二栅电极202、源极204和漏极203，其中漏极203即为第一电阻结构30，两者同为形成于衬底60内的掺杂区域。第二栅极介质层201的材料可以为氧化硅、氮化硅、氮氧化硅或氧化锆、氧化铪等高K介质材料中的一种或组合；第二栅电极202的材料可以为多晶硅、钛、铜、钨、金属硅化物等导电材料中的至少一种；源极204和漏极203均形成于衬底60内部，可通过离子注入的方式形成。在其他可选的实施例中，第一栅极介质层101的厚度小于等于第二栅极介质层201的厚度，第一栅极介质层101的厚度范围可以为2nm～3nm，如2nm、2.5nm或3nm，第二栅极介质层201的厚度范围可以为3nm～4nm，如3nm、3.5nm或4nm。
第一电阻结构30和第二电阻结构40并联在电流路径中，在一个可选的实施例中个，第二电阻结构40的电阻值小于第一电阻结构30的电阻值。
在一个可选的实施例中，第一电阻结构30为一重掺杂区，可以为N型重掺杂，掺杂浓度范围可以为1e20～5e21cm-3，可以使用As掺杂，离子注入能量可以为20keV～50keV，注入剂量可以为1e15～5e15cm-2。在一个可选的实施例中，第二电阻结构40为一个金属半导体接触区，金属半导体接触区为金属硅化物，金属硅化物嵌入第一电阻结构30内。
第二电阻结构40可以由以下步骤形成，刻蚀衬底60的上表面以形成凹槽，于凹槽内形成金属柱，金属柱嵌于第一电阻结构30内，在退火过程中金属柱与第一电阻结构30反应形成的金属硅化物即为第二电阻结构40，第二电阻结构40包围金属柱嵌入第一电阻结构30的部分。
反熔丝注入层103与第一电阻结构30和第二电阻结构40均电连接，晶体管20的第二栅电极202与第一电阻结构30和第二电阻结构40均电连接，在第一栅极介质层101被击穿后，电流通过反熔丝离子注入区、第一电阻结构30与第二电阻结构40、晶体管20形成的沟道，继而到达晶体管20的漏极203，第一电阻结构30与第二电阻结构40并联在第一栅电极102与第二栅电极202之间，使得从第一栅电极102到第二栅电极202之间的电流路径的电阻变小。
在一个可选的实施例中，反熔丝单元还包括第三电阻结构50，第三电阻结构50为一个金属半导体接触区，金属半导体接触区为金属硅化物，金属硅化物嵌入源极204内。
第三电阻结构50可以由以下步骤形成，刻蚀衬底60的上表面以形成凹槽，于凹槽内形成金属柱，金属柱嵌于源极204内，在退火过程中金属柱与源极204反应形成的金属硅化物即为第三电阻结构50，第三电阻结构50包围金属柱嵌入第一电阻结构30的部分。
综上，上述反熔丝单元在第一栅极介质层101被击穿后，电流通过电流路径流向晶体管20的漏极203，而在这过程中，第一电阻结构30、第二电阻结构40和第三电阻结构50减小了电流路径的电阻大小，实现了较大的击穿电流，提升了反熔丝单元的性能。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (12)
1.一种反熔丝单元，其特征在于，包括：
反熔丝器件；
晶体管，位于所述反熔丝器件一侧，与所述反熔丝器件电连接，形成从所述反熔丝器件到所述晶体管的一电流路径；
第一电阻结构和第二电阻结构，均位于所述电流路径中；
所述反熔丝器件包括反熔丝注入层；
所述晶体管包括源极和漏极，所述漏极位于所述反熔丝注入层内，所述第一电阻结构为所述漏极；
反熔丝单元还包括金属柱，金属柱嵌于所述漏极内；
所述第二电阻结构包围金属柱嵌入所述漏极的部分，为所述金属柱与漏极反应形成的金属硅化物。
2.根据权利要求1所述反熔丝单元，其特征在于，所述第一电阻结构与所述第二电阻结构并联。
3.根据权利要求2所述反熔丝单元，其特征在于，所述第二电阻结构的电阻值小于所述第一电阻结构的电阻值。
4.根据权利要求3所述反熔丝单元，其特征在于，所述第一电阻结构为一重掺杂区。
5.根据权利要求4所述反熔丝单元，其特征在于，所述第二电阻结构为一金属半导体接触区。
6.根据权利要求5所述反熔丝单元，其特征在于，所述金属半导体接触区形成一金属硅化物，所述金属硅化物至少部分嵌入所述重掺杂区内。
7.根据权利要求1所述反熔丝单元，其特征在于，所述反熔丝器件包括第一栅电极、第一栅极介质层，所述反熔丝注入层与所述第一电阻结构和所述第二电阻结构均电连接。
8.根据权利要求7所述反熔丝单元，其特征在于，所述晶体管包括第二栅电极、第二栅极介质层。
9.根据权利要求8所述反熔丝单元，其特征在于，所述第一栅极介质层的厚度小于等于所述第二栅极介质层的厚度。
10.根据权利要求1所述反熔丝单元，其特征在于，还包括第三电阻结构，所述第三电阻结构与所述晶体管电连接，且所述第三电阻结构位于所述电流路径中。
11.根据权利要求10所述反熔丝单元，其特征在于，所述第三电阻结构与所述第二电阻结构的电阻类型相同。
12.根据权利要求1所述反熔丝单元，其特征在于，所述反熔丝器件、所述晶体管、所述第一电阻结构、所述第二电阻结构均位于P型阱中。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010268396.3A CN113497043B (zh) | 2020-04-08 | 2020-04-08 | 反熔丝单元 |
| PCT/CN2021/079904 WO2021203898A1 (zh) | 2020-04-08 | 2021-03-10 | 反熔丝单元 |
| US17/384,932 US20210358926A1 (en) | 2020-04-08 | 2021-07-26 | Anti-fuse unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010268396.3A CN113497043B (zh) | 2020-04-08 | 2020-04-08 | 反熔丝单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113497043A CN113497043A (zh) | 2021-10-12 |
| CN113497043B true CN113497043B (zh) | 2023-12-12 |
Family
ID=77995607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010268396.3A Active CN113497043B (zh) | 2020-04-08 | 2020-04-08 | 反熔丝单元 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210358926A1 (zh) |
| CN (1) | CN113497043B (zh) |
| WO (1) | WO2021203898A1 (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897543B1 (en) * | 2003-08-22 | 2005-05-24 | Altera Corporation | Electrically-programmable integrated circuit antifuses |
| US7157782B1 (en) * | 2004-02-17 | 2007-01-02 | Altera Corporation | Electrically-programmable transistor antifuses |
| CN101043027A (zh) * | 2006-03-23 | 2007-09-26 | 联华电子股份有限公司 | 反熔丝及其程式化方法 |
| CN104103319A (zh) * | 2013-04-11 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 反熔丝电路及其编程方法、反熔丝结构 |
| CN109075153A (zh) * | 2018-07-17 | 2018-12-21 | 深圳市为通博科技有限责任公司 | 反熔丝、反熔丝的制造方法以及存储装置 |
| CN109219884A (zh) * | 2018-08-30 | 2019-01-15 | 深圳市为通博科技有限责任公司 | 存储单元、存储器件以及存储单元的操作方法 |
| CN110310942A (zh) * | 2018-03-20 | 2019-10-08 | 中芯国际集成电路制造(上海)有限公司 | 一种反熔丝结构及反熔丝阵列结构 |
| CN209785927U (zh) * | 2019-04-18 | 2019-12-13 | 长鑫存储技术有限公司 | 芯片 |
| CN210110768U (zh) * | 2019-08-27 | 2020-02-21 | 长鑫存储技术有限公司 | 反熔丝器件和反熔丝单元结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007080995A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | 半導体装置 |
| FR2957457B1 (fr) * | 2010-03-11 | 2013-03-01 | St Microelectronics Sa | Procede de fabrication d'un point memoire anti-fusible |
| CN108666270A (zh) * | 2017-03-29 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2020
- 2020-04-08 CN CN202010268396.3A patent/CN113497043B/zh active Active
-
2021
- 2021-03-10 WO PCT/CN2021/079904 patent/WO2021203898A1/zh active Application Filing
- 2021-07-26 US US17/384,932 patent/US20210358926A1/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897543B1 (en) * | 2003-08-22 | 2005-05-24 | Altera Corporation | Electrically-programmable integrated circuit antifuses |
| US7157782B1 (en) * | 2004-02-17 | 2007-01-02 | Altera Corporation | Electrically-programmable transistor antifuses |
| CN101043027A (zh) * | 2006-03-23 | 2007-09-26 | 联华电子股份有限公司 | 反熔丝及其程式化方法 |
| CN104103319A (zh) * | 2013-04-11 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 反熔丝电路及其编程方法、反熔丝结构 |
| CN110310942A (zh) * | 2018-03-20 | 2019-10-08 | 中芯国际集成电路制造(上海)有限公司 | 一种反熔丝结构及反熔丝阵列结构 |
| CN109075153A (zh) * | 2018-07-17 | 2018-12-21 | 深圳市为通博科技有限责任公司 | 反熔丝、反熔丝的制造方法以及存储装置 |
| CN109219884A (zh) * | 2018-08-30 | 2019-01-15 | 深圳市为通博科技有限责任公司 | 存储单元、存储器件以及存储单元的操作方法 |
| CN209785927U (zh) * | 2019-04-18 | 2019-12-13 | 长鑫存储技术有限公司 | 芯片 |
| CN210110768U (zh) * | 2019-08-27 | 2020-02-21 | 长鑫存储技术有限公司 | 反熔丝器件和反熔丝单元结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113497043A (zh) | 2021-10-12 |
| WO2021203898A1 (zh) | 2021-10-14 |
| US20210358926A1 (en) | 2021-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110289315B (zh) | 具有双台阶场板结构的高电压晶体管装置 | |
| US8076673B2 (en) | Recessed gate dielectric antifuse | |
| EP1946371B1 (en) | Electrically programmable fuse | |
| US7037772B2 (en) | Method of manufacturing an integrated circuit including capacitor with high permittivity capacitor dielectric | |
| US9589971B1 (en) | Anti-fuse one-time programmable memory cell and anti-fuse one-time programmable memory array | |
| US8531005B2 (en) | Devices with zener triggered ESD protection | |
| US7446354B2 (en) | Power semiconductor device having improved performance and method | |
| CN105470255B (zh) | 半导体器件及其制造方法 | |
| US7732862B2 (en) | Power semiconductor device having improved performance and method | |
| US10746890B2 (en) | Power MOSFET with a deep source contact | |
| KR20110018841A (ko) | 반도체 장치 및 그 제조 방법 | |
| US9443943B2 (en) | Semiconductor device and fabrication method thereof | |
| KR20180097510A (ko) | 수직 전력 반도체 디바이스 내의 소스-게이트 영역 구조물 | |
| US6160288A (en) | Vertical type misfet having improved pressure resistance | |
| CN106952905B (zh) | 半导体装置及其制作方法 | |
| US8748261B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| US20060138478A1 (en) | Semiconductor device and method of forming same | |
| US8241986B2 (en) | Semiconductor device and process for reducing damaging breakdown in gate dielectrics | |
| CN113497043B (zh) | 反熔丝单元 | |
| US20050037581A1 (en) | Multibit ROM cell and method therefor | |
| CN103296004B (zh) | 一种反熔丝元件及其制造方法 | |
| US20080173924A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20050116298A1 (en) | MOS field effect transistor with small miller capacitance | |
| JP5730331B2 (ja) | ＢｉＣＭＯＳプロセス技術における高電圧ＳＣＲＭＯＳ | |
| CN113764281A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |