CN110310942A - 一种反熔丝结构及反熔丝阵列结构 - Google Patents

Abstract

本发明提供一种反熔丝结构及反熔丝阵列结构，所述反熔丝结构包括：半导体衬底，半导体衬底中形成有隔离结构；栅极结构，位于半导体衬底上；源漏区，位于栅极结构两侧的半导体衬底中；第一接触插塞，位于源漏区，分别与源漏区的源区、漏区相连设置；虚拟栅极结构，位于隔离结构上；和电介质层，位于源区的第一接触插塞和虚拟栅极结构之间，其中反熔丝结构以虚拟栅极结构为电极连接至源线，并以电介质层作为反熔丝介质。采用本发明的反熔丝结构，隔离结构使靠近虚拟栅极结构的电介质层分布不均匀，以增加局部电场，使反熔丝结构容易实现编程，降低电介质层的击穿电压，缩短编程时间，并降低反熔丝结构的编程电压，减小电路面积，节省了生产成本。

Description

一种反熔丝结构及反熔丝阵列结构

技术领域

本发明涉及半导体技术领域，具体而言涉及一种反熔丝结构及反熔丝阵列。

背景技术

随着半导体技术的不断发展，反熔丝(Anti-fuse)技术已经吸引了很多发明者、IC设计者和制造商的显著关注。反熔丝是可改变导电状态的结构，或者换句话说，反熔丝是从不导电状态改变为导电状态的电子器件。等同地，二元状态可以是响应于电应力(如编程电压或编程电流)的高电阻和低电阻中的任一种。反熔丝器件可以被布置在存储阵列中，由此形成普遍公知的一次可编程(One Time Programable，OTP)存储器。

反熔丝的可编程芯片技术提供了晶体管之间的稳定导电路径，相对于常规的保险丝的熔链接方法来说，反熔丝技术通过分裂导电路径断开一个导电电路，反熔丝通过生成一个导电通道来闭合电路。反熔丝的最基本要素是利用特殊电介质将两个电极分开。在一般情况下，这种电介质可以表现出兆欧级的阻抗，不导电，可以有效地隔离电极。不过，在施加一个合适的编程电压和电流后，电介质会变成导体，形成一个连接电极的传导通道(阻抗小于1千欧)，将两个电极导通，形成电连接。利用反熔丝的导通与否，可以实现选择性地将集成电路的部分连接在一起，从而可以将先前未连接的器件使用到集成电路中；还可以利用反熔丝的导通与否实现信息存储，反熔丝作为一种新型的存储结构，与传统CMOS结构存储器相比，它可以提供一种高电路密度、低功耗、非易失性编程和高可靠性、高寿命的组合；反熔丝还可以提供用于进行逻辑操作的不同的电阻值。

目前金属-氧化物半导体场效应晶体管(metal-oxide semiconductor field-effect transistor，MOSFET)中的反熔丝结构主要由位于有源区的源漏区上的导电插塞、位于有源区上的栅极以及位于栅极与衬底之间的电介质层构成，通过击穿电介质层，形成高密度嵌入式OTP反熔丝结构。并且由存储阵列中与该反熔丝结构相邻的晶体管作为编程晶体管，对反熔丝结构施加编程电压或编程电流，以实现对反熔丝结构的编程。然而，这种反熔丝结构在高电压情况下容易实现编程时间的缩短，而在低电压情况下则很难实现编程时间缩短，即低电压时所需的编程时间要比高电压时所需的编程时间更长，这意味着在低电压时不容易实现对反熔丝结构的编程。

本发明提供一种反熔丝结构及反熔丝阵列结构，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供一种反熔丝结构，包括：半导体衬底，所述半导体衬底中形成有隔离结构；栅极结构，位于所述半导体衬底上；源漏区，位于所述栅极结构两侧的所述半导体衬底中；第一接触插塞，位于所述源漏区，分别与所述源漏区的源区、漏区相连设置；虚拟栅极结构，位于所述隔离结构上；和电介质层，位于所述源区的第一接触插塞和所述虚拟栅极结构之间，其中所述反熔丝结构以所述虚拟栅极结构为电极连接至源线，并以所述电介质层作为反熔丝介质。

进一步，所述隔离结构包括浅沟槽隔离结构。

进一步，所述虚拟栅极结构的材料包括金属。

进一步，所述电介质层设置在所述源区的第一接触插塞的两侧。

进一步，所述反熔丝结构还包括与所述栅极结构相连设置的第二接触插塞。

进一步，所述源区的第一接触插塞和所述虚拟栅极结构之间的间隔为5‐200μm。

进一步，所述半导体衬底中还形成有有源区，所述栅极结构和所述源漏区位于所述有源区上。

进一步，所述反熔丝结构还包括平行排列于所述半导体衬底上且垂直于所述半导体衬底的多个鳍片。

进一步，位于漏区的第一接触插塞连接至位线，所述栅极结构的第二接触插塞连接至字线。

本发明还提供一种反熔丝阵列结构，包括以阵列形式布置的若干个上述的反熔丝结构以及位于所述若干个反熔丝结构之间的隔离区域。

综上所述，根据本发明的反熔丝结构，以位于隔离结构上的虚拟栅极结构为电极，并以电介质层作为反熔丝介质，所述隔离结构有助于使靠近所述虚拟栅极结构的电介质层分布不均匀，这样可以增加局部电场，使所述反熔丝结构更加容易实现编程，从而使得电介质层的击穿电压降低，这样既缩短了编程时间，并且有效降低了反熔丝结构的编程电压，减小电路面积，缩小体积，节省了生产成本。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为目前反熔丝结构的示意图；

图2A-2B分别为根据本发明的反熔丝阵列结构的示意图与等效电路图；

图3为本发明实施例的反熔丝结构与目前的反熔丝结构的击穿电压分布图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造反熔丝结构。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

如图1所示为目前作为反熔丝结构的示意图，所述反熔丝结构主要包括半导体衬底(未示出)，半导体衬底中形成有有源区(未示出)；位于半导体衬底表面的若干个彼此平行的鳍片101；位于所述鳍片侧壁和表面上的金属栅极102；形成于半导体衬底中的浅沟槽隔离结构103；按照双扩散中断(double diffusion break，DDB)技术形成的位于浅沟槽隔离结构103两侧的虚拟栅极结构104；位于金属栅极102两侧且位于有源区的源漏区上的导电插塞(未示出)，以及位于金属栅极102与衬底之间的电介质层(未示出)。反熔丝结构主要由位于有源区的源漏区上的导电插塞、位于有源区上的金属栅极以及位于金属栅极与衬底之间的电介质层构成，通过击穿电介质层，形成高密度嵌入式OTP反熔丝结构。并且由存储阵列中与该晶体管相邻的晶体管作为编程晶体管，对反熔丝结构施加编程电压或编程电流，以实现对反熔丝结构的编程。目前MOSFET中的反熔丝结构在高电压下容易实现编程时间的缩短，而在低电压下则很难实现编程时间缩短，即低电压时所需的编程时间要比高电压时所需的编程时间更长，这意味着在低电压时不容易实现对反熔丝结构的编程。

鉴于上述问题的存在，本发明提出了一种反熔丝结构，如图2A所示，其包括：半导体衬底(未示出)，所述半导体衬底中形成有隔离结构(未示出)；栅极结构204，位于所述半导体衬底上；源漏区(未示出)，位于所述栅极结构204两侧的所述半导体衬底中；第一接触插塞202，与所述源漏区相连设置，包括位于漏区的接触插塞2021和位于源区的接触插塞2022；虚拟栅极结构205，位于所述隔离结构上；和电介质层(未示出)，位于所述源区的接触插塞2022和所述虚拟栅极结构205之间，其中所述反熔丝结构以所述虚拟栅极结构为电极，连接至源线(source line)，并以所述电介质层作为反熔丝介质。

根据本发明的反熔丝结构，以位于隔离结构上的虚拟栅极结构为电极，并以电介质层作为反熔丝介质，所述隔离结构有助于使靠近所述虚拟栅极结构的电介质层分布不均匀，这样可以增加局部电场，使所述反熔丝结构更加容易实现编程，从而使得电介质层的击穿电压降低，这样既缩短了编程时间，并且有效降低了虚拟栅极结构或漏区的接触插塞2021上施加的编程电压。

示例性实施例

本实施例以作为可进行一次编程的反熔丝结构的MOSFET为例进行说明，但是本发明对此不作限制。图2A为所述反熔丝阵列结构的示意图，图2B为所述反熔丝阵列结构的等效电路图。

如图2A示出了由两个反熔丝结构及位于两个反熔丝结构之间的隔离区域组成的反熔丝阵列结构，如图2A所示，反熔丝阵列结构由第一单元区206、第二单元区207和第一单元区206与第二单元区207之间的隔离区域208组成。高密度的反熔丝阵列(high-densityanti-fuse arrays)包括多个单元区以及多个隔离区域。

以第一单元区206为例进行说明，如图2A所示，所述反熔丝结构包括：半导体衬底(未示出)，所述半导体衬底中形成有隔离结构(未示出)和有源区201；栅极结构204，位于所述有源区201上；源漏区，位于所述栅极结构204两侧的所述半导体衬底中；第一接触插塞202，与所述有源区201的源漏区相连设置，包括位于漏区的接触插塞2021和位于源区的接触插塞2022；第二接触插塞203，与所述栅极结构204相连设置；虚拟栅极结构205，位于所述隔离结构上；和电介质层，位于所述源区的接触插塞2022和所述虚拟栅极结构205之间。本发明的反熔丝结构，以位于所述隔离结构上的所述虚拟栅极结构205为电极，连接至源线(source line)，并以所述电介质层作为反熔丝介质。

如图2B所示，在本实施例中，位于漏区的接触插塞2021在本实施例中作为存储结构器件的位线(bit line)；与所述虚拟栅极结构205相连设置的所述第三接触插塞209用于将所述虚拟栅极结构205与外电路连接，在本实施例中作为存储结构器件的源线(sourceline)；与所述栅极结构204相连设置的所述第二接触插塞203用于将所述栅极结构204与外电路连接，在本实施例中作为存储结构器件的字线(word line)，但是本发明对此并不作限定。

具体地，所述半导体衬底的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等，还可以采用氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、砷化镓(GaAs)、氧化锌(ZnO)、碳化硅(SiC)等，在本发明中，所述半导体衬底选用单晶硅材料构成。可选地，在所述半导体衬底内掺杂有N型离子。所述半导体衬底中形成有N阱，所述N阱的设置可以降低功函，从而进一步降低所述反熔丝结构的编程(击穿)电压。

示例性地，所述隔离结构为浅沟槽隔离结构，所述浅沟槽隔离结构的材料为氧化硅，其形成的过程为：刻蚀所述半导体衬底，形成凹槽；采用化学气相沉积工艺形成覆盖所述半导体衬底的氧化硅薄膜，所述氧化硅薄膜填充满所述凹槽；化学机械研磨或回刻蚀去除半导体衬底表面的氧化硅薄膜，形成浅沟槽隔离结构。需要说明的是，所述浅沟槽隔离还可以选用其他隔离结构代替，例如局部氧化硅(LOCOS)隔离结构，并不局限于某一种隔离结构。此外，在所述半导体衬底还可以形成其他有源器件，在此不再赘述。

在图2A中所述隔离结构被虚拟栅极结构205遮盖而未示出，与图1中目前的反熔丝结构相比，本发明的反熔丝结构以位于所述隔离结构上的所述虚拟栅极结构作为其中一个电极而不是源区上的导电插塞作为电极，所述隔离结构有助于使靠近所述虚拟栅极结构的电介质层分布不均匀，这样可以增加局部电场，使所述反熔丝结构更加容易实现编程，从而使得电介质层的击穿电压降低，这样既缩短了编程时间，并且有效降低了反熔丝结构的编程电压。

而且，图1中的反熔丝结构采用双扩散中断技术形成位于浅沟槽隔离结构两侧的两个虚拟栅极结构，本发明的反熔丝结构采用单扩散中断(single diffusion break，SDB)技术形成位于浅沟槽隔离结构上的一个虚拟栅极，可见，减少了虚拟栅极的数目，相应地，本发明的反熔丝结构中的浅沟槽隔离结构的区域也有所减小，这有助于在较小设计面积上获得相同功能的集成电路，因而可以缩小电路面积，从而支持高密度集成电路的形成。

其中，所述栅极结构204包括位于半导体衬底上的栅介质层和位于栅介质层上的栅电极，栅极的侧壁表面还具有侧墙。本实施例中，所述栅介质层的材料为氧化硅，栅电极的材料为金属或多晶硅，在本实施例中，所述栅电极的材料为金属。

进一步，所述虚拟栅极结构205的材料与所述栅极结构204的材料相同，在本实施例中，所述虚拟栅极结构205的材料为金属。

进一步，所述电介质层设置在所述第一接触插塞202的两侧，以进一步减小编程时间或编程电压。所述电介质层为高K介电材料，所述高K介电材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。例如用在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。所述形成栅极介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。

在本发明中所述源区的接触插塞2022和所述虚拟栅极结构205之间的距离可以根据编程电压的需要进行设计，源区的第一接触插塞2022与虚拟栅极结构205之间的电介质层越薄，所述击穿电压即编程电压越低；源区的接触插塞2022与虚拟栅极结构205之间的电介质层越厚，所述击穿电压即编程电压越高。示例性地，所述源区的接触插塞2022和所述虚拟栅极结构205之间的间隔为5‐200μm。

进一步，所述反熔丝结构还包括平行排列于所述半导体衬底上且垂直于所述半导体衬底的多个鳍片(未示出)。

该实施例中的反熔丝结构的工作原理为：以所述漏极的接触插塞2021、所述栅极结构204的接触插塞203和位于所述隔离结构上的所述虚拟栅极结构205的接触插塞209为电极，并以所述电介质层作为反熔丝介质，所述虚拟栅极结构205以及漏极的接触插塞2021在不施加电压的情况下，所述虚拟栅极结构205和漏极的接触插塞2021之间的电介质层不导电，为断开状态；当在所述虚拟栅极结构205以及漏极的接触插塞2021两者中间施加编程电压时，引发所述电介质层被击穿，形成通路，其电阻降低，电流变大。

如图2B所示的2×1反熔丝阵列结构的等效电路，施加于字线(word line，WL)的电压打开于编程晶体管的通道，施加于位线(bit line，BL)的电压经由编程晶体管的通道，到达反熔丝下方。然后，经由施加于源线(source line，SL)的电压与施加于位线BL的电压的电压差使介电层破裂，由此编程选定存储单元。

参考图3，为本发明实施例的反熔丝结构与目前的反熔丝结构的击穿电压分布图。横坐标为施加在虚拟栅极结构/栅极结构与第一导电插塞之间的电压值，纵坐标为发生击穿的累积分布函数。从图中可以很容易看到利用本发明实施例的反熔丝结构可以大幅降低击穿电压。

综上所述，根据本发明的反熔丝结构，所述隔离结构有助于使靠近所述虚拟栅极结构的电介质层分布不均匀，这样可以增加局部电场，使所述反熔丝结构更加容易实现编程，从而使得电介质层的击穿电压降低，这样既缩短了编程时间，并且有效降低了反熔丝结构的编程电压，减小电路面积，缩小体积，节省了生产成本。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种反熔丝结构，其特征在于，包括：

半导体衬底，所述半导体衬底中形成有隔离结构；

栅极结构，位于所述半导体衬底上；

源漏区，位于所述栅极结构两侧的所述半导体衬底中；

第一接触插塞，位于所述源漏区，分别与所述源漏区的源区、漏区相连设置；

虚拟栅极结构，位于所述隔离结构上；和

电介质层，位于所述源区的第一接触插塞和所述虚拟栅极结构之间，其中所述反熔丝结构以所述虚拟栅极结构为电极连接至源线，并以所述电介质层作为反熔丝介质。

2.根据权利要求1所述的反熔丝结构，其特征在于，所述隔离结构包括浅沟槽隔离结构。

3.根据权利要求1所述的反熔丝结构，其特征在于，所述虚拟栅极结构的材料包括金属。

4.根据权利要求1所述的反熔丝结构，其特征在于，所述电介质层设置在所述源区的第一接触插塞的两侧。

5.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构还包括与所述栅极结构相连设置的第二接触插塞。

6.根据权利要求1所述的反熔丝结构，其特征在于，所述源区的第一接触插塞和所述虚拟栅极结构之间的间隔为5‐200μm。

7.根据权利要求1所述的反熔丝结构，其特征在于，所述半导体衬底中还形成有有源区，所述栅极结构和所述源漏区位于所述有源区上。

8.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构还包括平行排列于所述半导体衬底上且垂直于所述半导体衬底的多个鳍片。

9.根据权利要求5所述的反熔丝结构，其特征在于，位于漏区的第一接触插塞连接至位线，所述栅极结构的第二接触插塞连接至字线。

10.一种反熔丝阵列结构，包括以阵列形式布置的若干个权利要求1‐9之一所述的反熔丝结构以及位于所述若干个反熔丝结构之间的隔离区域。