CN113497029A - 半导体装置 - Google Patents

Abstract

一实施方式提供一种实现满足ESD耐量、并减小晶体管的面积的半导体装置。实施方式的半导体装置具备第一端子、第二端子、第一晶体管、以及切换电路。第一晶体管的体二极管的阳极与所述第一端子连接，体二极管的阴极与所述第二端子连接。切换电路连接于所述第一晶体管的栅极与源极之间，对所述第一晶体管的栅极－源极间的连接状态进行切换。

Description

半导体装置

相关申请

本申请享受以日本专利申请2020－49990号(申请日：2020年3月19日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置。

背景技术

升压电路被广泛用于在电子电路中对输入电压进行升压。在基于自举(bootstrap)方式的升压电路中，作为整流元件，有时使用作为高耐压元件的DMOS(Double-Diffused Metal-Oxide-Semiconductor Field-Effect-Transistor，双扩散金属氧化物半导体场效应晶体管)。在将DMOS的体二极管用作整流元件的情况下，需要满足ESD(Electrostatic Discharge(静电放电)、或者浪涌电压)耐量。

例如，为了提高DMOS的ESD耐量，存在如下构成：在栅极与源极之间连接电阻，当在漏极产生浪涌时，使DMOS接通而释放电流。在该情况下，若在电压变动大的端子间使用，则在急剧变化了的情况下，DMOS接通，在升压电路的电源侧暂时流过较大的电流，有时会对特性造成影响。另外，作为另一构成，存在使DMOS的栅极与源极短路的构成。在使DMOS的栅极与源极短路的情况下，在发生了急剧的电压变动的情况下能够抑制电流从体二极管的阴极流向阳极，但为了提高ESD耐量需要充分地扩大DMOS的形成面积。这样，难以在减小DMOS的形成面积的同时满足充分的ESD耐量。

发明内容

一实施方式提供一种半导体装置，其实现满足ESD耐量、并且与使栅极与源极短路的情况相比减小DMOS晶体管的面积。

根据一实施方式，半导体装置具备第一端子、第二端子、第一晶体管、以及切换电路。第一晶体管的体二极管的阳极与所述第一端子连接，体二极管的阴极与所述第二端子连接。切换电路连接于所述第一晶体管的栅极与源极之间，对所述第一晶体管的栅极－源极间的连接状态进行切换。

附图说明

图1是表示一实施方式的半导体装置的电路的一个例子的图。

图2是表示图1中的自举电路的一个例子的图。

图3是表示一实施方式的半导体装置的电路的一个例子的图。

图4是表示图3中的自举电路的一个例子的图。

图5是表示一实施方式的半导体装置的电路的一个例子的图。

图6是表示图5中的ESD保护切换电路的一个例子的图。

图7是表示图5中的ESD保护切换电路的一个例子的图。

具体实施方式

以下，参照附图对实施方式进行说明。另外，对实现DMOS的控制的自举电路或者ESD保护切换电路以外的构成，有时省略详细说明。另外，对于各端子的电位或者电流，如相对于端子VDD为Vdd那样，将后缀表示为小写字母。

(第一实施方式)

图1是概略地表示第一实施方式的半导体装置1的电路的电路图。半导体装置1具备控制电路10、第一驱动器12、晶体管M1、M2、第二驱动器14、晶体管M3、M4、开关SW1、以及自举切换电路16。

半导体装置1基于输入信号In1、In2，例如向作为MOSFET的晶体管Q1、Q2输出驱动信号。例如，晶体管Q1是高边(highside)侧的开关(第一开关元件)，晶体管Q2是低边(lowside)侧的开关(第二开关元件)。

半导体装置1作为输入电源电压的端子，具备端子VDD与端子GND，而且，具备输入用于控制的输入信号的端子IN1、IN2、以及作为输出端子的端子GATE1、GATE2、VB、USW。端子GATE1与晶体管Q1的栅极连接，端子GATE2与晶体管Q2的栅极连接。在端子VB与端子USW之间连接配备于外部的电容器C1。该电容器C1作为用于驱动高边的晶体管Q1的自举电容器而动作。

晶体管Q1、Q2例如是n型的MOSFET。晶体管Q1的漏极与电压源VBT连接，栅极与端子GATE1连接，源极与端子USW以及晶体管Q2的漏极连接。晶体管Q2的漏极与晶体管Q1的源极以及端子USW连接，栅极与端子GATE2连接，源极接地。而且，在端子USW、即晶体管Q1的漏极与晶体管Q2的源极之间连接未图示的负载。根据由半导体装置1控制的驱动信号，适当地对晶体管Q1、Q2进行开关，由此提供比驱动信号大的电压、或者电流。

控制电路10基于从端子IN1、IN2输入的信号，控制第一驱动器12以及第二驱动器14。控制电路10例如处理从端子IN1、IN2输入的信号In1、In2，以使第一驱动器12以及第二驱动器14不同时输出驱动信号。这样，控制电路10以使晶体管Q1、Q2的驱动信号伪排他地输出的方式控制半导体装置1的输出。虽然用作信号In1、In2的信号的种类没有限定，但在本实施方式中，设为电压取H与L这2个值的信号来进行说明。虽然信号In1、In2的信号状态与晶体管Q1、Q2的导通状态的关系没有限定，但例如控制为，晶体管Q1与信号In1成为H同步地成为接通，晶体管Q2与信号In2成为H同步地成为接通。

这里，所谓伪排他性，除了严格地在相同的瞬间排他地替换晶体管Q1、Q2的接通/断开之外，还包括在切换的定时避免晶体管Q1、Q2这两方接通。即，是也包含无论在哪个定时都有至少一方的晶体管为断开的概念。控制电路10也可以具备这样以使双方的晶体管Q1、Q2不会同时接通的方式进行控制的死区时间控制电路。另外，也可以具备去除信号In1、In2中的波动、噪声等的施密特触发器。

第一驱动器12是驱动晶体管M1、M2以输出高边的晶体管Q1的驱动信号的电路。晶体管M1例如是p型的MOSFET，晶体管M2例如是n型的MOSFET，由该两个晶体管M1、M2形成互补的MOSFET(CMOS：Complimentary MOSFET)。而且，形成该CMOS的两个晶体管的共用漏极与端子GATE1连接。即，这些晶体管M1、M2作为其漏极的电位作为晶体管Q1的驱动电压而输出的电流缓冲器而动作。

晶体管M1的源极与开关SW1的源极以及端子VB连接，栅极与第一驱动器12连接，漏极与晶体管M2的漏极以及端子GATE1连接。晶体管M2的漏极与晶体管M1的漏极以及端子GATE1连接，栅极与第一驱动器12连接，源极与作为高边的下位电平的端子USW连接。

第二驱动器14是驱动晶体管M3、M4以输出低边的晶体管Q2的驱动信号的电路。晶体管M3例如为p型的MOSFET，晶体管M4例如为n型的MOSFET，该两个晶体管形成CMOS。形成该CMOS的两个晶体管的共用漏极与GATE2端子连接。即，这些晶体管M3、M4作为其漏极的电位作为晶体管Q2的驱动电压而输出的电流缓冲器而动作。

这里，驱动高边的晶体管Q1的电压一般比驱动低边的晶体管Q2的电压例如高Vbt左右，因此需要与此相应地控制晶体管M1～M4的漏极的电位。

开关SW1例如构成为，具备连接于端子VDD与端子VB之间的p型的DMOS。开关SW1的DMOS的漏极与端子VDD连接，栅极经由自举切换电路16而与源极连接，源极与端子VB连接。即，开关SW1的寄生二极管(体二极管)的阳极与端子VDD连接，寄生二极管的阴极与端子VB连接。该开关SW1例如根据Vdd与Vb、以及基于自举切换电路16的栅极－源极间电压，来切换接通与断开。

在开关SW1接通时，电流能够从漏极流向源极，但在该情况下，由于Vdd>Vb，因此电流从端子VDD流向端子VB。在开关SW1断开时，开关SW1利用其寄生二极管，作为以使电流不从端子VB流向端子VDD的方式进行动作的二极管而动作。

自举切换电路16是如下电路：控制是在该开关SW1的栅极－源极间插入电阻R1、还是使其短路而透传电阻R1。自举切换电路16与控制电路10连接，而且，连接于开关SW1的栅极与源极之间。例如，在上述的开关SW1中，控制施加于栅极的电压，将栅极－源极间的电压控制为适当的值。

图2是表示自举切换电路16的一个例子的电路图。另外，在该图2中，省略了与自举切换电路16连接的主要电路以外的电路的图示。

自举切换电路16具备晶体管M5、M6、以及电阻R1。如以下所示，电阻R1、以及串联连接的晶体管M5、M6并联地配备在开关SW1的栅极与源极之间。

晶体管M5、M6例如由p型的MOSFET形成，源极彼此、栅极彼此分别连接。晶体管M5的漏极与开关SW1的源极连接。晶体管M6的漏极与开关SW1的栅极连接。

电阻R1配备于开关SW1的源极与栅极之间。即，电阻R1连接于晶体管M5的漏极和晶体管M6的漏极之间。

对ESD施加时的半导体装置1的动作进行说明。

在一个例子中，控制电路10在施加ESD的定时，输出控制信号，以使晶体管M5、M6断开。

当这样进行控制时，在施加ESD的定时，开关SW1的栅极与源极经由电阻R1而连接。在该情况下，开关SW1的栅极的电位比源极的电位低并自接通。此时，开关SW1释放电流，能够将ESD耐量保持得较高。另外，由于晶体管M5、M6源极彼此连接，因此在晶体管M5、M6的寄生二极管中不会有电流流过，开关SW1的栅极－源极间不会被钳位。另外，半导体装置1检测ESD的方法没有限定。另外，控制电路10输出使晶体管M5、M6断开的控制信号的定时也可以是从输入信号In1、In2起的规定时间之后。

另一方面，在通常动作时，晶体管M5、M6成为接通，开关SW1的栅极－源极间短路。因此，在晶体管Q1接通而端子USW的电位变高的情况下，开关SW1成为断开，能够避免电流从端子VB流向端子VDD。

使用图1、图2，对半导体装置1的动作进行说明。

首先，GATE2与输入信号In2向H的切换同步地以接地点为基准而成为H。在该情况下，输入L作为输入信号In1，GATE1以接地点为基准而成为L。晶体管Q1断开，晶体管Q2接通，端子USW的电位成为接地电位。其结果，端子VB的电位成为Vdd-Vf1，电容器C1被充电。这里，Vf1是开关SW1中的电压下降。为了简便，省略了晶体管Q1、Q2的电压下降对各端子中显现的电位的贡献量。

接下来，GATE2与输入信号In2向L的切换同步地成为L。接着，输入信号In1向H切换，GATE1以端子USW为基准而成为H。端子USW的电位逐渐上升并最终成为Vbt。其结果，端子VB的电位升压至Vbt+Vdd-Vf1。在该定时，开关SW1作为二极管防止电流从端子VB流向端子VDD。因此，通过电容器C1，在端子VB与端子USW之间保持Vdd-Vf1的电压。

此后，GATE1与输入信号In1同步地成为H/L，晶体管Q1接通/断开，GATE2与输入信号In2同步地成为H/L，晶体管Q2接通/断开。这样，半导体装置1作为驱动半桥中的输出晶体管的电路而动作。

在这样的通常动作中，晶体管M5、M6被接通、即开关SW1的栅极与源极被短路，开关SW1作为二极管而动作，因此如上述那样，能够避免电流从端子VB流向端子VDD。

这样，开关SW1与电容器C1作为半导体装置1中的自举电路而动作，提供高边的晶体管Q1的动作控制所需的高栅极电压。

在开关SW1的栅极源极间插入电阻R1的定时并不限于ESD施加时。在另一例中，控制电路10在晶体管Q1断开、晶体管Q2接通时，输出控制信号，以使晶体管M5、M6断开。在半导体装置1正在进行通常动作时，即使插入电阻R1，开关SW1也通过寄生二极管使电流从源极流向漏极，对电容器C1进行充电。在对半导体装置1施加ESD时，开关SW1的漏极－源极电压变大。开关SW1自接通，释放电流，能够将ESD的耐量保持得较高。

控制电路10在晶体管Q1接通、晶体管Q2断开时，输出控制信号以使晶体管M5、M6接通。如上述那样，在半导体装置1正在进行通常动作时，开关SW1作为二极管而发挥功能。

如以上那样，根据本实施方式，在作为自举二极管发挥功能的开关SW1及其驱动电路中，在施加ESD的情况下，栅极－源极间经由电阻R1而连接，栅极电压下降，由此电流从源极流向漏极。其结果，能够提高ESD耐量。另一方面，在通常使用时，由于开关SW1的栅极－源极间短路，因此开关SW1作为二极管而动作。这样，能够满足ESD耐量，并且与栅极和源极不经由自举切换电路16而短路的情况相比，能够减小配备于开关SW1的DMOS的形成面积。

(第二实施方式)

在上述的第一实施方式中，端子VDD与端子VB间的开关为pDMOS，但端子VDD与端子VB间的开关也可以是nDMOS。在以下的说明中，标注与图1、图2相同的附图标记的部分是与上述的第一实施方式相同的动作，因此省略详细说明。

图3是表示开关为nDMOS的半导体装置1的电路图。在本实施方式中，半导体装置1具备控制电路10、第一驱动器12、晶体管M1、M2、第二驱动器14、晶体管M3、M4、开关SW2、以及自举切换电路18。

开关SW2例如构成为，具备连接于端子VDD与端子VB之间的n型的DMOS。开关SW2的DMOS的漏极与端子VB连接，栅极经由自举切换电路18而与源极连接，源极与端子VDD连接。该开关SW2例如根据Vdd与Vb、以及基于自举切换电路18的栅极－源极间电压，来切换接通与断开。

在开关SW2接通时，电流能够从漏极流向源极，但在该情况下，由于Vdd>Vb，因此电流通过寄生二极管从端子VDD流向端子VB。在开关SW2断开时，开关SW2利用其寄生二极管，作为以使电流不从端子VB流向端子VDD的方式进行动作的二极管而动作。

自举切换电路18是如下电路：控制是在该开关SW2的栅极－源极间插入电阻R2、还是使栅极－源极间短路而透传电阻R2。自举切换电路18与控制电路10连接，而且，连接于开关SW2的栅极与源极之间。例如，在上述的开关SW2中，控制施加于栅极的电压，将栅极－源极间的电压控制为适当的值。

图4是表示自举切换电路18的一个例子的电路图。另外，在该图4中，省略了与自举切换电路18连接的主要电路以外的电路的图示。

自举切换电路18具备晶体管M7、M8、以及电阻R2。如以下所示，晶体管M7、M8、以及电阻R2并联地配备于开关SW2的栅极与源极之间。

晶体管M7、M8例如由p型的MOSFET形成，源极彼此、栅极彼此分别连接。晶体管M7的漏极与开关SW2的源极连接。晶体管M8的漏极与开关SW2的栅极连接。

电阻R2配备于开关SW2的源极与栅极之间。即，电阻R2的一端与晶体管M7的漏极连接，另一端与晶体管M8的漏极连接。

在施加ESD的定时，控制电路10输出控制信号，以使晶体管M7、M8断开。当这样进行控制时，在施加ESD的定时，开关SW2的栅极与源极经由电阻R2而连接。在该情况下，栅极的电位比源极的电位低。因此，开关SW2成为接通，能够将ESD的耐量保持得较高。另外，由于晶体管M7、M8的源极被共用连接，因此在这样的状况下，电流不会在晶体管M7、M8的漏极间流动，开关SW2的栅极－源极间不会被钳位。

另一方面，在通常动作时，晶体管M7、M8成为接通，开关SW2的栅极－源极间短路。因此，在晶体管Q1接通而端子USW的电位变高的情况下，开关SW2成为断开，能够避免电流从端子VB流向端子VDD。

这样，开关SW1与自举切换电路16作为半导体装置1中的自举电路而动作。

使用图3、图4，对半导体装置1的动作进行说明。

首先，若GATE2与输入信号In2同步地以接地点为基准而成为H，则晶体管Q2接通，端子USW的电位成为接地电位。其结果，端子VB的电位成为Vdd-Vf2，电容器C1被充电。这里，Vf2为开关SW2中的电压下降。

接下来，若GATE2与输入信号In1同步地成为L、接着GATE1以端子USW为基准而成为H，则端子USW的电位逐渐上升并最终成为Vbt。其结果，端子VB的电位升压至Vbt+Vdd-Vf2。在该定时，开关SW2作为二极管防止电流从端子VB流向端子VDD。因此，端子VB与端子USW间的电压，通过电容器C1保持Vdd-Vf2。

此后，GATE1与输入信号In1同步地成为H/L，晶体管Q1接通/断开，GATE2与输入信号In2同步地成为H/L，晶体管Q2接通/断开。这样，半导体装置1作为半桥而动作。

在这样的通常动作中，晶体管M7、M8被接通、即开关SW2的栅极与源极被短路，开关SW2作为二极管而动作，因此如上述那样，能够避免电流从端子VB流向端子VDD。

如以上那样，根据本实施方式，在作为自举二极管发挥功能的开关SW2及其驱动电路中，在施加ESD的情况下，栅极－源极间经由电阻R2而连接，栅极电压下降，由此电流从源极流向漏极。其结果，能够提高ESD耐量。另一方面，在通常使用时，由于开关SW2的栅极－源极间短路，因此开关SW2作为二极管而动作。这样，能够满足ESD耐量，并且与栅极和源极不经由自举切换电路16而短路的情况相比，能够减小配备于开关SW2的DMOS的形成面积。

一般来说，与nDMOS相比，pDMOS为了具有同等的耐压所需的形成面积更小，因此若为图1所示的构成，则能够进一步减小DMOS的面积。另一方面，如图3那样，通过使自举切换电路18靠近电源侧，而不是驱动侧，能够减小自举切换电路18对端子VB的影响。因此，上述的第一实施方式的半导体装置1与第二实施方式的半导体装置1能够根据其目的来分开使用。在任意实施方式中，均能够起到上述的效果。

(第三实施方式)

在上述的各实施方式中，采用在高边侧具备DMOS的构成，但第三实施方式为在低边侧也具备DMOS的构成。这是因为急剧的电压的变化dV/dt也有可能在端子USW中产生，本实施方式的构成应对保护电路免受这样的电压的变化的影响的情况。

图5是概略地表示第三实施方式的半导体装置1的电路的电路图。半导体装置1具备控制电路10、第一驱动器12、晶体管M1、M2、第二驱动器14、晶体管M3、M4、自举电路20、开关SW3、以及ESD保护切换电路22。

自举电路20是控制高边侧的升压时的电流的电路，能够采用与第一实施方式中的开关SW1以及自举切换电路16同等的构成、或者与第二实施方式中的开关SW2以及自举切换电路18同等的构成。

开关SW3构成为，具备连接于端子USW与端子GND之间的n型的DMOS。开关SW3的DMOS的漏极与端子USW连接，栅极经由ESD保护切换电路22而与源极连接，源极与端子GND连接。该开关SW3例如根据USW的电位、以及基于ESD保护切换电路22的栅极－源极间电压，来切换接通与断开。

在开关SW3接通时，电流从端子USW流向端子GND。另外，在开关SW3断开时，以电流不从端子USW流向端子GND的方式作为二极管而动作。

ESD保护切换电路22是控制该开关SW3的栅极－源极间电压的电路。ESD保护切换电路22与控制电路10连接，而且，连接于开关SW3的栅极与源极之间。例如，在上述的开关SW3中，控制施加于栅极的电压，将栅极－源极间的电压控制为适当的值。

图6是表示ESD保护切换电路22的一个例子的电路图。另外，在该图6中，省略了与ESD保护切换电路22连接的主要电路以外的电路的图示。

ESD保护切换电路22具备晶体管M9、M10、以及电阻R3。如以下所示，晶体管M9、M10、以及电阻R3并联地配备于开关SW3的栅极与源极之间。

晶体管M9、M10例如由n型的MOSFET形成，漏极彼此、栅极彼此分别连接。晶体管M9的源极与开关SW3的栅极连接。晶体管M10的漏极与开关SW3的源极连接。

电阻R3配备于开关SW3的源极与栅极之间。即，电阻R3还连接于晶体管M9的源极与晶体管M10的源极之间。

在施加ESD的定时，控制电路10输出控制信号，以使晶体管M9、M10断开。当这样进行控制时，在施加ESD的定时，开关SW3的栅极与源极经由电阻R3而连接。在该情况下，栅极的电位比源极的电位高。因此，开关SW3成为接通，能够将ESD的耐量保持得较高。另外，由于晶体管M9、M10的漏极共用连接，因此在这样的状况下，电流不会在晶体管M9、M10的源极间流动，开关SW3的栅极－源极间不会被钳位。

另一方面，在通常动作时，晶体管M9、M10成为接通，开关SW3的栅极－源极间短路。因此，在晶体管Q1成为接通而USW的电位变高的情况下，开关SW3成为断开，能够避免电流从端子USW流向端子GND。

半导体装置1的作为半桥的动作与上述的实施方式所示的动作相同，因此省略。

如以上那样，根据本实施方式，在作为自举二极管发挥功能的开关SW3及其驱动电路中，在施加ESD的情况下，栅极－源极间经由电阻R3而连接，栅极电压比源极电压高，由此电流适当地从漏极流向源极。其结果，能够提高ESD耐量。另一方面，由于通常使用时开关SW3的栅极－源极间短路，因此开关SW3作为二极管而动作。这样，能够满足ESD耐量，并且与栅极和源极不经由ESD保护切换电路而短路的情况相比，能够减小配备于开关SW3的DMOS的形成面积。

图7是表示第三实施方式的一变形例的图。该如图7所示，配备于ESD保护切换电路22的两个晶体管也可以采用源极共用连接的构成。在该情况下，能够进行与上述相同的动作。

另外，本实施方式例如与第一实施方式与第二实施方式的差异同样地，也能够使开关SW3的极性相反。在该情况下，应注意的是，ESD保护切换电路22的构成也被适当变更。

在所有实施方式中，电容器C1基于外部的电压以及负载而适当地设定其容量。另一方面，在用途固定、即外部的电压以及负载为规定的情况下，也可以将该电容器C1取入到半导体装置1内。在该情况下，也可以从半导体装置1中删除端子VB。

所有实施方式中的半导体装置1作为半桥电路而使用，例如能够应用于通用的DC-DC转换器、车载用的电路、马达驱动用的电路等常见的各种器件。

在上述的所有实施方式中，在附图以及说明中，为了便于理解，有时省略了一些电路元件，但本公开的实施方式并不限定于此。例如半导体装置1也可以还具备充电泵。另外，晶体管的极性并不限定于上述，只要保证适当地动作，则也可以替换一部分或者所有极性。另外，作为晶体管，以MOSFET为例进行了记载，但也可以在能够用双极型等其他晶体管适当地代用的范围内代用。

虽然对本发明的几个实施方式进行了说明了，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其等效的范围中。

Claims (7)

1.一种半导体装置，具备：

第一端子；

第二端子；

第一晶体管，体二极管的阳极与所述第一端子连接，体二极管的阴极与所述第二端子连接；以及

切换电路，连接于所述第一晶体管的栅极与源极之间，对所述第一晶体管的栅极－源极间的连接状态进行切换。

2.如权利要求1所述的半导体装置，

所述切换电路具备：

电阻，一端和另一端分别与所述第一晶体管的源极和栅极连接；以及

两个晶体管，是体二极管的正向彼此反向并且串联连接的、沟道型相同的两个晶体管，具有第二晶体管和第三晶体管，该第二晶体管的一端与所述第一晶体管的源极连接，该第三晶体管的一端与所述第二晶体管的另一端连接，栅极与所述第二晶体管的栅极连接，另一端与所述第一晶体管的栅极连接。

3.如权利要求2所述的半导体装置，

所述半导体装置驱动开关元件，所述开关元件具有第一开关元件和第二开关元件，该第二开关元件通过触点与所述第一开关元件串联连接，其中，在该半导体装置中，

所述第一端子是被输入电源电压的端子，

所述半导体装置具备：

栅极驱动电路，与所述第二端子、第三端子以及第四端子连接，使所述第三端子与所述第二端子或者所述第四端子的一方电导通；以及

控制电路，根据从至少一个信号输入端子输入的控制信号控制所述栅极驱动电路。

4.如权利要求3所述的半导体装置，

所述第二晶体管以及所述第三晶体管为P沟道型的MOS晶体管。

5.如权利要求4所述的半导体装置，

所述第一晶体管为n型的DMOS。

6.如权利要求3至5中任一项所述的半导体装置，

所述半导体装置驱动所述开关元件，所述开关元件的电源与所述第一开关元件侧的端部连接，地线与第二开关元件侧的端部连接，其中，在该半导体装置中，

所述第二端子是经由电容元件与所述触点连接的端子，

所述第三端子是与所述第一开关元件的控制端子连接的端子，

所述第四端子是与所述触点连接的端子。

7.如权利要求2所述的半导体装置，

所述半导体装置驱动开关元件，所述开关元件具有第一开关元件和第二开关元件，该第二开关元件通过触点与所述第一开关元件串联连接，其中，在该半导体装置中，

所述第一端子是与所述触点连接的端子，

所述第二端子是接地的端子，

所述第一晶体管是n沟道型的DMOS。

Images