CN113489479A - 三电平半导体开关管门极驱动电路 - Google Patents

三电平半导体开关管门极驱动电路 Download PDF

Info

Publication number
CN113489479A
CN113489479A CN202110795492.8A CN202110795492A CN113489479A CN 113489479 A CN113489479 A CN 113489479A CN 202110795492 A CN202110795492 A CN 202110795492A CN 113489479 A CN113489479 A CN 113489479A
Authority
CN
China
Prior art keywords
pwm signal
source
drain
vcc
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110795492.8A
Other languages
English (en)
Other versions
CN113489479B (zh
Inventor
付永升
马峥嵘
任海鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Technological University
Original Assignee
Xian Technological University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Technological University filed Critical Xian Technological University
Priority to CN202110795492.8A priority Critical patent/CN113489479B/zh
Publication of CN113489479A publication Critical patent/CN113489479A/zh
Application granted granted Critical
Publication of CN113489479B publication Critical patent/CN113489479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种三电平半导体开关管门极驱动电路，包括4个MOS管，分别称为M1、M2、M3、M4，M1与M2的漏极相连，M1与M2的栅极相连，M1和M2的源极共同连接有PWM信号A；M3与M4的漏极相连，M3与M4的栅极相连，M3和M4的源极共同连接有PWM信号B；M1和M2的漏极共同通过电容C与M3的源极连接；Vcc的负极与Vee的正极相连并且接地，Vcc的正极与M1的源极连接，Vcc的正极通过二极管D与M3的源极及电容C连接；M3和M4的漏极共同输出驱动电路的输出信号。本发明的驱动电路结构所需的器件更少，成本更低，有效减小系统的开关损耗。

Description

三电平半导体开关管门极驱动电路
技术领域
本发明属于电力电子技术领域，涉及一种三电平半导体开关管门极驱动电路。
背景技术
近几年快速发展的宽禁带半导体包括SiC-MOSFET与GaN-HEMT等，具有高开关速度、低开关损耗、热稳定性好，热导率高等优势，已广泛应用于航空电源、新能源汽车变换器射频与微波等领域，为实现高功率密度、高效率的电力电子设备提供了条件。
为进一步提升宽禁带器件如SiC-MOSFET开关的频率、效率和功率密度，重点是降低在高频工况下开关损耗，然而多个SiC-MOSFET并联或者SiC-MOSFET/Si-IGBT混合并联应用时，现有的驱动电路不能提供足够的瞬时电流，使得开关损耗增加，成为降低开关损耗的主要瓶颈，亟需克服。
发明内容
本发明的目的是提供一种三电平半导体开关管门极驱动电路，解决了现有技术中在多个SiC-MOSFET并联或SiC-MOSFET/Si-IGBT并联应用时难以提供足够大的开通电流，开关损耗大，驱动电路触发模式少，无法适用更多的工况需求的问题。
本发明所采用的技术方案是，一种三电平半导体开关管门极驱动电路，包括4个MOS管，分别称为M1、M2、M3、M4，其中的M2和M4为低压N沟道MOSFET，M1和M3为低压P沟道MOSFET；M1的漏极与M2的漏极相连，M1的栅极与M2的栅极相连，M1的源极和M2的源极共同连接有PWM信号A；M3的漏极与M4的漏极相连，M3的栅极与M4的栅极相连，M3的源极和M4的源极共同连接有PWM信号B；M1的漏极和M2的漏极共同通过电容C与M3的源极连接；Vcc的负极与Vee的正极相连并且接地，Vcc的正极与M1的源极连接，Vcc的正极通过二极管D与M3的源极及电容C连接；M3的漏极和M4的漏极共同输出驱动电路的输出信号。
本发明的三电平半导体开关管门极驱动电路，其特征还在于：
所述的PWM信号A是由负载电路中M6的漏极与源极的电压经过比较器处理后得到，该PWM信号A用于驱动M1和M2，当PWM信号A为高电平时，M2导通，当PWM信号A为低电平时，M1导通。
所述的PWM信号B由脉冲电源提供，该PWM信号B用于驱动M3和M4，当PWM信号B为高电平时，M4导通，当PWM信号B为低电平时，M3导通。
所述的Vcc与Vee都是正电压的直流电压源。
所述的输出信号与负载电路直接相连。
本发明的有益效果是，1)在同样具有三电平驱动功能的驱动电路中，本发明的驱动电路结构所需的器件更少，成本更低；2)通过调节RC延迟网络参数变化实现多个触发模式，既适用于驱动多个SiC-MOSFET并联，也可满足SiC-MOSFET与Si-IGBT混合并联应用的模式需求；3)在开关管开通过程中可以提供更大的驱动电流，可有效减小系统的开关损耗，提高系统效率。
附图说明
图1是本发明门极驱动电路及负载电路实施例的拓扑结构图；
图2a是本发明在Si-IGBT开通延时、Si-MOSFET关断延时的波形图；
图2b是本发明在SiC-MOSFET和Si-IGBT同时开通，Si-MOSFET关断延时的波形图；
图2c是本发明在Si-IGBT和Si-MOSFET同时开通和关断的波形图(亦可应用于多个SiC-MOSFET的并联工况)；
图3是本发明在SiC-MOSFET和Si-IGBT关断时的电路状态图；
图4是本发明在SiC-MOSFET先开通，Si-IGBT开通延时电路状态图；
图5是本发明在SiC-MOSFET和Si-IGBT在开通过程中承受高驱动电压的电路状态图；
图6是本发明在SiC-MOSFET和Si-IGBT完全导通后的电路状态图；
图7是本发明在Si-IGBT先关断，SiC-MOSFET关断延时电路状态图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1，本发明门极驱动电路的结构是，包括4个MOS管，分别称为M1、M2、M3、M4，其中的M2和M4为低压N沟道MOSFET，M1和M3为低压P沟道MOSFET；M1的漏极与M2的漏极相连，M1的栅极与M2的栅极相连，M1的源极和M2的源极共同连接有PWM信号A(附图中简写为信号A)，该PWM信号A是由负载电路中M6的漏极与源极的电压经过比较器处理后得到，该PWM信号A用于驱动M1和M2，当PWM信号A为高电平时，M2导通，当PWM信号A为低电平时，M1导通；M3的漏极与M4的漏极相连，M3的栅极与M4的栅极相连，M3的源极和M4的源极共同连接有PWM信号B(附图中简写为信号B)，该PWM信号B由脉冲电源提供，该PWM信号B用于驱动M3和M4，当PWM信号B为高电平时，M4导通，当PWM信号B为低电平时，M3导通；M1的漏极和M2的漏极共同通过电容C与M3的源极连接；Vcc与Vee都是正电压的直流电压源，Vcc的负极与Vee的正极相连并且接地，Vcc的正极与M1的源极连接，Vcc的正极通过二极管D与M3的源极及电容C连接；M3的漏极和M4的漏极共同输出驱动电路的输出信号，输出信号与负载电路直接相连。
参照图1，负载电路以SiC-MOSFET和Si-IGBT混合并联为例，电容CGS是SiC-MOSFET的栅极寄生电容，电容CGE是Si-IGBT的栅极寄生电容，电容Cd1和电阻Rd1用于控制SiC-MOSFET的关断延迟，电容Cd2和电阻Rd2用于控制Si-IGBT的开通延迟，M5选用的是低压N沟道MOSFET，M6选用的是低压P沟道MOSFET，M5控制SiC-MOSFET的开通和关断，M6控制Si-IGBT的开通和关断。
本发明的工作过程是，负载电路以图1所示的SiC-MOSFET和Si-IGBT混合并联为例，具体控制过程如下：
1)当PWM信号A和PWM信号B同时为高电平时，M2和M4(N沟道)导通，电容C两端电势差为Vcc+Vee，驱动电路的输出电压为-Vee(负压)，此时M5和M6的栅极驱动电压为正压，所以M5处于导通状态，M6处于关断状态，此时负载端的SiC-MOSFET和Si-IGBT处于关断状态。这一阶段的电路状态图如图3所示。
2)PWM信号A和PWM信号B同时为低电平时，M2和M4截止，M1和M3导通，在M1导通的瞬间电容C下端电压立刻变为Vcc，导致电容C的上端电压突变为Vcc+(Vcc+Vee)，驱动电路的输出电压也突变为Vcc+(Vcc+Vee)。因驱动电路的输出电压为正压，M5处于关断状态，但驱动电流直接通过M5的寄生二极管给CGS(SiC-MOSFET的栅极寄生电容)充电，所以SiC-MOSFET会立即接通，SiC-MOSFET的驱动电压为驱动电路的输出电压。同时驱动电流给电容Cd2和M6的寄生电容充电，直到M6的栅极驱动电压达到阈值电压后导通，进而接通Si-IGBT，所以SiC-MOSFET可以早于Si-IGBT导通。若将Cd2的电容值设置的很小或者删掉Cd2，则M6也会立即导通，那么Si-IGBT会和SiC-MOSFET同时导通。
图2a中t1～t2为Si-IGBT的导通延迟时间，电路状态图如图4所示。图2b和图2c中t1～t2这一时间段，Si-IGBT和SiC-MOSFET的驱动电压都等于Vcc+(Vcc+Vee)，状态原理图如图5所示。
3)PWM信号A为高电平，PWM信号B仍为低电平时，M1由导通变为关断，M2由关断变为导通，M3和M4依旧保持前一状态不变，电容C的下端电压会瞬间由Vcc变为-Vee，上端电压会瞬间由Vcc+(Vcc+Vee)变为Vcc，驱动电路的输出电压变为Vcc。负载电路一侧器件的导通及关断状态不变。在这一时间段Si-IGBT和SiC-MOSFET处于完全导通的状态，电路状态图如图6所示，对应图2a、图2b及图2c各模式中的t2～t3。
4)PWM信号A维持在高电平，PWM信号B由低电平变为高电平时，M3关断，M4导通，驱动电路输出电压变为-Vee(负压)，M6处于关断状态，Si-IGBT的寄生电容CGE通过M6的寄生二极管放电，因CGE电容值非常小，所以Si-IGBT会立即关断。同时驱动电流给电容Cd1和M5的栅极寄生电容充电，直到M5的栅极驱动电压达到阈值电压后导通，M5被导通后，SiC-MOSFET的栅极寄生电容CGS经过M5放电，进而关断SiC-MOSFET，所以SiC-MOSFET可以晚于Si-IGBT关断。若将Cd1的电容值设置的很小或者删掉Cd1，则M5也会立即导通，则Si-IGBT会和SiC-MOSFET同时关断。
图2a和图2b中t3～t4为SiC-MOSFET的关断延迟时间，电路状态图如图7所示。
综上所述，本发明的拓扑结构，在SiC-MOSFET的开通过程中提供更高的驱动电压，实现MOSFET的快速开通，而在器件完全导通后驱动电压又降到标准值，有效解决SiC-MOSFET并联和SiC-MOSFET/Si-IGBT混合开关在开通过程中因驱动电流不足引起的开通损耗增大问题，提升系统转换效率。在控制过程中，驱动电路中的PWM信号A是由负载电路中M6的漏极和源极电压经比较器所得到的PWM信号，在一个周期里，PWM信号A的下降沿同时或略晚于PWM信号B的下降沿的到来，但PWM信号A的占空比远大于PWM信号B，使得驱动电路的输出电压在PWM信号A处于低电平期间迅速增加(SiC-MOSFET和Si-IGBT在开通过程中获得较高的驱动电压)，PWM信号A经过短暂的低电平后会立即变为高电平，形成驱动电压经过短暂的升压后会立即降为标准电压(SiC-MOSFET和Si-IGBT完全导通后驱动电压恢复到标准值)，为SiC-MOSFET/Si-IGBT混合并联提供不同的触发时序，M6、电容Cd2和电阻Rd2控制Si-IGBT的开通延迟时间；M5、电容Cd1和电阻Rd1控制SiC-MOSFET的关断延迟时间。

Claims (5)

1.一种三电平半导体开关管门极驱动电路，其特征在于：包括4个MOS管，分别称为M1、M2、M3、M4，其中的M2和M4为低压N沟道MOSFET，M1和M3为低压P沟道MOSFET；M1的漏极与M2的漏极相连，M1的栅极与M2的栅极相连，M1的源极和M2的源极共同连接有PWM信号A；M3的漏极与M4的漏极相连，M3的栅极与M4的栅极相连，M3的源极和M4的源极共同连接有PWM信号B；M1的漏极和M2的漏极共同通过电容C与M3的源极连接；Vcc的负极与Vee的正极相连并且接地，Vcc的正极与M1的源极连接，Vcc的正极通过二极管D与M3的源极及电容C连接；M3的漏极和M4的漏极共同输出驱动电路的输出信号。
2.根据权利要求1所述的三电平半导体开关管门极驱动电路，其特征在于：所述的PWM信号A是由负载电路中M6的漏极与源极的电压经过比较器处理后得到，该PWM信号A用于驱动M1和M2，当PWM信号A为高电平时，M2导通，当PWM信号A为低电平时，M1导通。
3.根据权利要求1所述的三电平半导体开关管门极驱动电路，其特征在于：所述的PWM信号B由脉冲电源提供，该PWM信号B用于驱动M3和M4，当PWM信号B为高电平时，M4导通，当PWM信号B为低电平时，M3导通。
4.根据权利要求1所述的三电平半导体开关管门极驱动电路，其特征在于：所述的Vcc与Vee都是正电压的直流电压源。
5.根据权利要求1所述的三电平半导体开关管门极驱动电路，其特征在于：所述的输出信号与负载电路直接相连。
CN202110795492.8A 2021-07-14 2021-07-14 三电平半导体开关管门极驱动电路 Active CN113489479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110795492.8A CN113489479B (zh) 2021-07-14 2021-07-14 三电平半导体开关管门极驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110795492.8A CN113489479B (zh) 2021-07-14 2021-07-14 三电平半导体开关管门极驱动电路

Publications (2)

Publication Number Publication Date
CN113489479A true CN113489479A (zh) 2021-10-08
CN113489479B CN113489479B (zh) 2024-05-28

Family

ID=77938660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110795492.8A Active CN113489479B (zh) 2021-07-14 2021-07-14 三电平半导体开关管门极驱动电路

Country Status (1)

Country Link
CN (1) CN113489479B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105545513A (zh) * 2016-02-05 2016-05-04 天津大学 基于mpc5554嵌入式的共轨柴油机电控系统及方法
CN108768367A (zh) * 2018-06-07 2018-11-06 重庆大学 基于栅极升压的SiC MOSFET驱动电路
US10680614B1 (en) * 2019-04-30 2020-06-09 Dialog Semiconductor (Uk) Limited Circuit and method for ultra-high-voltage to low-voltage level shifting
CN111697800A (zh) * 2020-06-27 2020-09-22 南通大学 一种适用于SiC MOSFET并联的驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105545513A (zh) * 2016-02-05 2016-05-04 天津大学 基于mpc5554嵌入式的共轨柴油机电控系统及方法
CN108768367A (zh) * 2018-06-07 2018-11-06 重庆大学 基于栅极升压的SiC MOSFET驱动电路
US10680614B1 (en) * 2019-04-30 2020-06-09 Dialog Semiconductor (Uk) Limited Circuit and method for ultra-high-voltage to low-voltage level shifting
CN111697800A (zh) * 2020-06-27 2020-09-22 南通大学 一种适用于SiC MOSFET并联的驱动电路

Also Published As

Publication number Publication date
CN113489479B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
US20060290388A1 (en) High frequency control of a semiconductor switch
CN110165872B (zh) 一种开关控制电路及其控制方法
US20220321116A1 (en) Gate drive circuit of switching circuit
KR20120030411A (ko) 증가형 및 공핍형 광대역 반도체 ｊｆｅｔ용 게이트 드라이버
JPH11285238A (ja) 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置
CN109842279A (zh) 一种SiC MOSFET开环主动驱动电路
CN107634649B (zh) 一种开关器件驱动电路、方法及电压转换电路
CN111669034B (zh) 碳化硅与硅混合并联开关管驱动电路
CN112910240B (zh) 一种可变栅极电压开通控制电路、功率模块及电力变换器
US6813169B2 (en) Inverter device capable of reducing through current
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
TWI810702B (zh) 功率模組
CN113489479A (zh) 三电平半导体开关管门极驱动电路
US11394372B2 (en) Wide band gap power semiconductor system and driving method thereof
Xue et al. 100-V 2-MHz isolated QSW-ZVS three-level DC-DC converter with on-chip dynamic dead-time controlled synchronous gate driver for eGaN power FETs
CN113054828B (zh) 一种功率开关管的驱动电路以及电源系统
CN112928913A (zh) 降压式变换电路及其无损吸收电路
CN214228225U (zh) 一种GaN晶体管驱动电路
CN111211770B (zh) 一种变电压SiC MOSFET有源驱动电路
CN118100882B (zh) 一种常开耗尽型开关器件的驱动电路
CN114070282B (zh) 一种抑制SiC MOSFET超调的变电阻驱动电路
CN116436450B (zh) Mos型半导体器件的栅极驱动电路和电力变换装置
US12126329B2 (en) Driving circuit
EP4318947A1 (en) Drive circuit
CN219576854U (zh) D型氮化镓开关驱动电路以及开关电源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant