CN111697800A - 一种适用于SiC MOSFET并联的驱动电路 - Google Patents

一种适用于SiC MOSFET并联的驱动电路 Download PDF

Info

Publication number
CN111697800A
CN111697800A CN202010593518.6A CN202010593518A CN111697800A CN 111697800 A CN111697800 A CN 111697800A CN 202010593518 A CN202010593518 A CN 202010593518A CN 111697800 A CN111697800 A CN 111697800A
Authority
CN
China
Prior art keywords
source
sic
grid
mosfet
sic mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010593518.6A
Other languages
English (en)
Inventor
张雷
赵婧琳
孙艺鹤
任磊
杨德健
严秋锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong University
Original Assignee
Nantong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong University filed Critical Nantong University
Priority to CN202010593518.6A priority Critical patent/CN111697800A/zh
Publication of CN111697800A publication Critical patent/CN111697800A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种适用于SiC MOSFET并联的驱动电路，包括：栅极电阻Rgx；辅助源极电阻Rsx，并设有并联于该电阻的肖特基二极管Dsx；设置栅极和源极之间的普通低压Si MOSFET管Qx。本发明公开的是一种普适的并联SiC MOSFET驱动电路结构，SiC MOSFET的可并联数没有限制。栅极电阻Rgx一端与SiC MOSFET Mx栅极相连；普通低压Si MOSFET Qx漏极连接在SiC MOSFET的栅极，源极连接在SiC MOSFET的源极两端；源极电阻Rsx一端连接SiC MOSFET Mx的源极；所有SiC MOSFET的漏极连接在一起成公共漏极端D，栅极电阻Rgx的另一端连接在一起成公共栅极端G，本发明克服了并联的SiC MOSFET开关速度不平衡、栅极阈值电压不统一以及杂散电感带来的并联环流问题，并且可以对SiC MOSFET形成有效的保护。

Description

一种适用于SiC MOSFET并联的驱动电路
技术领域
本发明涉及驱动电路技术领域，具体为一种适用于SiC MOSFET并联的驱动电路。
背景技术
随着SiC MOSFET等宽禁带半导体器件的出现，电力电子设备可以工作在更高的工作电压、功率、功率密度、开关频率、工作温度下，并可以实现更小的体积、损耗等。SiCMOSFET相较于传统器件Si IGBT，可应用在更高开关频率、更高功率密度的场合，其性能明显优于Si IGBT。但由于工艺技术的限制，单个SiC MOSFET器件的耐流值有限，还无法完全取代Si IGBT，只能适用于小电流等级的应用场合。将具有低电流承受能力的SiC MOSFET器件应用于大电流应用场合，需要将SiC MOSFET单管进行并联，从而达到提高电流等级的目的。
由于制造工艺的差别及误差，即使是同一批的SiC MOSFET，其特性也存在一定的差异。另外，电路的寄生参数也无法保证完全一致。因此，多个SiC MOSFET并联运行时通常会有电流不均衡的问题，其中包括，开关过程中出现的动态电流的不均衡以及导通时刻的静态电流不均衡问题。由于不均衡电流的存在，容易使其中部分SiC MOSFET流通巨大的电流，造成器件的损坏。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供了一种适用于SiC MOSFET并联的驱动电路，能够保证并联的各SiC MOSFET的电流实现均衡,有效避免由于电流应力不均造成的器件损坏现象，并对各SiC MOSFET器件进行有效地保护，延长使用寿命,提升并联器件的电气性能和耐用性。
为实现上述目的，本发明提供如下技术方案：一种适用于SiC MOSFET并联的驱动电路，包括：两个SiC MOSFET：第一SiC MOSFET管、第二SiC MOSFET，两个体二极管：第一体二极管、第二体二极管，两个栅极电阻：第一栅极电阻、第二栅极电阻，两个源极电阻：第一源极电阻、第二源极电阻，两个肖特基二极管：第一肖特基二极管、第二肖特基二极管，两个栅源极SiMOSFET：第一栅源极SiMOSFET管、第二栅源极SiMOSFET管；其中，所述第一SiCMOSFET管漏极与第一体二极管阴极、第二SiCMOSFET管漏极、第二体二极管阴极相连接构成公共漏极D；公共栅极G端经第一栅极电阻连接到第一栅源极Si MOSFET管漏极和第一SiCMOSFET管栅极，经第二栅极电阻连接到第二栅源极Si MOSFET管漏极和第二SiC MOSFET管栅极。
优选的，公共端AS与第一源极电阻一端、第一肖特基二极管阳极、第二源极电阻一端、第二肖特基二极管阳极相连。
优选的，公共源极S与第一源极电阻另一端、第一肖特基二极管阴极、第一栅源极Si MOSFET管源极、第一SiC MOSFET管源极、第一体二极管D1阳极、第二源极电阻另一端、第二肖特基二极管阴极、第二栅源极Si MOSFET管源极、第二SiC MOSFET管源极、第二体二极管阳极相连。
优选的，不同的器件有不同的开通时间ton、关断时间toff、不同的栅极阈值电压VGS、不同的密勒电容Cres和不同的栅极电荷特性，其表达式为：
VG＝f(QG)
其中，VG为栅极电压，QG为栅极电荷量；
两个SiC MOSFET并联会导致：栅极阈值电压VGS更低的SiC MOSFET先导通，并将电压钳位在器件的“密勒平台期”，直至密勒电容Cres充能完成，电压才能升至第二个SiCMOSFET的栅极阈值电压VGS，完成导通，首先导通的SiC MOSFET会承受额外的开通损耗。
优选的，所述第一栅极电阻、第二栅极电阻分别使第一SiC MOSFET管、第二SiCMOSFET管栅极电压独立上升下降，平衡开关速度。
与现有技术相比，本发明的有益效果是：
本发明提供的技术方案，给每个SiC MOSFET增加独立的栅极电阻，此方案使每个SiC MOSFET的栅极电压可以独立地上升及下降。保证了在每个SiC MOSFET的栅极阈值电压有差异的情况下实现同时开关。
本发明提供的技术方案，给每个SiC MOSFET增加独立的源极电阻，此方案使并联SiC MOSFET源极之间的环流限制在较小的数值，并形成良性负反馈，降低开关较快的SiCMOSFET的开关速度，提高开关较慢的SiC MOSFET的开关速度，使电路运行取得平衡。另外，给每个源极电阻并联肖特基二极管，使电路在短路情况下，其驱动的保护速度不会因为源极电阻而减慢。
本发明提供的技术方案，给每个SiC MOSFET在栅极与源极之间增加Si MOSFET，此方案不仅可以有效地防止SiC MOSFET的误开通，还可以防止由于SiC MOSFET栅极承受负压导致的栅极绝缘层损坏。
本发明提供的技术方案，有效地避免了并联的SiC MOSFET的电流不均衡问题，降低由于不均流带来的损耗及可靠性问题，并对各SiC MOSFET器件进行有效的保护，提升器件的电气性能和耐用性。
附图说明
图1为本发明电路原理图；
图2是本发明的拓扑结构图；
图3是本发明中栅极电阻带来优势的电路原理图；
图4是本发明中源极电阻带来优势的电路原理图；
图5是本发明中并联肖特基二极管带来优势的电路原理图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”“前端”、“后端”、“两端”、“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置有”、“连接”等，应做广义理解，例如“连接”，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
请参阅图1-5，本发明提供一种技术方案：本发明所述的SiC MOSFET并联驱动电路包括：两个SiC MOSFET：第一SiC MOSFET管M1、第二SiC MOSFET管M2，两个体二极管：第一体二极管D1、第二体二极管D2，两个栅极电阻：第一栅极电阻Rg1、第二栅极电阻Rg2，两个源极电阻：第一源极电阻Rs1、第二源极电阻Rs2，两个肖特基二极管：第一肖特基二极管Ds1、第二肖特基二极管Ds2，两个栅源极Si MOSFET：第一栅源极Si MOSFET管Q1、第二栅源极Si MOSFET管Q2；其中，第一SiC MOSFET管M1漏极与第一体二极管D1阴极、第二SiC MOSFET管M2漏极、第二体二极管D2阴极相连接构成公共漏极D；公共栅极G端经第一栅极电阻Rg1连接到第一栅源极Si MOSFET管Q1漏极和第一SiC MOSFET管M1栅极，经第二栅极电阻Rg2连接到第二栅源极Si MOSFET管Q2漏极和第二SiC MOSFET管M2栅极；公共端AS与第一源极电阻Rs1一端、第一肖特基二极管Ds1阳极、第二源极电阻Rs2一端、第二肖特基二极管Ds2阳极相连；公共源极S与第一源极电阻Rs1另一端、第一肖特基二极管Ds1阴极、第一栅源极Si MOSFET管Q1源极、第一SiCMOSFET管M1源极、第一体二极管D1阳极、第二源极电阻Rs2另一端、第二肖特基二极管Ds2阴极、第二栅源极Si MOSFET管Q2源极、第二SiC MOSFET管M2源极、第二体二极管D2阳极相连。
如图2所示，为本发明中栅极电阻带来优势的说明图。由于即使是相同规格、相同生产工艺的SiC MOSFET器件也无法保证完全一致，即不同的器件有不同的开通时间ton、关断时间toff、不同的栅极阈值电压VGS、不同的密勒电容Cres和不同的栅极电荷特性，其表达式为：
VG＝f(QG)
其中，VG为栅极电压，QG为栅极电荷量；
两个SiC MOSFET并联会导致：栅极阈值电压VGS更低的SiC MOSFET先导通，并将电压钳位在器件的“密勒平台期”，直至密勒电容Cres充能完成，电压才能升至第二个SiCMOSFET的栅极阈值电压VGS，完成导通。首先导通的SiC MOSFET会承受额外的开通损耗。
本发明中，通过给每个SiC MOSFET设置单独的栅极电阻，调整电阻值使同样的驱动电源施加在每个SiC MOSFET时，器件的栅极电压变化速度并不相同，以实现根据每个SiCMOSFET的特性单独调整栅极电压变化速度，保证器件开关的同时性。
本发明中，第一栅极电阻Rg1、第二栅极电阻Rg2分别使第一SiC MOSFET管M1、第二SiC MOSFET管M2栅极电压独立上升下降，平衡开关速度。
如图3所示，为本发明中源极电阻带来优势的说明图。在电路连接时，SiC MOSFET源极与公共源极S之间存在寄生电感Ls1、Ls2。由于在电路连接过程中存在一定的差异，Ls1与Ls2的大小并不一样，再考虑两个SiC MOSFET的开关速度可能存在的差异，Ls1及Ls2上的压降将存在巨大区别，如果不进行处理，这将导致巨大的环流，损失大量能量。通过合理地设置源极电阻，Rs1及Rs2，将环流限制在较小的值。并且，源极电阻产生的压降也使不同的SiCMOSFET的栅源极电压差距更小，较快的SiC MOSFET开关速度被降低，较慢的SiC MOSFET的开关速度得以提高。
本发明中，源极电阻有效降低环流，使不同SiC MSOFET开关速度更均衡，并且产生振荡阻尼，有效减缓振荡现象以及这一现象带来的效率及能量上的损耗，使电路稳定运行。
如图4所示，为本发明中并联肖特基二极管带来优势的说明图。在源极电阻两端并联一个肖特基二极管，其作用在于对应的SiC MOSFET发生短路时，控制芯片对驱动发出指令使其关断短路的SiC MOSFET时，驱动电流不会受上述源极电阻的影响而减小，可以在最快的时间实现保护SiC MOSFET。
本发明中，肖特基二极管有助于在短路情况下最快关断并保护SiC MOSFET。
为了防止SiC MOSFET栅极的损坏，所述驱动电路还在SiC MOSFET栅源极之间引入了低压Si MOSFET Q1及Q2，如图1所示。SiC MOSFET作为电压型驱动器件，其栅极对电压十分敏感。当SiC MOSFET在断态时，若控制芯片检测到栅极电压超过门槛电压时，可控制SiMOSFET导通，以实现将SiC MOSFET驱动电压钳位到0，防止SiC MOSFET误开通的目的。另外，由于SiC MOSFET栅极允许电压较低，所以当栅极电压小于0V时，所增加的Si MOSFET地体二极管导通，将栅极电压钳位在0，确保器件不被损坏。
本发明设置了普通低压Si MOSFET连接在SiC MOSFET栅极与源极之间，可以有效保证每个并联的SiC MOSFET既不会出现误开通，也会使栅极承受负压而损坏。
综上所述，本发明克服了并联的SiC MOSFET开关速度不平衡、栅极阈值电压不统一以及杂散电感带来的并联环流问题，并且可以对SiC MOSFET形成有效的保护。
本发明未详述之处，均为本领域技术人员的公知技术。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (5)

1.一种适用于SiC MOSFET并联的驱动电路，其特征在于：包括：两个SiC MOSFET：第一SiC MOSFET管、第二SiC MOSFET，两个体二极管：第一体二极管、第二体二极管，两个栅极电阻：第一栅极电阻、第二栅极电阻，两个源极电阻：第一源极电阻、第二源极电阻，两个肖特基二极管：第一肖特基二极管、第二肖特基二极管，两个栅源极Si MOSFET：第一栅源极SiMOSFET管、第二栅源极Si MOSFET管；其中，所述第一SiC MOSFET管漏极与第一体二极管阴极、第二SiC MOSFET管漏极、第二体二极管阴极相连接构成公共漏极D；公共栅极G端经第一栅极电阻连接到第一栅源极SiMOSFET管漏极和第一SiC MOSFET管栅极，经第二栅极电阻连接到第二栅源极Si MOSFET管漏极和第二SiC MOSFET管栅极。
2.根据权利要求1所述的一种适用于SiC MOSFET并联的驱动电路，其特征在于：公共端AS与第一源极电阻一端、第一肖特基二极管阳极、第二源极电阻一端、第二肖特基二极管阳极相连。
3.根据权利要求1所述的一种适用于SiC MOSFET并联的驱动电路，其特征在于：公共源极S与第一源极电阻另一端、第一肖特基二极管阴极、第一栅源极SiMOSFET管源极、第一SiCMOSFET管源极、第一体二极管D1阳极、第二源极电阻另一端、第二肖特基二极管阴极、第二栅源极Si MOSFET管源极、第二SiC MOSFET管源极、第二体二极管阳极相连。
4.根据权利要求1所述的一种适用于SiC MOSFET并联的驱动电路，其特征在于：不同的器件有不同的开通时间ton、关断时间toff、不同的栅极阈值电压VGS、不同的密勒电容Cres和不同的栅极电荷特性，其表达式为：
VG＝f(QG)
其中，VG为栅极电压，QG为栅极电荷量；
两个SiC MOSFET并联会导致：栅极阈值电压VGS更低的SiC MOSFET先导通，并将电压钳位在器件的“密勒平台期”，直至密勒电容Cres充能完成，电压才能升至第二个SiC MOSFET的栅极阈值电压VGS，完成导通，首先导通的SiC MOSFET会承受额外的开通损耗。
5.根据权利要求1所述的一种适用于SiC MOSFET并联的驱动电路，其特征在于：所述第一栅极电阻、第二栅极电阻分别使第一SiC MOSFET管、第二SiC MOSFET管栅极电压独立上升下降，平衡开关速度。
CN202010593518.6A 2020-06-27 2020-06-27 一种适用于SiC MOSFET并联的驱动电路 Pending CN111697800A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010593518.6A CN111697800A (zh) 2020-06-27 2020-06-27 一种适用于SiC MOSFET并联的驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010593518.6A CN111697800A (zh) 2020-06-27 2020-06-27 一种适用于SiC MOSFET并联的驱动电路

Publications (1)

Publication Number Publication Date
CN111697800A true CN111697800A (zh) 2020-09-22

Family

ID=72484033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010593518.6A Pending CN111697800A (zh) 2020-06-27 2020-06-27 一种适用于SiC MOSFET并联的驱动电路

Country Status (1)

Country Link
CN (1) CN111697800A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113141106A (zh) * 2021-05-20 2021-07-20 安徽智纳智能装备有限公司 一种防护型mos管并联驱动电路
CN113315353A (zh) * 2021-06-24 2021-08-27 南通大学 一种栅源阻抗动态调节主动均流的SiC MOSFET并联驱动电路
CN113489479A (zh) * 2021-07-14 2021-10-08 西安工业大学 三电平半导体开关管门极驱动电路
CN113489287A (zh) * 2021-06-09 2021-10-08 西安理工大学 一种SiCMOSFET模块主动并联均流控制方法
CN113507201A (zh) * 2021-06-03 2021-10-15 北京自动化控制设备研究所 一种伺服系统并联SiC-MoS驱动电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202043087U (zh) * 2011-03-14 2011-11-16 北京卫星制造厂 一种用于高轨平台的加热器用安全开关
CN103944549A (zh) * 2014-04-03 2014-07-23 南京航空航天大学 一种高可靠性mosfet驱动电路
CN108233684A (zh) * 2018-01-22 2018-06-29 深圳青铜剑科技股份有限公司 一种SiC MOSFET的栅极串扰抑制电路及驱动电路
CN108565987A (zh) * 2018-05-31 2018-09-21 任建光 谐振式无线充电系统中的全桥逆变电路
CN108988617A (zh) * 2018-08-22 2018-12-11 哈尔滨工业大学 一种主动抑制SiC MOSFET串扰现象的驱动电路及电路改进方法
CN109660114A (zh) * 2019-02-26 2019-04-19 深圳英飞源技术有限公司 一种多路并联mos管的驱动电路
US20190181770A1 (en) * 2017-01-13 2019-06-13 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
CN111244883A (zh) * 2020-02-20 2020-06-05 南京航空航天大学 综合对比栅极电荷和电压的SiC MOSFET短路保护电路及保护方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202043087U (zh) * 2011-03-14 2011-11-16 北京卫星制造厂 一种用于高轨平台的加热器用安全开关
CN103944549A (zh) * 2014-04-03 2014-07-23 南京航空航天大学 一种高可靠性mosfet驱动电路
US20190181770A1 (en) * 2017-01-13 2019-06-13 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
CN108233684A (zh) * 2018-01-22 2018-06-29 深圳青铜剑科技股份有限公司 一种SiC MOSFET的栅极串扰抑制电路及驱动电路
CN108565987A (zh) * 2018-05-31 2018-09-21 任建光 谐振式无线充电系统中的全桥逆变电路
CN108988617A (zh) * 2018-08-22 2018-12-11 哈尔滨工业大学 一种主动抑制SiC MOSFET串扰现象的驱动电路及电路改进方法
CN109660114A (zh) * 2019-02-26 2019-04-19 深圳英飞源技术有限公司 一种多路并联mos管的驱动电路
CN111244883A (zh) * 2020-02-20 2020-06-05 南京航空航天大学 综合对比栅极电荷和电压的SiC MOSFET短路保护电路及保护方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113141106A (zh) * 2021-05-20 2021-07-20 安徽智纳智能装备有限公司 一种防护型mos管并联驱动电路
CN113507201A (zh) * 2021-06-03 2021-10-15 北京自动化控制设备研究所 一种伺服系统并联SiC-MoS驱动电路
CN113489287A (zh) * 2021-06-09 2021-10-08 西安理工大学 一种SiCMOSFET模块主动并联均流控制方法
CN113489287B (zh) * 2021-06-09 2023-12-22 西安理工大学 一种SiC MOSFET模块主动并联均流控制方法
CN113315353A (zh) * 2021-06-24 2021-08-27 南通大学 一种栅源阻抗动态调节主动均流的SiC MOSFET并联驱动电路
CN113315353B (zh) * 2021-06-24 2022-04-01 南通大学 一种栅源阻抗动态调节主动均流的SiC MOSFET并联驱动电路
CN113489479A (zh) * 2021-07-14 2021-10-08 西安工业大学 三电平半导体开关管门极驱动电路
CN113489479B (zh) * 2021-07-14 2024-05-28 西安工业大学 三电平半导体开关管门极驱动电路

Similar Documents

Publication Publication Date Title
CN111697800A (zh) 一种适用于SiC MOSFET并联的驱动电路
KR100337035B1 (ko) 전력용 반도체 스위칭 소자의 직렬구동을 위한 수동형보조회로
CN105075082A (zh) 栅极驱动电路
JP2020167363A (ja) パワーエレクトロニクススイッチングデバイスのスイッチング速度を上昇させる設計及び応用
US20140203848A1 (en) Electronic apparatus
JP5619673B2 (ja) スイッチング回路及び半導体モジュール
US8269304B2 (en) MOS gate power semiconductor device with anode of protection diode connected to collector electrode
JP7047898B2 (ja) スイッチング装置及びスイッチング装置の制御方法
CN113037112B (zh) 一种anpc型三电平逆变器、控制方法和电力系统
CN111130323A (zh) 一种igbt串联二极管组合型逆阻器件串联均压电路
US20110049563A1 (en) Mos gate power semiconductor device
JP3421544B2 (ja) 半導体モジュール
CN202931181U (zh) 一种逆变电焊机功率管的驱动电路
CN105703756B (zh) 一种基于光伏应用的nexfet旁路开关
CN103684369A (zh) 半导体开关的有源箝位
CN113054828B (zh) 一种功率开关管的驱动电路以及电源系统
CN113904531A (zh) 功率模块驱动电路及空调
CN113241944A (zh) 同步升压dc-dc转换器的真关断电路及控制方法
CN209313724U (zh) 一种电压转换电路和驱动装置
TWI640151B (zh) Negative voltage gate driven smart power module
JP2020195019A (ja) ゲート駆動回路
CN209881755U (zh) ORing FET电路、电源、多路输出电源及用电设备
CN219938197U (zh) 驱动电路及电压变换电路
CN113054829B (zh) 一种碳化硅mosfet驱动电路
JP7320910B2 (ja) 半導体装置およびその制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200922