JP2020167363A - パワーエレクトロニクススイッチングデバイスのスイッチング速度を上昇させる設計及び応用 - Google Patents

Abstract

【課題】パワーエレクトロニクススイッチングデバイスのスイッチング速度を上昇させ、テール電流に起因するデバイスの損傷を低減してデバイスの信頼性を高める方法を提供する。【解決手段】サイリスタモジュールにおいて、ＰＮＰ型パワー管１、ＮＰＮ型パワー管２、ダイオード３、仮想飽和電圧Ｕｃｅｒ仮想定電圧ユニット４、クランプダイオード５、ターンオフ用電子スイッチ７、スイッチング制御パルス入力端８、負荷抵抗９及び電源電圧１１を含む。飽和導通時に、仮想飽和電圧Ｕｃｅｒ仮想定電圧ユニットを予め設定した異なる仮想飽和電圧状態に切り替えることで、ベース領域におけるテーリングの時定数を低下させるとともに、停止期間のテーリングによる電力損失総量を減少させて、スイッチング速度設計を最大限向上する。【選択図】図１

Description

本発明は、パワーエレクトロニクススイッチングデバイスに関し、特に、パワーエレクトロニクススイッチングデバイスのスイッチング速度を上昇させる設計及び応用に関する。

電子工業におけるデバイス製造は今日に至るまで発展を遂げてきたが、用途の面から２種類に大別可能である。一つは伝統的且つ成熟しており、幅広く応用され、現在も急速な発展を続ける弱電業界である。また、もう一つは、強電業界に用いられるパワーエレクトロニクス電力用デバイスである。パワーエレクトロニクス電力用デバイスの発展は、通常のトランジスタ、サイリスタ、大型のトランジスタ複合モジュールＧＴＲ、ＩＧＢＴなどいくつかの段階に大別される。この種のパワーエレクトロニクス電力用デバイスの発展度合を象徴する性能指標の一つとしては、新デバイスの出現に伴うスイッチング速度の漸次上昇が挙げられる。

しかし、各種デバイスのスイッチング速度にはそれぞれ典型的な上限が存在する。そのため、これらパワーエレクトロニクス電力用デバイスの速度上昇はスイッチングデバイスの応用におけるネックとなっており、且つ、開発における最前線となっている。ところで、スイッチング速度の限界要因については、早期より多くの業界の技術者が熟知している。なぜなら、この種のパワーエレクトロニクス電力用デバイスの最終段階は、一般的にバイポーラトランジスタからなるためである。バイポーラトランジスタの動作原理から明らかなように、バイポーラトランジスタが正常に導通して動作するためには、キャリアが存在しないベース領域にベース領域の帯電極性と同一のキャリアを注入し、ベース領域を金属構造と類似した導電可能状態とすることが必須条件である。駆動パルスをターンオフした後のテーリング過程では、駆動パルスがターンオフされたことでベース領域にそれ以上新たなキャリアは注入されなくなる。しかし、導通のためにベース領域に注入済みのキャリアは直ちに消失せず、いわゆるテール電流と称されるブレークオーバー電流が引き続き保持及び構成される。且つ、スイッチングデバイスは飽和導通動作状態時の動作電流が大きいほど、ベース領域に注入すべきキャリアが多くなるため、ターンオフする度に発生するテール電流も大きくなる。デバイスはターンオフする度に、テーリングの時定数ｔ_０期間における電力損失が出力電力の累乗（ｏｒｄｅｒ ｏｆ ｍａｇｎｉｔｕｄｅ）（極値は出力電力値の１／４）に達し、スイッチングデバイス自体の定格電力損失を遥かに上回る。スイッチング周期の範囲を小さく設定したものの、テーリングの時定数ｔ_０に略相当する程度にはほど遠い場合、当該周期をわずかに短縮したとしても、スイッチングデバイスの平均電力損失の総増加量はデバイスが耐え得る限度を大幅に超え、正常な動作が不可能となる。

換言すると、上述のターンオフ電力が特に大きくなるのは、スイッチングデバイスのスイッチング周期が特別な変数値によりやむなく規制され、過度な短縮が不可能なためである。そこで、スイッチング周期を延長してデバイスの平均電力損失を規制するしかない。即ち、この種のデバイスを用いて設計する際のスイッチング周波数の設定は、採用するスイッチングデバイスのタイプに応じたスイッチング周波数の上限により決定せねばならず、過度に高くはできない。

更に、上記の分析から明らかなように、デバイスのスイッチング速度を規制したとしても、デバイスがターンオフする度に、テーリングの時定数ｔ_０期間における電力損失は依然としてデバイスが耐え得る限度を超えるため、デバイス使用の信頼性及び通常寿命が潜在的に低下する。

本発明は、パワーエレクトロニクススイッチングチップのスイッチング速度を上昇させる方法を提供し、テール電流に起因するデバイスの損傷を低減してデバイスの信頼性を高めることを目的とする。

具体的な思想としては、バイポーラパワートランジスタのベース領域におけるテール電流の時定数ｔ_０を大幅に低下させる。この思想を元に実施した実験の結果は驚くべきものであった。特に、ＧＴＲモジュールのスイッチング速度をテストした実験で素晴らしい結果が得られた。本思想に基づき改良したＰＮが互い違いとなるよう構成される８層のサイリスタ設計によれば、容易にターンオフできるだけでなく、スイッチング速度が従来のＩＧＢＴモジュールレベルに達することも期待できる。

本発明における技術方案は以下の通りである。

スイッチングデバイスのスイッチング速度を上昇させるとともに、テール電流に起因するデバイスの損傷を低減してデバイスの信頼性を高めるために、一定の前提条件下で人為的にスイッチングデバイスの仮想飽和電圧Ｕ_{ｃｅｒ仮想}を上昇させて、数ボルトから３０〜５０ボルトといった中程度の電圧範囲に設定する。これにより、ベース領域におけるテーリングの時定数ｔ_０を大幅に低下させるとともに、停止期間のテーリングによる電力損失総量を低下させることで、スイッチング速度設計を最大限向上させる。

導通時間が長めのスイッチング回路では、スイッチングデバイスの平均電力損失が定格値を超えることはないが、ｔ_０期間の電力損失の影響でデバイス使用の信頼性及び通常寿命が潜在的に低下するとの事態を軽減すべく、本設計思想を採用することが好ましい選択である。ただし、本設計思想は、スイッチングデバイスの導通期間における電力損失を増加させることを代償に、回路の全サイクルにわたるスイッチの全体性能を向上させるものである。そこで、スイッチの導通時間の大部分においては、導通電力損失を従来設計の低電圧飽和状態下における導通電力損失よりも増加させる必要はない。この場合、駆動回路によって仮想飽和電圧の値を切り替えて大部分の導通期間を一般的な低飽和電圧状態（この低飽和電圧状態もまた、ＧＴＲデバイスを用いる場合の突出した利点となる）で動作させることで、電力損失をできる限り低下可能とする。そして、ターンオフ前のわずかな期間になると、駆動回路が切り替えを行うための導通期間を維持可能とすることで、比較的高電圧の別の仮想飽和状態に切り替えてｔ_０の値を低下させ、ターンオフ時におけるターンオフ速度の上昇を図る。

本設計の回路構造は、技術的特徴として、パワースイッチングデバイスに挿入（調節可能）型の定電圧デバイスの組み合わせを適用する。且つ、デバイスのスイッチング周期全体にわたる飽和導通時及び停止によるテーリング時の平均電力損失を最小化するとの要求に鑑みて、定電圧の具体的数値を調整することで、使用要求の違いに応じて幾つかの仮想飽和電圧Ｕ_{ｃｅｒ仮想}を設定し、定電圧デバイスの組み合わせを定型化することで最適なスイッチング速度を取得する。この回路構造は、パワーモジュールのチップに組み合わせることでチップの構成要素となり得る。また、単一のデバイスをセッティングモジュールとして独立して設計してもよい。

本発明による有益な効果は以下の通りである。

本技術方案の利点としては、スイッチングデバイスのスイッチング速度が大幅に上昇するとともに、スイッチングデバイス使用の信頼性も大きく向上する。これにより、設計の深化が更に向上する。小さいものは省エネランプ、扇風機、電子レンジ、エアコン、及びスイッチング電源を用いて加熱する瞬間式電気温水器から、大きいものは高速鉄道等の電気駆動及びレーザガン、電磁砲、更には航空宇宙の動力に至るまで、これらの研究開発には大量のエネルギー変換が必要なことから、パワーエレクトロニクス業界の核心を担うスイッチングデバイスの広範囲にわたる介入及び応用は不可欠である。

以下に、図面と実施例を組み合わせて、本発明につき更に述べる。

図１は、本発明におけるサイリスタモジュールのスイッチング速度を上昇させる部分的に改良した回路の原理図である。 図２は、本発明におけるＩＧＢＴモジュールのスイッチング速度を上昇させる部分的に改良した回路の原理図である。 図３は、本発明におけるＧＴＲモジュールのスイッチング速度を上昇させる部分的に改良した回路の原理図である。 図４は、本発明における補助的仮想飽和電圧独立モジュールの仮想飽和クランプ回路の原理図である。 図５は、本発明におけるサイリスタモジュールのメインチップの改良構造を示す図である。 図６は、本発明におけるＩＧＢＴモジュールのメインチップの改良構造を示す図である。

本発明で提供するパワーエレクトロニクススイッチングチップのスイッチング速度を上昇させる方法では、前記スイッチングチップに機能回路構造を追加して、飽和導通時にスイッチングチップを予め設定した異なる仮想飽和電圧状態に切り替える。これにより、ベース領域におけるテーリングの時定数が低下するとともに、停止期間のテーリングによる電力損失総量が減少するため、スイッチング速度設計が最大限向上する。以下に、実施例を通じて、本発明の方法の応用につき具体的に説明する。

図１は、本発明におけるサイリスタモジュールのスイッチング速度を上昇させる部分的に改良した回路の原理図である。当該回路は、ＰＮＰ型パワー管１、ＮＰＮ型パワー管２、ダイオード３、仮想飽和電圧Ｕ_{ｃｅｒ仮想}定電圧ユニット４、クランプダイオード５、ターンオフ用電子スイッチ７、スイッチング制御パルス入力端８、負荷抵抗Ｒ_ｆ９、電源電圧１１を含む。回路要求に基づいて幅が設定された十分な強さの導通パルスをスイッチング制御パルス入力端８から入力するとともに、定電圧ユニット４が最低定電圧値を選択（又は、短絡電子スイッチを別途並列に接続）することによる相互作用で、サイリスタは、従来の一般的な低電圧で強く飽和した低電力損失導通となる。導通パルスの終了後に、スイッチング制御パルス入力端８から制御電流が入力されなければ、サイリスタは導通過程を維持する。高速ターンオフ期間に入る前には、まず定電圧ユニット４を比較的高い仮想飽和電圧Ｕ_{ｃｅｒ仮想}に切り替え、ＮＰＮ型パワー管２のコレクタ電圧を予め設定された高仮想飽和電圧Ｕ_{ｃｅｒ仮想}まで上昇させることで、サイリスタのベース領域におけるテーリングの時定数を低下させる。また、当該期間前後のテーリング時間と導通パルス幅をサイリスタの導通時間として加算する。そして、サイリスタが低時定数且つ比較的高電圧の仮想飽和状態に到達すると（定電圧ユニット４の電流が最大の場合）、急速にターンオフ可能な状態となる。ターンオフが必要な場合には、ターンオフ用電子スイッチ７を切断するか、サイリスタに入力される主動作電圧を逆向きにすることで、サイリスタが急速にターンオフされる。

図２は、本発明におけるＩＧＢＴモジュールのスイッチング速度を上昇させる部分的に改良した回路の原理図である。当該回路は、ＰＮＰ型パワー管１、ＮＰＮ型パワー管２、ダイオード３、仮想飽和電圧Ｕ_{ｃｅｒ仮想}定電圧ユニット４、クランプダイオード５、前段のスイッチング制御パルス入力ダイオード６、電界効果電子スイッチ７、スイッチング制御パルス入力端８、負荷抵抗Ｒ_ｆ９、電源電圧１１、ＩＧＢＴモジュールパワー管の駆動トリガベース１６を含む。前記ＩＧＢＴモジュールの最終段階におけるＰＮＰ型パワー管１、ＮＰＮ型パワー管２はダイオード３を介して連結される。一対のパワー管の駆動トリガ制御ベース１６は、調節可能又は予め設定された仮想飽和電圧Ｕ_{ｃｅｒ仮想}定電圧ユニット４に連結された後、元々対応しているＰＮＰ型パワー管１のコレクタに接続される。前記ＩＧＢＴモジュールにおける一対のパワー管の駆動トリガ制御ベース１６は、定電圧ユニット４に接続される前に、入力導通及び駆動制御のための電界効果電子スイッチ７に接続される。前記ＩＧＢＴモジュールにおける一対のパワー管のＰＮＰ型パワー管１のベースは、ダイオード３を介してＮＰＮ型パワー管２のコレクタに連結される。前記ＩＧＢＴモジュールにおける前段の電界効果駆動出力端８は、導通駆動入力ダイオード６を介してパワー管の駆動トリガベースに接続される。なお、ＩＧＢＴモジュールのスイッチング速度を上昇させる動作過程は、実施例１のサイリスタモジュールと同様のため、ここでは改めて詳述しない。

図５及び図６は、それぞれ本発明のサイリスタモジュール、ＩＧＢＴモジュールのメインチップの改良構造を示す図であり、符号１７が金属導電層を示している。

図３は、本発明におけるＧＴＲモジュールのスイッチング速度を上昇させる部分的に改良した回路の原理図である。当該回路は、パワーダーリントン管２、仮想飽和電圧Ｕ_{ｃｅｒ仮想}定電圧ユニット４、クランプダイオード５、負荷抵抗Ｒ_ｆ９、駆動パルス限流抵抗Ｒ_ｉ１０、電源電圧１１を含む。ダーリントン構造管は多段増幅機能を有することから、テーリング現象が特に深刻である。しかし、本発明の構造実験の結果より、仮想飽和電圧Ｕ_{ｃｅｒ仮想}が十数ボルトとなるよう選択した場合、ダーリントン構造のＧＴＲモジュールをスイッチングデバイスとして設計したスイッチング電源を採用すると、従来はどうしても５ＫＨｚを超えないという典型的な限界のあった安定動作周波数が、即座に数万Ｈｚまで上昇することが分かった。

図４に示すように、本発明は、補助的仮想飽和電圧独立モジュールを更に提供する。図中には、パワートランジスタ２、仮想飽和電圧Ｕ_{ｃｅｒ仮想}定電圧ユニット４、仮想飽和電圧クランプ高速ダイオード５、負荷抵抗Ｒ_ｆ９、駆動パルス限流抵抗Ｒ_ｉ１０、電源電圧１１、補助的仮想飽和電圧独立モジュールの駆動パルス入力端１２、補助的仮想飽和電圧独立モジュールの駆動パルス出力端１３、補助的仮想飽和電圧独立モジュールの仮想飽和クランプ端１４、点線枠内の補助的仮想飽和電圧独立モジュール１５が含まれている。前記補助的仮想飽和電圧独立モジュール１５は、補助的仮想飽和電圧機能回路デバイスを独立したモジュールとして設計している。デバイスは、調節可能又は予め設定された仮想飽和電圧定電圧ユニット４と、コレクタ仮想飽和電圧クランプ高速ダイオード５を含む。仮想飽和電圧定電圧ユニット４のアノードはパワートランジスタ２のベースに接続され、カソードはクランプ高速ダイオード５のアノードに接続される。また、クランプ高速ダイオード５のカソードは、パワートランジスタ２のコレクタに接続される。補助的仮想飽和電圧独立モジュールの適用性は広範なことから、従来のパワーチップを設計し直す必要はない。

上記の実施例は本発明の技術思想及び特性を説明するものにすぎず、当該技術を熟知する者に本発明の内容を理解させ、実施可能とすることを目的とするが、本発明による保護の範囲はこれに限らない。本発明の主な技術方案の本質に基づいて実施される補足は、いずれも本発明による保護の範囲に含まれる。

Claims (5)

1. パワーエレクトロニクススイッチングチップのスイッチング速度を上昇させる方法であって、
   前記スイッチングチップに補助的な仮想飽和電圧機能回路を追加して、飽和導通時にスイッチングチップを予め設定した異なる仮想飽和電圧状態に切り替えることで、ベース領域におけるテーリングの時定数を低下させるとともに、停止期間のテーリングによる電力損失総量を減少させて、スイッチング速度設計を最大限向上させることを特徴とする方法。
2. パワーエレクトロニクススイッチングチップのスイッチング速度を上昇させる補助的仮想飽和電圧独立モジュールであって、
   前記補助的仮想飽和電圧独立モジュールは、補助的仮想飽和電圧機能回路デバイスを独立したモジュールとして設計し、デバイスは、調節可能又は予め設定された仮想飽和電圧定電圧ユニットと、コレクタ仮想飽和電圧クランプ高速ダイオードを含み、仮想飽和電圧定電圧ユニットのアノードはスイッチングチップのベースに接続され、カソードはクランプ高速ダイオードのアノードに接続され、高速ダイオードのカソードは、スイッチングチップのコレクタに接続されることを特徴とするモジュール。
3. パワーエレクトロニクススイッチングチップのスイッチング速度を上昇させる方法の応用であって、サイリスタモジュールのスイッチング速度の上昇に応用され、
   前記サイリスタモジュールの一対のＰＮＰ型及びＮＰＮ型のパワー管はダイオードを介して連結され、サイリスタモジュールにおける一対のパワー管のトリガ制御ベースは仮想飽和電圧定電圧ユニットのアノードに連結され、定電圧ユニットのカソードは、元々対応している他方のパワー管のコレクタに連結され、前記一対のパワー管の非駆動トリガベースは、ダイオードを介して対応するパワー管のコレクタに連結されることを特徴とする応用。
4. パワーエレクトロニクススイッチングチップのスイッチング速度を上昇させる方法の応用であって、ＩＧＢＴモジュールのスイッチング速度の上昇に応用され、
   前記ＩＧＢＴモジュールの最終段階における一対のＰＮＰ型及びＮＰＮ型パワー管はダイオードを介して連結され、前記ＩＧＢＴモジュールの最終段階における一対のパワー管の駆動トリガ制御ベースは、調節可能又は予め設定された定電圧ユニットに連結された後、元々対応している他方のパワー管のコレクタに接続され、前記ＩＧＢＴモジュールにおける一対のパワー管の駆動トリガ制御ベースは、定電圧ユニットに接続される前に、入力導通及び駆動制御のための電界効果電子スイッチに接続され、前記ＩＧＢＴモジュールにおける一対のパワー管の他方の非駆動トリガベースは、ダイオードを介して対応するパワー管のコレクタに連結され、前記ＩＧＢＴモジュールにおける前段の電界効果駆動出力端は、導通駆動入力ダイオードを介してパワー管の駆動トリガベースに接続されることを特徴とする応用。
5. パワーエレクトロニクススイッチングチップのスイッチング速度を上昇させる方法の応用であって、ＧＴＲモジュールのスイッチング速度の上昇に応用され、
   前記ＧＴＲモジュールの駆動ベースは、調節可能又は予め設定された定電圧ユニットに連結された後にスイッチング制御パルス入力端に接続され、ＧＴＲモジュールの出力コレクタは、クランプ高速ダイオードに連結された後にスイッチング制御パルス入力端に接続されることを特徴とする応用。