CN113488526A - 微型可编程浪涌防护器件及其制作工艺 - Google Patents

微型可编程浪涌防护器件及其制作工艺 Download PDF

Info

Publication number
CN113488526A
CN113488526A CN202110813137.9A CN202110813137A CN113488526A CN 113488526 A CN113488526 A CN 113488526A CN 202110813137 A CN202110813137 A CN 202110813137A CN 113488526 A CN113488526 A CN 113488526A
Authority
CN
China
Prior art keywords
diffusion
region
phosphorus
triode
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110813137.9A
Other languages
English (en)
Other versions
CN113488526B (zh
Inventor
张兴杰
程万坡
卜程德
王荣元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Weida Semiconductor Co ltd
Original Assignee
Jiangsu Weida Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Weida Semiconductor Co ltd filed Critical Jiangsu Weida Semiconductor Co ltd
Priority to CN202110813137.9A priority Critical patent/CN113488526B/zh
Publication of CN113488526A publication Critical patent/CN113488526A/zh
Application granted granted Critical
Publication of CN113488526B publication Critical patent/CN113488526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种微型可编程浪涌防护器件及其制作工艺,包括以下步骤:在N型单晶硅片的背面扩散一层浓磷;在高温下进行浓磷再扩散,形成器件内二极管的阴极区和三极管的集电区;在硅片正面进行液态硼源扩散,形成一定深度的二极管补硼区;通过离子注入硼对三极管的基区进行掺杂;通过正面液态硼源扩散在正面形成晶闸管的短基区以及三极管的基区补硼区;在三极管基区上通过离子注入磷形成三极管的发射区;正面光刻出引线窗口,同时在边缘开出划片槽;通过LPCVD在表面沉积一层多晶硅;光刻刻出引线孔;正、背面金属化后,得到芯片;本发明制得的芯片具有小型化、防浪涌能力高、成本低、可靠性高等优点。

Description

微型可编程浪涌防护器件及其制作工艺
技术领域
本发明涉及芯片制造技术领域,特别涉及一种微型可编程浪涌防护器件制作工艺。
背景技术
可编程浪涌防护器件作为一种最新一代的半导体防浪涌器件,其应用越来越广泛,特别在通信端口防雷击保护上扮演者越来越重要的角色。但市面上的该系列产品目前芯片面积均较大,封装全部采用SOP-8外形,体积较大,与目前电子器件微型化趋势相悖,随着通信设备体积的不断缩小,进一步缩小各电子器件的体积成为了研发人员研究的方向,特别是在一些防浪涌能力要求不高的场合,在该领域一直都是空白。器件的尺寸缩小需要从两个方面同时进行:a)芯片面积的缩小,而芯片面积的缩小自然带来了器件参数性能的下降,为了使器件的性能尽可能下降少一些,需要在芯片的设计上严格控制各区的面积及引入一些特殊的结构,尽可能牺牲最少的浪涌;b)封装外形的缩小,在成管的封装上要选择目前电路板主流的、合适的封装外形也至关重要,本发明采用的SOT-23-6L外形,该器件在市场上目前不存在该外形,具有一定的先进性。
本发明得到的器件实现了可编程防浪涌器件的微型化,由于产品电容的缩小,产品的响应速度更快,更加适合目前通信领域的应用环境。
发明内容
针对现有技术中存在的不足,本发明提供了一种微型可编程浪涌防护器件及其制作工艺,对三极管正面进行独特的设计布局、二极管正面采用深硼结构,进一步提升二极管的浪涌能力;晶闸管阴极区采用两次光刻和扩散工艺,进一步提升晶闸管的浪涌能力;三极管背面采用深磷结构,使相邻的晶闸管IH达到最大,可进一步降低晶闸管IGT,提升晶闸管浪涌能力;引线孔采用两次光刻,防止金属层在台阶处断裂;采用SOT-23-6L封装外形以及独特的打线工艺,使其6只管脚完成常规8只管脚的功能,成品的尺寸得到进一步的缩小,应用电路得到进一步优化。
本发明的目的是这样实现的:一种微型可编程浪涌防护器件制作工艺,包括以下步骤:
步骤1)在N型单晶硅片上通过热氧化生长一层二氧化硅;
步骤2)在背面氧化层上光刻出补磷区窗口;
步骤3)高温下通过液态磷源扩散法局部扩散一层浓磷;
步骤4)高温下进行浓磷再扩散,形成器件内二极管的阴极区和三极管的集电区,同时表面生长一层二氧化硅作为后续扩散的掩蔽层;
步骤5)在正面氧化层上光刻出二极管阳极区扩散窗口;
步骤6)高温下在硅片正面进行液态硼源预扩散;
步骤7)高温下进行硼再扩散,形成一定深度的二极管的补硼区,同时表面生长一层氧化层,作为后续扩散的掩蔽层;
步骤8)在正面氧化层上光刻出三极管基区窗口;
步骤9)通过离子注入硼对三极管的基区进行掺杂;
步骤10)高温下进行硼再扩散,形成三极管的基区,同时表面生长一层氧化层,作为后续扩散的掩蔽层;
步骤11)在正面氧化层上光刻出晶闸管的短基区以及三极管基区补硼区的扩散窗口,在背面氧化层上光刻出晶闸管的阳极区的扩散窗口;
步骤12)高温下在硅片正、背面进行液态硼源扩散;
步骤13)高温下进行硼再扩散,形成一定深度的晶闸管的短基区、阳极区以及三极管基区补硼区,同时表面生长一层氧化层,作为后续扩散的掩蔽层;
步骤14)在正面氧化层上光刻出三极管发射区窗口;
步骤15)通过离子注入磷对三极管的发射区进行磷掺杂;
步骤16)高温下进行磷再扩散,形成器件三极管的发射区,同时表面生长一层二氧化硅作为后续扩散的掩蔽层;
步骤17)在正面氧化层上光刻出晶闸管阴极区扩散窗口;
步骤18)高温下通过液态磷源扩散法局部扩散一层浓磷;
步骤19)高温下进行浓磷再扩散,形成晶闸管的阴极区,同时表面生长一层二氧化硅作为后续扩散的掩蔽层;
步骤20)在正面氧化层上光刻出晶闸管阴极区的补磷区、三极管发射区的补磷区扩散窗口;
步骤21)高温下通过液态磷源扩散法局部扩散一层淡磷;
步骤22)高温下进行淡磷再扩散,形成晶闸管阴极区的补磷区、三极管发射区的补磷区;
步骤23)正面光刻出引线窗口,同时在边缘开出划片槽,去除引线孔及划片槽内的二氧化硅;
步骤24)通过LPCVD在表面沉积一层多晶硅;
步骤25)光刻去除引线孔内的多晶硅;
步骤26)正背面金属化,最终得到芯片;
步骤27)将芯片进行切割,将晶圆切割成一粒粒单芯片;
步骤28)将单芯片在SOT-23-6L框架上;
步骤29)用铜线进行压焊,将器件的各极用铜线与框架管脚相连;
步骤30)将芯片与框架一起进行包封;
步骤31)电镀,将管脚镀上一层锡;
步骤32)切筋,将成品一一分离;
步骤33)参数测试,对产品的功能参数进行测试,剔除不良产品,最终得到成品。
作为本发明的进一步限定,步骤1)中热氧化的温度为:1130℃~1180℃,所得氧化层厚度:1.3~1.8µm。
作为本发明的进一步限定,步骤3)中扩散的温度为:1100℃~1160℃,R=0.6~1.5Ω/□;步骤4)中浓磷扩散的温度为:1200℃~1260℃,时间:20~80h,最终xj=30~80µm。
作为本发明的进一步限定,步骤6)中硼预扩散的温度为:900℃~1000℃,时间:30~90min,,R=20~60Ω/□;步骤7)中硼再扩散的温度为:1200℃~1260℃,时间:20~50h,最终xj=20~50µm。
作为本发明的进一步限定,步骤9)中离子注入能量E=50~120KeV,剂量DOSE=6E12/cm2~2E13/cm2;步骤10)中硼再扩散的温度为:1220℃~1260℃,时间:50~90h,最终xj=25~50µm。
作为本发明的进一步限定,步骤12)中硼预扩散的温度为:960℃~1030℃,时间:60~120min,R=10~40Ω/□;步骤13)中硼再扩散的温度为:1220℃~1260℃,时间:5~20h,最终xj=20~40µm。
作为本发明的进一步限定,步骤15)中离子注入能量E=50~100KeV,剂量DOSE=6E12/cm2~1.5E13/cm2;步骤16)中磷再扩散的温度为:1180℃~1200℃,时间:5~10h,最终xj=10~15µm。
作为本发明的进一步限定,步骤18)中扩散的温度为:1050℃~1130℃,R=0.6~1.5Ω/□;步骤19)中浓磷扩散的温度为:1050℃~1150℃,时间:4~8h,最终xj=8~15µm;步骤21)中淡磷扩散的温度为:950℃~1050℃,R=1.5~4.5Ω/□;步骤22)中淡磷扩散的温度为:950℃~1100℃,时间:2~4h,最终xj=3~6µm。
作为本发明的进一步限定,步骤24)中LPCVD沉积的多晶硅厚度为0.5~1.0µm;步骤26)中正面金属为铝,厚度为4~6µm,背面金属为钛镍银,金属层厚度为1~2µm;步骤28)中封装采用SOT-23-6L大基导框架;步骤29)中铜线采用7根直径:1.5~2.0µm。
一种微型可编程浪涌防护器件,包括一对二极管、一对晶闸管和一对三极管,且所述二极管、晶闸管、三极管沿器件的中心对称设置,其中所述二极管和晶闸管集成在一起,三极管位于器件的中间,二极管和晶闸管位于器件的两侧;其中,所述二极管的阴极区位于器件的背面、且为深磷结构,所述二极管的阳极区位于器件的正面、且为深硼结构;所述晶闸管位于二极管与三极管之间,晶闸管的阳极区位于器件的背面,晶闸管的阴极区位于器件的正面、且通过二次光刻和扩散形成;所述三极管的集电极位于器件的背面、且为深磷结构,三极管的基极和发射极位于器件的正面、且两三极管的基极共用中央一P+结区;发射极形成于基极上。
与现有技术相比,本发明的有益效果在于:
a)芯片尺寸小,芯片制造成本低;封装采用SOT-23-6L,封装成本低,综合生产成本比常规产品下降60%以上,且浪涌能力保证下降不超过10%,且在规格内,符合客户使用要求;
b)对三极管正面进行的独特设计布局,三极管背面集电极采用深磷扩散,较深的N+结构,使相邻的晶闸管的IH达到最大化,进一步提升了晶闸管的浪涌能力;
C)晶闸管阴极区采用两次光刻和扩散工艺,进一步提升晶闸管的浪涌能力;
d)二极管正面采用深硼结构,背面二极管阴极采用深磷结构,进一步提升二极管的浪涌能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明制得微型可编程浪涌防护器件芯片截面图。
图2~图27为本发明制得微型可编程浪涌防护器件芯片制作步骤。
图28为本发明制得微型可编程浪涌防护器件封装芯片布局、打线图。
图29为常规可编程浪涌防护器件成品外形图。
图30为本发明制得微型可编程浪涌防护器件成品外形图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示的一种微型可编程浪涌防护器件及其制作工艺,其制作工艺包括以下步骤。
步骤1)在N型单晶硅片上通过热氧化生长一层二氧化硅,热氧化的温度为:1130℃~1180℃,所得氧化层厚度:1.3~1.8µm(见图2)。
步骤2)在背面氧化层上光刻出补磷区窗口(见图3)。
步骤3)高温下通过液态磷源扩散法局部扩散一层浓磷,扩散的温度为:1100℃~1160℃,R=0.6~1.5Ω/□(见图4)。
步骤4)高温下进行浓磷再扩散,形成器件内二极管的阴极区和三极管的集电区,同时表面生长一层二氧化硅作为后续扩散的掩蔽层,浓磷扩散的温度为:1200℃~1260℃,时间:20~80h,最终xj=30~80µm(见图5)。
步骤5)在正面氧化层上光刻出二极管阳极区扩散窗口(见图6)。
步骤6)高温下在硅片正面进行液态硼源预扩散,硼预扩散的温度为:900℃~1000℃,时间:30~90min,R=20~60Ω/□(见图7)。
步骤7)高温下进行硼再扩散,形成一定深度的二极管的补硼区,同时表面生长一层氧化层,作为后续扩散的掩蔽层,硼再扩散的温度为:1200℃~1260℃,时间:20~50h,最终xj=20~50µm(见图8)。
步骤8)在正面氧化层上光刻出三极管基区窗口(见图9)。
步骤9)通过离子注入硼对三极管的基区进行掺杂,离子注入能量E=50~120KeV,剂量DOSE=6E12/cm2~2E13/cm2(见图10)。
步骤10)高温下进行硼再扩散,形成三极管的基区,同时表面生长一层氧化层,作为后续扩散的掩蔽层,硼再扩散的温度为:1220℃~1260℃,时间:50~90h,最终xj=25~50µm(见图11)。
步骤11)在正面氧化层上光刻出晶闸管的短基区以及三极管基区补硼区的扩散窗口,在背面氧化层上光刻出晶闸管的阳极区的扩散窗口(见图12)。
步骤12)高温下在硅片正、背面进行液态硼源扩散,硼预扩散的温度为:960℃~1030℃,时间:60~120min,R=10~40Ω/□(见图13)。
步骤13)高温下进行硼再扩散,形成一定深度的晶闸管的短基区、阳极区以及三极管基区补硼区,同时表面生长一层氧化层,作为后续扩散的掩蔽层,硼再扩散的温度为:1220℃~1260℃,时间:5~20h,最终xj=20~40µm(见图14)。
步骤14)在正面氧化层上光刻出三极管发射区窗口(见图15)。
步骤15)通过离子注入磷对三极管的发射区进行磷掺杂,离子注入能量E=50~100KeV,剂量DOSE=6E12/cm2~1.5E13/cm2(见图16)。
步骤16)高温下进行磷再扩散,形成器件三极管的发射区,同时表面生长一层二氧化硅作为后续扩散的掩蔽层,磷再扩散的温度为:1180℃~1200℃,时间:5~10h,最终xj=10~15µm(见图17)。
步骤17)在正面氧化层上光刻出晶闸管阴极区扩散窗口(见图18)。
步骤18)高温下通过液态磷源扩散法局部扩散一层浓磷,扩散的温度为:1050℃~1130℃,R=0.6~1.5Ω/□(见图19)。
步骤19)高温下进行浓磷再扩散,形成晶闸管的阴极区,同时表面生长一层二氧化硅作为后续扩散的掩蔽层,浓磷扩散的温度为:1050℃~1150℃,时间:4~8h,最终xj=8~15µm(见图20)。
步骤20)在正面氧化层上光刻出晶闸管阴极区的补磷区、三极管发射区的补磷区扩散窗口(见图21)。
步骤21)高温下通过液态磷源扩散法局部扩散一层淡磷,淡磷扩散的温度为:950℃~1050℃,R=1.5~4.5Ω/□(见图22)。
步骤22)高温下进行淡磷再扩散,形成晶闸管阴极区的补磷区、三极管发射区的补磷区,淡磷扩散的温度为:950℃~1100℃,时间:2~4h,最终xj=3~6µm(见图23)。
步骤23)正面光刻出引线窗口,同时在边缘开出划片槽,去除引线孔及划片槽内的二氧化硅(见图24)。
步骤24)通过LPCVD在表面沉积一层多晶硅,降低表面漏电流,LPCVD沉积的多晶硅厚度为0.5~1.0µm(见图25)。
步骤25)光刻去除引线孔内的多晶硅(见图26)。
步骤26)正背面金属化,最终得到芯片,正面金属为铝,厚度为4~6µm,背面金属为钛镍银,金属层厚度为1~2µm(见图27)。
步骤27)将芯片进行切割,将晶圆切割成一粒粒单芯片。
步骤28)将单芯片在SOT-23-6L框架上(见图28)。
步骤29)用铜线进行压焊,将器件的各极用铜线与框架管脚相连,铜线采用7根直径:1.5~2.0µm(见图28)。
步骤30)将芯片与框架一起进行包封。
步骤31)电镀,将管脚镀上一层锡。
步骤32)切筋,将成品一一分离。
步骤33)参数测试,对产品的功能参数进行测试,剔除不良产品,最终得到成品(见图30)。
本发明的有益效果具体如下:
a)芯片尺寸小,芯片制造成本低;封装采用SOT-23-6L,封装成本低(见图28、图30),综合生产成本比常规产品下降60%以上,且浪涌能力保证下降不超过10%,且在规格内,符合客户使用要求;
b)对三极管正面进行的独特设计布局(图1-a),三极管背面集电极采用深磷扩散(图1-b),较深的N+结构,使相邻的晶闸管的IH达到最大化,进一步提升了晶闸管的浪涌能力;
C)晶闸管阴极区采用两次光刻和扩散工艺,进一步提升晶闸管的浪涌能力(图1-d);
d)二极管正面采用深硼结构(图1-c),背面二极管阴极采用深磷结构(图1-e),进一步提升二极管的浪涌能力。
下面提供具体试验数据以供参考:
Figure DEST_PATH_IMAGE001
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种微型可编程浪涌防护器件制作工艺,其特征在于,包括以下步骤:
步骤1)在N型单晶硅片上通过热氧化生长一层二氧化硅;
步骤2)在背面氧化层上光刻出补磷区窗口;
步骤3)高温下通过液态磷源扩散法局部扩散一层浓磷;
步骤4)高温下进行浓磷再扩散,形成器件内二极管的阴极区和三极管的集电区,同时表面生长一层二氧化硅作为后续扩散的掩蔽层;
步骤5)在正面氧化层上光刻出二极管阳极区扩散窗口;
步骤6)高温下在硅片正面进行液态硼源预扩散;
步骤7)高温下进行硼再扩散,形成一定深度的二极管的补硼区,同时表面生长一层氧化层,作为后续扩散的掩蔽层;
步骤8)在正面氧化层上光刻出三极管基区窗口;
步骤9)通过离子注入硼对三极管的基区进行掺杂;
步骤10)高温下进行硼再扩散,形成三极管的基区,同时表面生长一层氧化层,作为后续扩散的掩蔽层;
步骤11)在正面氧化层上光刻出晶闸管的短基区以及三极管基区补硼区的扩散窗口,在背面氧化层上光刻出晶闸管的阳极区的扩散窗口;
步骤12)高温下在硅片正、背面进行液态硼源扩散;
步骤13)高温下进行硼再扩散,形成一定深度的晶闸管的短基区、阳极区以及三极管基区补硼区,同时表面生长一层氧化层,作为后续扩散的掩蔽层;
步骤14)在正面氧化层上光刻出三极管发射区窗口;
步骤15)通过离子注入磷对三极管的发射区进行磷掺杂;
步骤16)高温下进行磷再扩散,形成器件三极管的发射区,同时表面生长一层二氧化硅作为后续扩散的掩蔽层;
步骤17)在正面氧化层上光刻出晶闸管阴极区扩散窗口;
步骤18)高温下通过液态磷源扩散法局部扩散一层浓磷;
步骤19)高温下进行浓磷再扩散,形成晶闸管的阴极区,同时表面生长一层二氧化硅作为后续扩散的掩蔽层;
步骤20)在正面氧化层上光刻出晶闸管阴极区的补磷区、三极管发射区的补磷区扩散窗口;
步骤21)高温下通过液态磷源扩散法局部扩散一层淡磷;
步骤22)高温下进行淡磷再扩散,形成晶闸管阴极区的补磷区、三极管发射区的补磷区;
步骤23)正面光刻出引线窗口,同时在边缘开出划片槽,去除引线孔及划片槽内的二氧化硅;
步骤24)通过LPCVD在表面沉积一层多晶硅;
步骤25)光刻去除引线孔内的多晶硅;
步骤26)正背面金属化,最终得到芯片;
步骤27)将芯片进行切割,将晶圆切割成一粒粒单芯片;
步骤28)将单芯片在SOT-23-6L框架上;
步骤29)用铜线进行压焊,将器件的各极用铜线与框架管脚相连;
步骤30)将芯片与框架一起进行包封;
步骤31)电镀,将管脚镀上一层锡;
步骤32)切筋,将成品一一分离;
步骤33)参数测试,对产品的功能参数进行测试,剔除不良产品,最终得到成品。
2.根据权利要求1所述的微型可编程浪涌防护器件制作工艺,其特征在于,步骤1)中热氧化的温度为:1130℃~1180℃,所得氧化层厚度:1.3~1.8µm。
3.根据权利要求1所述的微型可编程浪涌防护器件制作工艺,其特征在于,步骤3)中扩散的温度为:1100℃~1160℃,R=0.6~1.5Ω/□;步骤4)中浓磷扩散的温度为:1200℃~1260℃,时间:20~80h,最终xj=30~80µm。
4.根据权利要求1所述的微型可编程浪涌防护器件制作工艺,其特征在于,步骤6)中硼预扩散的温度为:900℃~1000℃,时间:30~90min,,R=20~60Ω/□;步骤7)中硼再扩散的温度为:1200℃~1260℃,时间:20~50h,最终xj=20~50µm。
5.根据权利要求1所述的微型可编程浪涌防护器件制作工艺,其特征在于,步骤9)中离子注入能量E=50~120KeV,剂量DOSE=6E12/cm2~2E13/cm2;步骤10)中硼再扩散的温度为:1220℃~1260℃,时间:50~90h,最终xj=25~50µm。
6.根据权利要求1所述的微型可编程浪涌防护器件制作工艺,其特征在于,步骤12)中硼预扩散的温度为:960℃~1030℃,时间:60~120min,R=10~40Ω/□;步骤13)中硼再扩散的温度为:1220℃~1260℃,时间:5~20h,最终xj=20~40µm。
7.根据权利要求1所述的微型可编程浪涌防护器件制作工艺,其特征在于,步骤15)中离子注入能量E=50~100KeV,剂量DOSE=6E12/cm2~1.5E13/cm2;步骤16)中磷再扩散的温度为:1180℃~1200℃,时间:5~10h,最终xj=10~15µm。
8.根据权利要求1所述的微型可编程浪涌防护器件制作工艺,其特征在于,步骤18)中扩散的温度为:1050℃~1130℃,R=0.6~1.5Ω/□;步骤19)中浓磷扩散的温度为:1050℃~1150℃,时间:4~8h,最终xj=8~15µm;步骤21)中淡磷扩散的温度为:950℃~1050℃,R=1.5~4.5Ω/□;步骤22)中淡磷扩散的温度为:950℃~1100℃,时间:2~4h,最终xj=3~6µm。
9.根据权利要求1所述的微型可编程浪涌防护器件制作工艺,其特征在于,步骤24)中LPCVD沉积的多晶硅厚度为0.5~1.0µm;步骤26)中正面金属为铝,厚度为4~6µm,背面金属为钛镍银,金属层厚度为1~2µm;步骤28)中封装采用SOT-23-6L大基导框架;步骤29)中铜线采用7根直径:1.5~2.0µm。
10.一种微型可编程浪涌防护器件,采用权利要求1所述制作工艺制得,其特征在于,包括一对二极管、一对晶闸管和一对三极管,且所述二极管、晶闸管、三极管沿器件的中心对称设置,其中所述二极管和晶闸管集成在一起,三极管位于器件的中间,二极管和晶闸管位于器件的两侧;其中,所述二极管的阴极区位于器件的背面、且为深磷结构,所述二极管的阳极区位于器件的正面、且为深硼结构;所述晶闸管位于二极管与三极管之间,晶闸管的阳极区位于器件的背面,晶闸管的阴极区位于器件的正面、且通过二次光刻和扩散形成;所述三极管的集电极位于器件的背面、且为深磷结构,三极管的基极和发射极位于器件的正面、且两三极管的基极共用中央一P+结区;发射极形成于基极上。
CN202110813137.9A 2021-07-19 2021-07-19 微型可编程浪涌防护器件及其制作工艺 Active CN113488526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110813137.9A CN113488526B (zh) 2021-07-19 2021-07-19 微型可编程浪涌防护器件及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110813137.9A CN113488526B (zh) 2021-07-19 2021-07-19 微型可编程浪涌防护器件及其制作工艺

Publications (2)

Publication Number Publication Date
CN113488526A true CN113488526A (zh) 2021-10-08
CN113488526B CN113488526B (zh) 2023-10-13

Family

ID=77942135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110813137.9A Active CN113488526B (zh) 2021-07-19 2021-07-19 微型可编程浪涌防护器件及其制作工艺

Country Status (1)

Country Link
CN (1) CN113488526B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783492A (zh) * 2004-09-28 2006-06-07 三洋电机株式会社 半导体装置、全波整流电路和半波整流电路
US20070145407A1 (en) * 2005-12-22 2007-06-28 Semiconductor Components Industries, Llc. Thyristor and method of manufacture
JP2009158922A (ja) * 2007-12-05 2009-07-16 Denso Corp 半導体装置及びその製造方法
US20180013013A1 (en) * 2016-07-07 2018-01-11 Infineon Technologies Ag Semiconductor Devices and Methods for Forming Semiconductor Devices
CN108122908A (zh) * 2016-11-30 2018-06-05 上海岭芯微电子有限公司 一种高耐压pnp型防反灌功率驱动器及其制造方法
US20180286852A1 (en) * 2017-03-31 2018-10-04 Alpha And Omega Semiconductor (Cayman) Ltd. High surge bi-directional transient voltage suppressor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783492A (zh) * 2004-09-28 2006-06-07 三洋电机株式会社 半导体装置、全波整流电路和半波整流电路
US20070145407A1 (en) * 2005-12-22 2007-06-28 Semiconductor Components Industries, Llc. Thyristor and method of manufacture
JP2009158922A (ja) * 2007-12-05 2009-07-16 Denso Corp 半導体装置及びその製造方法
US20180013013A1 (en) * 2016-07-07 2018-01-11 Infineon Technologies Ag Semiconductor Devices and Methods for Forming Semiconductor Devices
CN108122908A (zh) * 2016-11-30 2018-06-05 上海岭芯微电子有限公司 一种高耐压pnp型防反灌功率驱动器及其制造方法
US20180286852A1 (en) * 2017-03-31 2018-10-04 Alpha And Omega Semiconductor (Cayman) Ltd. High surge bi-directional transient voltage suppressor

Also Published As

Publication number Publication date
CN113488526B (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
KR101199822B1 (ko) 태양 전지 소자, 분할 태양 전지 소자, 태양 전지 모듈 및 전자기기
US7858432B2 (en) Method of manufacturing solar cells with buried contacts with a laser
US8481105B2 (en) Solar battery and manufacturing method therefor
US7029943B2 (en) Photovoltaic component and module
JP2002500825A (ja) 太陽電池及びその製造方法
JP2002329880A (ja) 太陽電池及びその製造方法
US20160126375A1 (en) Solar cell, method for manufacturing the same, and solar cell module
US20130284241A1 (en) Photovoltaic Module
JP2003532297A (ja) 太陽電池の製造方法、及び太陽電池
KR20080107434A (ko) 고전압 태양전지 및 태양전지 모듈
JPH0837318A (ja) レーザ溝付け太陽電池
KR101651302B1 (ko) 양면수광형 태양전지 및 그 제조방법
KR20100014007A (ko) 태양전지 및 그의 제조방법
CN113161237A (zh) 内沟槽台面工艺触发二极管芯片的制作工艺
CN206907778U (zh) 一种高效perc电池结构
CN113488526B (zh) 微型可编程浪涌防护器件及其制作工艺
JP2002026345A (ja) 太陽電池
KR100420030B1 (ko) 태양 전지의 제조 방법
TWI429097B (zh) 背接觸式太陽能電池的製造方法
KR100366354B1 (ko) 실리콘 태양 전지의 제조 방법
KR100366350B1 (ko) 태양 전지 및 그 제조 방법
TW202018959A (zh) 切片太陽能電池及其製造方法及太陽能電池模組
JP2002198546A (ja) 太陽電池素子の形成方法
KR100366348B1 (ko) 실리콘 태양 전지의 제조 방법
WO2017170529A1 (ja) 太陽電池素子および太陽電池モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant