CN113471282A - 半导体场效应管 - Google Patents

半导体场效应管 Download PDF

Info

Publication number
CN113471282A
CN113471282A CN202110636587.5A CN202110636587A CN113471282A CN 113471282 A CN113471282 A CN 113471282A CN 202110636587 A CN202110636587 A CN 202110636587A CN 113471282 A CN113471282 A CN 113471282A
Authority
CN
China
Prior art keywords
rectifier
voltage
hemt device
module
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110636587.5A
Other languages
English (en)
Other versions
CN113471282B (zh
Inventor
李百奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN202110636587.5A priority Critical patent/CN113471282B/zh
Publication of CN113471282A publication Critical patent/CN113471282A/zh
Application granted granted Critical
Publication of CN113471282B publication Critical patent/CN113471282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种半导体场效应管,包括:HEMT器件、整流模块、分压模块,HEMT器件为增强型HEMT,HEMT器件包括:源极、漏极和栅极,整流模块的正极用于接收驱动电压,整流模块的负极连接HEMT器件的栅极,分压模块的一端连接HEMT器件的栅极,分压模块的另一端连接HEMT器件的源极。通过设置整流模块与分压模块,对接收的驱动电压进行分压,可以提高半导体场效应管的阈值电压。

Description

半导体场效应管
技术领域
本申请涉及半导体技术领域,尤其是涉及一种半导体场效应管。
背景技术
氮化镓(GaN)及铝镓氮(AlGaN)具有宽禁带、高击穿场强、高电子饱和速度等特点,在基于AlGaN/GaN异质结的高迁移率场效应管(High Electron Mobility Transistor,HEMT)中,其电子沟道由异质结界面处的二维自由电子气(2-Dimensional Electron Gas,2DEG)提供。
基于异质结的常关型高迁移率场效应管,具有高开关频率、低导通损耗、耐高温、抗辐射等特性,是发展高功率密度、高转换效率电源转换系统的核心器件。对于功率场效应管来说,需要具有较大的阈值电压,以避免误开启。相关技术中的HEMT器件,其阈值电压较低,一般小于2V。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此,本申请提出一种半导体场效应管,能够增大HEMT器件的阈值电压。
根据本申请实施例的半导体场效应管,包括:HEMT器件、整流模块、分压模块,所述HEMT器件为增强型HEMT,所述HEMT器件包括:源极、漏极和栅极,所述整流模块的正极用于接收驱动电压,所述整流模块的负极连接所述HEMT器件的栅极,所述分压模块的一端连接所述HEMT器件的栅极,所述分压模块的另一端连接所述HEMT器件的源极。
根据本申请实施例的半导体场效应管,至少具有如下有益效果:通过设置整流模块与分压模块,对接收的驱动电压进行分压,可以提高半导体场效应管的阈值电压。
根据本申请的一些实施例,所述HEMT器件还包括:衬底、缓冲层、势垒层、耗尽层,所述HEMT器件的缓冲层设置在所述HEMT器件的衬底上,所述HEMT器件的势垒层设置在所述HEMT器件的缓冲层上,所述HEMT器件的耗尽层设置在所述HEMT器件的势垒层上,所述HEMT器件的栅极设置在所述HEMT器件的耗尽层上,所述HEMT器件的源极和漏极设置在所述HEMT器件的缓冲层上。
根据本申请的一些实施例,所述整流模块包括至少一个整流器件,所述至少一个整流器件形成所述整流模块。
根据本申请的一些实施例,所述整流器件包括:衬底、缓冲层、势垒层、耗尽层、阳极、阴极,所述整流器件的缓冲层设置在所述整流器件的衬底上,所述整流器件的势垒层设置在所述整流器件的缓冲层上,所述整流器件的耗尽层设置在所述整流器件的势垒层上,所述整流器件的阳极分别连接所述整流器件的缓冲层和耗尽层,所述整流器件的阴极连接所述整流器件的缓冲层。
根据本申请的一些实施例,所述整流器件包括:衬底、缓冲层、势垒层、阳极、阴极,所述整流器件的缓冲层设置在所述整流器件的衬底上,所述整流器件的势垒层设置在所述整流器件的缓冲层上,所述整流器件的阳极设置在所述整流器件的势垒层上,所述整流器件的阴极设置在所述整流器件的缓冲层上。
根据本申请的一些实施例,所述分压模块包括至少一个分压电阻,所述至少一个分压电阻形成所述分压模块。
根据本申请的一些实施例,所述分压电阻包括:衬底、缓冲层、势垒层、第一欧姆电极、第二欧姆电极,所述分压电阻的缓冲层设置在所述分压电阻的衬底上,所述分压电阻的势垒层设置在所述分压电阻的缓冲层上,所述分压电阻的第一欧姆电极和所述分压电阻的第二欧姆电极分别连接所述分压电阻的缓冲层。
本申请的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
下面结合附图和实施例对本申请做进一步的说明,其中:
图1为本申请实施例半导体场效应管的模块图;
图2为本申请实施例HEMT器件的示意图;
图3为本申请一实施例整流器件的示意图;
图4为图3实施例整流器件在不同数量情况下的电流电压曲线图;
图5为本申请实施例一测试电路图;
图6为图5测试电路在不同数量整流器件情况下驱动电流与驱动电压的关系曲线图;
图7为图5测试电路在不同数量整流器件情况下栅极电压与驱动电压的关系曲线图;
图8为图5测试电路在不同数量整流器件情况下漏极电流与驱动电压的关系曲线图;
图9为图5测试电路阈值电压与整流器件数量的关系图;
图10为本申请另一实施例整流器件的示意图;
图11为本申请实施例分压电阻的示意图;
图12为本申请实施例另一测试电路图;
图13为图12测试电路在分压模块的电阻大小不同的情况下驱动电流与驱动电压的关系曲线图;
图14为图12测试电路在分压模块的电阻大小不同的情况下栅极电压与驱动电压的关系曲线图;
图15为图12测试电路在分压模块的电阻大小不同的情况下漏极电流与驱动电压的关系曲线图;
图16为图12测试电路输入端阈值电压与分压电阻阻值的关系图。
附图标记:
HEMT器件110、整流模块120、分压模块130。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
在本申请的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,若干的含义是一个以上,多个的含义是两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本申请的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。
一些实施例,参照图1,本申请提出一种半导体场效应管,包括:HEMT器件110、整流模块120、分压模块130,HEMT器件110为增强型HEMT,HEMT器件110包括:源极、漏极和栅极,整流模块120的正极用于接收驱动电压,整流模块120的负极连接HEMT器件110的栅极,分压模块130的一端连接HEMT器件110的栅极,分压模块130的另一端连接HEMT器件110的源极。
具体示例,本申请的整流模块120具有单向导电性,可以由至少一个整流二极管组成。当施加在整流模块120上的电压大于整流模块120的开启电压时,整流模块120即会导通,由于HEMT器件110为电压控制型器件,驱动电流流经整流模块120后会流至分压模块130中,使驱动电压分别施加到整流模块120和分压模块130上,施加在分压模块130上的电压大小与HEMT器件110的栅源电压大小相同。通过分压的设置,使施加在HEMT器件110栅极上的电压大小小于驱动电压,从而提高了本申请半导体场效应管的阈值电压,满足大功率器件的需求。
本申请的HEMT器件110、整流模块120、分压模块130可以为集成在同一衬底上的独立器件,也可以为通过引线或其他方式连接在一起的多个器件的组合结构。
一些实施例,参照图2,HEMT器件110还包括:衬底、缓冲层、势垒层、耗尽层,HEMT器件110的缓冲层设置在HEMT器件110的衬底上,HEMT器件110的势垒层设置在HEMT器件110的缓冲层上,HEMT器件110的耗尽层设置在HEMT器件110的势垒层上,HEMT器件110的栅极设置在HEMT器件110的耗尽层上,HEMT器件110的源极和漏极设置在HEMT器件110的缓冲层上。示意性实施例,HEMT器件110的衬底为硅衬底,缓冲层为GaN,势垒层为AlGaN,耗尽层为P-GaN,通过在栅极与势垒层之间插入耗尽层,实现增强型HEMT。在一些其他实施例中,也可以为槽栅增强型、氟离子注入增强型等结构,其具体结构为本领域技术人员已知的,此处不再一一赘述。
一些实施例,整流模块120包括至少一个整流器件,至少一个整流器件形成整流模块120。整流器件的数量可以为一个或多个,多个整流器件可以以串联或并联的方式形成整流模块120,以提高整流模块120的开启电压。
一些实施例,参照图3,整流器件包括:衬底、缓冲层、势垒层、耗尽层、阳极、阴极,整流器件的缓冲层设置在整流器件的衬底上,整流器件的势垒层设置在整流器件的缓冲层上,整流器件的耗尽层设置在整流器件的势垒层上,整流器件的阳极分别连接整流器件的缓冲层和耗尽层,整流器件的阴极连接整流器件的缓冲层。本申请的整流器件也采用异质结结构,且结构与HEMT器件110相似,方便整流器件与HEMT器件110在片内集成。
参照图4,为N个(N=1,2,3,4)整流器件串联时,测试得到的电流电压曲线图,当串联的整流器件的数量增加时,其整体的开启电压增大。
参照图5,为本申请关于串联不同数量整流器件的一测试电路图,分压模块130设置为一个电阻,电阻大小设置为200欧姆,检测在不同数量整流器件的情况下,半导体场效应管的各个参数。图6为N个(N=1,2,3,4)整流器件串联时,驱动电流与驱动电压之间的关系曲线图,串联整流器件的个数增加时,驱动电流的开启电压增加,整流器件开启之后的驱动电流主要由分压模块的电阻决定;图7为N个(N=1,2,3,4)整流器件串联时,施加在栅极上的电压与输入的驱动电压之间的关系曲线图,随着整流器件的增加,需要更大的驱动电压才可以使HEMT器件110达到自身开关时的阈值电压;图8为N个(N=1,2,3,4)整流器件串联时,漏极电流与输入的驱动电压之间的关系曲线图,其中虚线为HEMT器件的漏极电流与栅极电压的关系曲线,随着串联整流器件个数的增加,漏极电流曲线向右平移即实现了阈值电压的增加,同时HEMT器件在亚阈区的特性保持不变;图9为串联不同数量整流器件的情况下,与半导体场效应管的阈值电压的关系曲线图,由图可知,随着串联整流器件的数量的增加,半导体场效应管的阈值电压也线性增加,在实际使用过程中,可以根据用户需要,通过改变整流器件数量的方式,改变半导体场效应管的阈值电压。
一些实施例,参照图10,整流器件包括:衬底、缓冲层、势垒层、阳极、阴极,整流器件的缓冲层设置在整流器件的衬底上,整流器件的势垒层设置在整流器件的缓冲层上,整流器件的阳极设置在整流器件的势垒层上,整流器件的阴极设置在整流器件的缓冲层上。图10中的阴极设置为两个分隔的结构,在一些其他实施例中,也可以只为一个阴极结构。
一些实施例,分压模块130包括至少一个分压电阻,至少一个分压电阻形成分压模块130。分压电阻可以为多个电阻串联、并联的结构,以实现设计需要的电阻值大小。
一些实施例,参照图11,分压电阻包括:衬底、缓冲层、势垒层、第一欧姆电极、第二欧姆电极,分压电阻的缓冲层设置在分压电阻的衬底上,分压电阻的势垒层设置在分压电阻的缓冲层上,分压电阻的第一欧姆电极和分压电阻的第二欧姆电极分别连接分压电阻的缓冲层。示例,分压电阻的衬底、缓冲层、势垒层的材料与HEMT器件110相同,方便在片内集成。通过改变2DEG沟道的宽度和长度,可以改变其电流导通能力,起到调节电阻阻值的作用。
参照图12,为本申请关于不同阻值的分压电阻的一测试电路图,整流模块120设置为串联的2个整流器件,通过改变分压电阻的阻值,检测半导体场效应管的各个参数。参照图13,为分压模块中电阻为50Ω,100Ω,200Ω,500Ω时,驱动电流与驱动电压之间的关系曲线图,同等驱动电压下,驱动电流随分压模块电阻阻值的增加而降低;参照图14,为分压模块中电阻为50Ω,100Ω,200Ω,500Ω时,栅极电压与驱动电压的关系曲线图,分压模块阻值增加时,达到HEMT器件阈值电压对应的驱动电压减小;参照图15,为分压模块中电阻为50Ω,100Ω,200Ω,500Ω时,漏极电流与驱动电压的关系曲线图,分压模块阻值增加时,漏极电流曲线向左平移,同时亚阈区特性保持不变;参照图16,为在不同阻值的分压电阻的情况下,与输入端阈值电压(即半导体场效应管的阈值电压)的关系曲线图,由图可知,在整流器件不变的情况下,半导体场效应管的阈值电压随着分压电阻的增大而减小,在实际使用过程中,可以根据用户需要,通过改变分压电阻大小的方式,改变半导体场效应管的阈值电压。
下面以一个具体实施例,详细描述本申请的半导体场效应管的原理。参照图5,半导体场效应管的阈值电压记为VG,in,TH,HEMT器件110的阈值电压记为VTH,整流器件的开启电压记为VT,整流器件的内阻记为RS,整流模块120由N个串联的整流器件组成,因此整流模块120的开启电压为N*VT,整流模块120的内阻为N*RS。输入的驱动电压记为VG,in,有效施加在HEMT器件110栅极上的电压记为VGS,且与施加在分压模块130上的电压相同,VGS=IG,in*R,其中IG,IN为驱动电流,R为分压模块130的电阻。当VG,in<N*VT时,整流模块120未导通,IG,IN很小,因此VGS很小,HEMT器件110为关闭状态;当VG,in>N*VT时,整流模块120导通,此时VGS=IG,in*R=(VG,in-N*VT)*R/(N*RS+R)。当VGS=VTH时,沟道开启,此时半导体场效应管的阈值电压VG,in,TH=VTH(N*RS+R)/R+N*VT,当R>>RS时,VG,in,TH=VTH+N*VT,对于HEMT器件110来说半导体场效应管的阈值电压增加了N*VT,实现了半导体场效应管阈值电压的正向移动。
本申请的描述中,参考术语“一些实施例”、“示意性实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
上面结合附图对本申请实施例作了详细说明,但是本申请不限于上述实施例,在所属技术领域普通技术人员所具备的知识范围内,还可以在不脱离本申请宗旨的前提下作出各种变化。此外,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。

Claims (7)

1.半导体场效应管,其特征在于,包括:
HEMT器件,所述HEMT器件为增强型HEMT,所述HEMT器件包括:源极、漏极和栅极;
整流模块,所述整流模块的正极用于接收驱动电压,所述整流模块的负极连接所述HEMT器件的栅极;
分压模块,所述分压模块的一端连接所述HEMT器件的栅极,所述分压模块的另一端连接所述HEMT器件的源极。
2.根据权利要求1所述的半导体场效应管,其特征在于,所述HEMT器件还包括:衬底、缓冲层、势垒层、耗尽层,所述HEMT器件的缓冲层设置在所述HEMT器件的衬底上,所述HEMT器件的势垒层设置在所述HEMT器件的缓冲层上,所述HEMT器件的耗尽层设置在所述HEMT器件的势垒层上,所述HEMT器件的栅极设置在所述HEMT器件的耗尽层上,所述HEMT器件的源极和漏极设置在所述HEMT器件的缓冲层上。
3.根据权利要求1或2所述的半导体场效应管,其特征在于,所述整流模块包括至少一个整流器件,所述至少一个整流器件形成所述整流模块。
4.根据权利要求3所述的半导体场效应管,其特征在于,所述整流器件包括:衬底、缓冲层、势垒层、耗尽层、阳极、阴极,所述整流器件的缓冲层设置在所述整流器件的衬底上,所述整流器件的势垒层设置在所述整流器件的缓冲层上,所述整流器件的耗尽层设置在所述整流器件的势垒层上,所述整流器件的阳极分别连接所述整流器件的缓冲层和耗尽层,所述整流器件的阴极连接所述整流器件的缓冲层。
5.根据权利要求3所述的半导体场效应管,其特征在于,所述整流器件包括:衬底、缓冲层、势垒层、阳极、阴极,所述整流器件的缓冲层设置在所述整流器件的衬底上,所述整流器件的势垒层设置在所述整流器件的缓冲层上,所述整流器件的阳极设置在所述整流器件的势垒层上,所述整流器件的阴极设置在所述整流器件的缓冲层上。
6.根据权利要求1或2所述的半导体场效应管,其特征在于,所述分压模块包括至少一个分压电阻,所述至少一个分压电阻形成所述分压模块。
7.根据权利要求6所述的半导体场效应管,其特征在于,所述分压电阻包括:衬底、缓冲层、势垒层、第一欧姆电极、第二欧姆电极,所述分压电阻的缓冲层设置在所述分压电阻的衬底上,所述分压电阻的势垒层设置在所述分压电阻的缓冲层上,所述分压电阻的第一欧姆电极和所述分压电阻的第二欧姆电极分别连接所述分压电阻的缓冲层。
CN202110636587.5A 2021-06-08 2021-06-08 半导体场效应管 Active CN113471282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110636587.5A CN113471282B (zh) 2021-06-08 2021-06-08 半导体场效应管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110636587.5A CN113471282B (zh) 2021-06-08 2021-06-08 半导体场效应管

Publications (2)

Publication Number Publication Date
CN113471282A true CN113471282A (zh) 2021-10-01
CN113471282B CN113471282B (zh) 2024-02-06

Family

ID=77869260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110636587.5A Active CN113471282B (zh) 2021-06-08 2021-06-08 半导体场效应管

Country Status (1)

Country Link
CN (1) CN113471282B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140098585A1 (en) * 2012-10-09 2014-04-10 Kabushiki Kaisha Toshiba Rectifying circuit and semiconductor device
CN104183484A (zh) * 2013-05-22 2014-12-03 古河电气工业株式会社 半导体装置
US20170194477A1 (en) * 2013-09-10 2017-07-06 Delta Electronics, Inc. Semiconductor device
WO2019012293A1 (en) * 2017-07-14 2019-01-17 Cambridge Enterprise Limited POWER SEMICONDUCTOR DEVICE WITH AUXILIARY GRID STRUCTURE

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140098585A1 (en) * 2012-10-09 2014-04-10 Kabushiki Kaisha Toshiba Rectifying circuit and semiconductor device
CN104183484A (zh) * 2013-05-22 2014-12-03 古河电气工业株式会社 半导体装置
US20170194477A1 (en) * 2013-09-10 2017-07-06 Delta Electronics, Inc. Semiconductor device
WO2019012293A1 (en) * 2017-07-14 2019-01-17 Cambridge Enterprise Limited POWER SEMICONDUCTOR DEVICE WITH AUXILIARY GRID STRUCTURE

Also Published As

Publication number Publication date
CN113471282B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
CN103918069B (zh) 具有增加可靠性的高功率半导体电子部件
US11404565B2 (en) Power semiconductor device with an auxiliary gate structure
US7825435B2 (en) Diode-like composite semiconductor device
US7852137B2 (en) Normally-off electronic switching device for on-off control of electric circuit
US8017978B2 (en) Hybrid semiconductor device
US8766275B2 (en) Composite semiconductor device
US9455697B2 (en) Switch circuit with a first transistor device and a second transistor device connected in series
US20130062626A1 (en) Power semiconductor module
US8975640B2 (en) Heterojunction semiconductor device and manufacturing method
JP2012533965A (ja) 高速整流回路
US9754937B1 (en) Hybrid structure with separate controls
CN109427772A (zh) 用于衬底电位稳定化的具有无源电网络的双向开关
Chen et al. Monolithic integration of lateral field-effect rectifier with normally-off HEMT for GaN-on-Si switch-mode power supply converters
US9300223B2 (en) Rectifying circuit and semiconductor device
US10505032B2 (en) Semiconductor device with III-nitride channel region and silicon carbide drift region
CN104518648A (zh) 用于操作氮化镓电子器件的方法和系统
JP2013219306A (ja) 半導体ダイオード装置
CN113471282B (zh) 半导体场效应管
US9461637B2 (en) Method and apparatus for controlling a gate voltage in high electron mobility transistor
Zhang et al. AlGaN/GaN lateral CRDs with hybrid trench cathodes
US10396193B2 (en) III-nitride high electron mobility transistor
CN113471281A (zh) 半导体场效应管
KR101873219B1 (ko) 질화갈륨계 전력 스위칭 장치
CN108231879A (zh) 光子增强的场效应晶体管和集成电路
CN108615800A (zh) 光子增强的场效应晶体管和集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant