JP2012533965A - 高速整流回路 - Google Patents

Abstract

整流回路は、前記整流回路の整流信号出力ノードに接続された出力を有するデプレッション型半導体と、前記デプレッション型半導体のソースに接続されたカソードと前記デプレッション型半導体のゲートノードに接続されたアノードとを有するホットキャリア半導体ダイオードとを含む。前記整流回路は、前記ホットキャリア半導体ダイオードのアノードと前記デプレッション型半導体のゲートノードに接続され、交流電流（ＡＣ）入力信号を受信するように構成された交流電流（ＡＣ）入力ノードを含み得る。
【選択図】図１

Description

〔米国政府の権利の表明〕
本発明は、海軍研究局の契約Ｎｏ．０５−Ｃ−０２２６に基づく政府の支援によって成し遂げられたものである。政府は本発明において明確な権利を有する。

本発明は、電力変換に関連し、より具体的には、交流電流を直流電流に変換する整流回路に関するものである。

整流回路は、交流電流（ＡＣ）を直流電流（ＤＣ）に変換する。例えば、いくつかの整流回路は、ＡＣ入力信号の交流の半サイクルを伝導することによって、整流素子として機能するように構成されたダイオード回路を含む。

そのような整流器は、その中の全静電容量によってスイッチング速度が制限される可能性がある。そのような整流回路の効率は、導電性を有するようになるために、当該整流回路に対する閾値順電圧（約０．３Ｖ）によって制限され得る。

本発明のいくつかの実施形態では、整流回路は、当該整流回路の整流信号出力ノードに接続された出力を有するデプレッション型半導体と、前記デプレッション型半導体のソースノードに接続されたカソードおよびデプレッション型半導体のゲートノードに接続されたアノードを有するホットキャリア半導体ダイオードと、前記ホットキャリア半導体ダイオードのアノードと前記デプレッション型半導体のゲートノードに接続され、ＡＣ入力信号を受け取るように構成された交流電流（ＡＣ）入力ノードとを備える。

いくつかの実施形態では、ＡＣ入力信号の第一の半サイクルに応答して、ホットキャリア半導体ダイオードは順バイアスがかけられ、デプレッション型半導体のソースノードにおける印加電圧と、該電圧とわずかに異なり、デプレッション型半導体に順バイアスをかける、デプレッション型半導体のゲートノードにおける印加電圧を生じる。いくつかの実施形態では、ＡＣ入力信号の第二の半サイクルに応答して、ホットキャリア半導体ダイオードは逆バイアスがかけられ、デプレッション型半導体のゲートノードに対して、デプレッション型半導体のソースノードをフロート（浮遊）状態にし、それにより、デプレッション型半導体に逆バイアスをかけ、ＡＣ入力信号の少なくとも第一の半サイクルの間に、当該デプレッション型半導体に、整流信号出力ノードを介して整流出力信号を生じさせる。

いくつかの実施形態では、ホットキャリア半導体ダイオードは、ショットキーダイオードを含む。いくつかの実施形態では、ホットキャリア半導体ダイオードは、シリコンショットキーダイオードを含む。

いくつかの実施形態では、デプレッション型半導体は、導電チャネルとして少なくとも１つのヘテロ接合を実装する高電子移動度トランジスタ（ＨＥＭＴ）を含む。いくつかの実施形態では、デプレッション型半導体は、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）回路を含む。

いくつかの実施形態では、ホットキャリア半導体ダイオードは、シリコンショットキーダイオードを含み、デプレッション型半導体は、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を含み、ＡＣ入力信号の第一の半サイクルがＡＣ入力ノードに適用された場合に、ＡＣ入力ノードと整流信号出力ノードとの間の電圧降下は、ショットキーダイオードの順バイアスの電圧降下とＧａＮ ＨＥＭＴのソースドレイン間抵抗に起因する電圧降下との合計を含む。

本発明のいくつかの実施形態は、逆導電性カソードスイッチを含み、該逆導電性カソードスイッチは、当該スイッチのドレインノードに接続されるドレインノードを有するデプレッション型半導体と、前記デプレッション型半導体のソース入力に接続されるカソードノード、および、前記デプレッション型半導体のゲートノードと前記スイッチのソースノードとに接続されるアノードを有するホットキャリア半導体ダイオードと、受信したスイッチング信号に応答して、前記デプレッション型半導体のソースノードと前記デプレッション型半導体のゲートノードとの間の導電接続を選択的に提供するように動作可能な逆トランジスタとを含む。いくつかの実施形態では、逆導電性カソードスイッチは、ホットキャリア半導体ダイオードのアノードと、デプレッション型半導体のゲートノードと、逆トランジスタの出力端子とに接続されるソースノードを含む。

いくつかの実施形態では、ＡＣ入力信号の第一の半サイクルに応答して、ホットキャリア半導体ダイオードは、順バイアスがかけられ、デプレッション型半導体のソースノードにおける印加電圧と、該電圧とわずかに異なる、デプレッション型半導体のゲートノードにおける印加電圧を生じ、デプレッション型半導体を飽和させる。いくつかの実施形態では、ＡＣ入力信号の第二の半サイクルと逆トランジスタで受信されたスイッチング信号に応答して、逆トランジスタは飽和状態となり、デプレッション型半導体のソースノードにおける印加電圧と、該電圧とわずかに異なる、デプレッション型半導体のゲートノードにおける印加電圧とを生じ、それにより、デプレッション型半導体を飽和させ、スイッチのドレインノードから逆トランジスタを通ってスイッチのソースノードへの逆導電を許容する。

いくつかの実施形態では、ホットキャリア半導体ダイオードは、ショットキーダイオードを含む。いくつかの実施形態では、ホットキャリア半導体ダイオードは、シリコンショットキーダイオードを含む。

いくつかの実施形態では、デプレッション型半導体は、導電チャネルとして少なくとも１つのヘテロ接合を実装する高電子移動度トランジスタ（ＨＥＭＴ）を含む。いくつかの実施形態では、デプレッション型半導体は、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）回路を含む。

いくつかの実施形態では、ホットキャリア半導体ダイオードは、シリコンショットキーダイオードを含み、デプレッション型半導体は、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を含み、ＡＣ入力信号の第一の半サイクルがＡＣ入力ノードに適用された場合に、ＡＣ入力ノードと整流信号出力ノードとの間の電圧降下は、ショットキーダイオードの順バイアスの電圧降下とＧａＮ ＨＥＭＴのソースドレイン間抵抗に起因する電圧降下との合計を含む。

いくつかの実施形態では、逆トランジスタは、コレクタ端子と、ベース端子とエミッタ端子とを有するバイポーラ接合トランジスタを含む。いくつかの実施形態では、コレクタ端子は、デプレッション型半導体のソースノードに接続され、エミッタ端子はホットキャリア半導体ダイオードのアノードに接続され、ベース端子はスイッチング信号を受信するように構成される。

本発明のいくつかの実施形態は、高電圧低静電容量の整流回路を含む。いくつかの実施形態の整流回路は、整流回路の整流信号出力ノードと接続された、高速高電圧のノーマリーオン電界効果トランジスタ（ＦＥＴ）と、当該ＦＥＴのソースノードと接続されたカソードと、前記ＦＥＴのゲートノードおよびＡＣ入力信号を受信するように動作可能な交流電流（ＡＣ）入力ノードの両方に接続されたアノードとを有する高速低電圧のダイオードを含む。

いくつかの実施形態では、ＡＣ入力信号の第一の半サイクルに応答して、ダイオードは順バイアスがかけられ、ＦＥＴのソースにおける印加電圧と、該電圧とわずかに異なり、ＦＥＴを飽和させる、ＦＥＴのゲートにおける印加電圧とを生じる。いくつかの実施形態では、ＡＣ入力信号の第二の半サイクルに応答して、ダイオードは逆バイアスがかけられ、ＦＥＴのゲートノードに対して、ＦＥＴのソースノードをフロート（浮遊）状態にし、それにより、ＦＥＴに逆バイアスをかけ、ＡＣ入力信号の少なくとも第一の半サイクルの間に、当該ＦＥＴに、整流信号出力ノードを介して整流出力信号を生じさせる。

いくつかの実施形態では、前記ダイオードは、ショットキーダイオードを含む。いくつかの実施形態では、前記ダイオードは、シリコンショットキーダイオードを含む。いくつかの実施形態では、ＦＥＴは、導電チャネルとして少なくとも１つのヘテロ接合を実装する高電子移動度トランジスタ（ＨＥＭＴ）を含む。いくつかの実施形態では、ＦＥＴは、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）回路を含む。

いくつかの実施形態では、ダイオードはシリコンショットキーダイオードを含み、ＦＥＴは窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を含み、ＡＣ入力信号の第一の半サイクルがＡＣ入力ノードに印加された場合に、ＡＣ入力ノードと整流信号出力ノードとの間の電圧降下は、ショットキーダイオードの順バイアスの電圧降下とＧａＮ ＨＥＭＴのソースドレイン間抵抗に起因する電圧降下との合計を含む。

図面は本発明のある実施例を示し、本発明のさらなる理解をもたらすものであり、本出願に組み込まれ、本出願の一部を構成するものである。

図１は、本発明のいくつかの実施形態に従って、整流素子としてデプレッション型半導体とホットキャリア半導体ダイオードを使用する整流回路の回路図である。 図２は、図１に示されるような整流器の静的順方向特性を図示するグラフである。 図３は、本発明のいくつかの実施形態に従った整流器の逆方向特性を図示するグラフである。 図４は、逆電圧と静電容量の特性を図示するグラフである。 図５は、本発明のいくつかの実施形態に従った逆導電性カソードスイッチの回路図である。

本発明の実施形態は、本発明の実施形態が示される図面を考慮してより詳しく説明する。しかしながら、本発明は、複数の異なる形式で具体化することも可能であり、本明細書に示される実施形態に限定するように解釈すべきではない。むしろ、これらの実施形態は、本開示が十分かつ完全となり、当業者にとって本発明の範囲を十分に伝えるように与えられる。全体を通して、同様の番号は同様の構成要素を参照する。

当然のことながら、用語「第一」、「第二」などは、本明細書において様々な構成要素を説明するのに用いられ得るが、これらの構成要素はこれらの用語によって限定されるべきではない。これらの用語は、単に一方の構成要素を他方の構成要素と区別するために用いられるものである。例えば、本発明の用紙を逸脱しない範囲で、第一の構成要素は第二の構成要素と呼ぶこともあり、同様に第二の構成要素は第一の構成要素と呼ぶこともある。本明細書で用いられているように、用語“および／または”は、関連性を有する列挙された１つ以上の項目のありとあらゆる組み合わせを含む。

本明細書において用いられる専門用語は、特定の実施形態を説明する目的のみに用いられるものであり、本発明の限定を意図するものではない。本明細書において用いられるように、単数形（“a”,“an”および“the”）は、文脈から明らかに示されているような場合を除き、複数形も含むことを意図している。さらに、当然のことながら、用語“含む（comprises）”、“含んでいる（comprising）”、“包含する（includes）”および／または“包含している（including）”は、本明細書において用いられる場合、はっきり述べられた特徴、整数、ステップ、動作、要素、および／または、構成要素の存在を特定するものであり、１つ以上のその他の特徴、整数、ステップ、動作、要素、構成要素および／または、それらのグループの存在または追加を妨げるものではない。

別段の定めがない限り、本明細書において用いられる全ての用語（技術的および科学的な用語を含む）は、本発明が属する技術分野の当業者によって一般に理解されるような同じ意味を有する。さらに、当然のことながら、本明細書において用いられる用語は、本明細書および関連分野の文脈におけるそれらの意味と矛盾しない意味を有するように解釈すべきであり、本明細書において明示的に定められていない限り、理想的なあるいは過度に形式的な意味で解釈されない。

当然のことながら、ある構成要素が、別の構成要素に“接続された（connected）”または“連結された（coupled）”とする場合、それは、他の構成要素に直接的に接続された、または、連結されたことでもあり、あるいは、その間にはさまれた構成要素が存在する可能性もある。対照的に、ある構成要素が、別の構成要素に“直接的に接続された（directly connected）”または“直接的に連結された（directly coupled）”とする場合、間にはさまれた構成要素は存在しない。

本発明のいくつかの実施形態では、ｎ型またはｐ型のように導電型を有するように特徴付けられた、半導体の層および／または領域に関して記載され、それは層および／または領域における多数キャリア濃度に言及する。よって、ｎ型材料は、多数のマイナス電気を帯びた電子の平衡濃度を有し、一方、ｐ型材料は、多数のプラス電気を帯びた正孔（ホール）を有する。

本発明の様々な実施形態はここで実現したものから生じ得る。高電圧、高速の整流回路は、低い電圧降下特性から恩恵を受け、より高い電圧降下を生じる回路に比べて温度上昇における動作を可能にすることができる。

ここで、図１を参照すると、整流回路の回路図であり、それは、本発明のいくつかの実施形態によれば、整流素子としてデプレッション型半導体とホットキャリア半導体ダイオードを用いる。整流回路１００は、整流器アノード１２０と整流器カソード１１０を含むことができ、電流はその間を低い順電圧降下特性をともなって第一の方向に流れることを許容して、第二の方向に流れることを防止され得る。このように、整流器アノード１２０に加えられる交流電流（ＡＣ）入力信号は、整流信号の出力として整流器カソード１１０に伝達され得る。整流回路１００は、整流回路の整流信号の出力ノードとされるカソード１１０に接続された出力を備えるデプレッション型半導体１０２を含むことができる。

いくつかの実施形態では、デプレッション型半導体１０２は、高電子移動度トランジスタ（ＨＥＭＴ）素子を含むことができる。いくつかの実施形態では、デプレッション型半導体１０２は、任意の双方向導電性で順方向阻止のデプレッション型素子を含むことができ、例えば、数ある中でも、任意の半導体を用いたＪＦＥＴ、任意の半導体における窒化ガリウム（ＧａＮ）ＨＥＭＴ、炭化ケイ素（ＳｉＣ）ＭＥＳＦＥＴ、および／またはＭＯＳＦＥＴなどである。いくつかの実施形態では、ＨＥＭＴは、導電チャネルとして少なくとも１つのヘテロ接合を含むことができる。いくつかの実施形態では、デプレッション型半導体１０２は、数ある中でも、窒化ガリウム（ＧａＮ）、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）および／またはガリウムヒ素（ＧａＡｓ）を含むことができる。いくつかの実施形態では、デプレッション型半導体１０２は、ソースノード１１２、ゲートノード１１４および／またはドレインノード１１３を含むことができる。

整流回路１００は、カソード１０８およびアノード１０６を含むホットキャリア半導体ダイオード１０４を含むことができる。いくつかの実施形態では、ホットキャリアダイオードは、低い順電圧降下と非常に速いスイッチング動作によって特徴付けられ、多数キャリア半導体とも呼ばれ得る。いくつかの実施形態では、カソード１０８は、デプレッション型半導体１０２のソースノード１１２と接続され、アノード１０６はデプレッション型半導体１０２のゲートノード１１４に接続され得る。いくつかの実施形態では、デプレッション型半導体１０２のゲートノード１１４とホットキャリア半導体ダイオード１０４のアノード１０６との間の接続によって定められるノードは、整流器アノード１２０に接続され得る。

いくつかの実施形態では、ホットキャリア半導体ダイオード１０４は、ショットキーダイオードを含むことができる。いくつかの実施形態では、ホットキャリア半導体１０４は、低い順電圧降下特性を備える、低電圧の多数キャリア高速ダイオードを含むことができる。例えば、いくつかの実施形態では、例えば、Ｓｉ，ＳｉＣ，ＧａＮ，ＧａＡｓなどの任意の半導体において、ショットキー、接合障壁ショットキー（ＪＢＳ）などを含む。例えば、いくつかの模範的な実施形態では、ホットキャリア半導体ダイオード１０４は、シリコンショットキーダイオードを含む。この点について、いくつかの実施形態では、整流回路１００は、互いに組み合わされて用いられるＧａＮ ＨＥＭＴおよびシリコンショットキーダイオードを含む。このように、低い順電圧降下を伴う高電圧高速整流器は、高速高電圧のノーマリーオン電界効果トランジスタと低電圧高速ダイオードとの組合せによって実現され得る。いくつかの実施形態では、本明細書で記載されるような整流回路１００は、カソード整流器と呼ぶことができる。

いくつかの実施形態では、上記のホットキャリア半導体ダイオード１０４およびデプレッション型トランジスタ１０２は、オンチップのデバイスを形成するように単一の素子に組み込まれ得る。

整流回路１００のいくつかの実施形態では、次のように動作し得る。まず、電流がアノードからカソードに流れる順バイアスの場合を検討する。いくつかの実施形態では、これは、整流器アノード１２０に印加されるＡＣ入力信号の第一の半サイクルに相当する。電圧がカソード１０８よりもアノード１０６において高くなると、ホットキャリア半導体ダイオード１０４は、順バイアスがかけられ、それにより、小さな電圧降下とともに導電性（伝導性）を帯びる。ホットキャリア半導体ダイオード１０４の（小さな電圧降下を差し引いた）導電電圧は、デプレッション型半導体１０２のソースノード１１２に印加される。ＡＣ入力信号は、デプレッション型半導体１０２のゲートノード１１４にも印加されるので、デプレッション型半導体１０２のゲート−ソース接合の非常に小さい順バイアスが実現される。

デプレッション型半導体のゲート−ソース接合の順バイアスがもたらす結果として、デプレッション型半導体１０２は、ソースノード１１２からドレインノード１１３に導電性を帯びることになる。いくつかの実施形態では、結果として生じる整流器アノード１２０と整流器カソード１１０間の電圧降下は、ホットキャリア半導体ダイオード１０４の電圧降下に、デプレッション型半導体１０２のソースノード１１２とドレインノード１１３間の抵抗が原因で生じる電圧降下を加えたものとなり得る。

ここで、電流が整流器カソード１１０から整流器アノード１２０に流れる逆バイアスの場合を検討する。いくつかの実施形態では、これは、整流器アノード１２０に印加されるＡＣ入力信号の第二の半サイクルに相当し得る。静的条件下で、ホットキャリア半導体ダイオード１０４は、遮断状態または非導電状態となり得る。その際、デプレッション型半導体１０２のソースノード１１２における電圧は、フロート状態となり得る。ゲートとソース間の電圧が、しきい値電圧以下に降下する場合、デプレッション型半導体１０２は、デプレッション型半導体のゲート−ソース接合に逆バイアスが生じる結果として、遮断状態または非導電状態となり得る。

デプレッション型半導体１０２が非導電モードにある場合、整流器回路１００は導電することをやめる。いくつかの実施形態では、ホットキャリア半導体ダイオード１０４の両端の逆電圧は、デプレッション型半導体１０２のしきい値電圧に制限され得る。それゆえに、結果として生じる整流回路１００は、低電圧高速ホットキャリア半導体ダイオード１０４のスイッチング特性とともに、高電圧デプレッション型半導体１０２の高電圧かつ低静電容量特性を持っている。いくつかの実施形態では、ホットキャリア半導体ダイオード１０４は、デプレッション型半導体のしきい値電圧を維持することだけに必要である。このように、デプレッション型半導体１０２の高速特性は、同期整流を用いる必要がなく、低い電圧降下を伴うダイオードを構成するために用いられ得る。

いくつかの実施形態では、デプレッション型半導体１０２は、電界効果トランジスタ（ＦＥＴ）を含むことができる。例えば、本発明のいくつかの実施形態に従うと、高電圧、低静電容量の整流回路は、整流回路の整流出力信号ノードに接続された高速高電圧のノーマリーオンＦＥＴ１０２と、ＦＥＴ１０２のソースノード１１２に接続されたカソード１０８とＦＥＴ１０２のゲートノード１１４に接続されたアノード１０６を有する高速低電圧のダイオード１０４とを含む。いくつかの実施形態では、ダイオード１０４はショットキーダイオードを含むことができる。いくつかの実施形態では、ダイオード１０４はシリコンショットキーダイオードである。いくつかの実施形態では、ＦＥＴは、導電チャネルとして少なくとも１つのヘテロ接合を内部に実装する高電子移動度トランジスタ（ＨＥＭＴ）回路を含む。いくつかの実施形態では、ＨＥＭＴはＧａＮ ＨＥＭＴである。

利用中および動作中において、いくつかの実施形態では、ＡＣ入力信号の第一の半サイクルに応答して、ダイオード１０４は、ＦＥＴ１０２のソースノード１１２における印加電圧、および、当該電圧とはわずかに異なる、ＦＥＴ１０２のゲートノード１１４における印加電圧を生じさせるために、順バイアスがかけられる。その際、ＦＥＴ１０２は飽和する。さらに、ＡＣ入力信号の第二の半サイクルに応じて、ダイオード１０４は、ＦＥＴ１０２のソースノード１１２を、ＦＥＴ１０２のゲートノード１１４に対してフロート状態にするために逆バイアスがかけられる。したがって、ＦＥＴ１０２は逆バイアスがかけられ、それによって、非導電モードで動作することができる。その際、ＦＥＴ１０２は、ＡＣ入力信号の第一の半サイクルの間に、整流信号出力ノードを介して整流出力信号を発することができ、ＡＣ入力信号の第二の半サイクルの間には出力はない。

図２について簡単に参照すると、図２は、図１に示した整流回路１００の整流器静的順方向特性図を示すグラフである。示されているように、順バイアス（導電）モードでの整流回路１００の静的特性は、一旦、印加電圧がホットキャリア半導体ダイオード１０４の電圧降下を超えると、ほぼ線形の電圧−電流間の相関関係をもたらす。示されているように、試験した実施形態において、ホットキャリア半導体ダイオード１０４の電圧降下は、約０．４Ｖであった。さらに、電圧−電流曲線の傾きは、試験したデプレッション型半導体１０２のソースノード１１２とドレインノード１１３との間の抵抗に相当する。

ここで、図３を簡単に参照すると、図３は本発明のいくつかの実施形態に従った整流回路１００の逆方向特性のグラフを示す。逆バイアス（非導電）モードでの整流回路１００の静的特性は、約５００Ｖの印加逆電圧で、約８００μＡに達するリーク電流を図示している。いくつかの実施形態では、リーク電流は、デプレッション型半導体１０２のドレインノード１１３とゲートノード１１４間のリーク電流に起因し得る。

整流回路１００は、逆バイアス電圧についてほぼ非線形な静電容量特性を含むことができる。いくつかの実施形態では、整流回路１００の全静電容量は、ホットキャリア半導体ダイオード１０４とデプレッション型半導体１０２のドレイン−ソース間の静電容量との直列の組合せである。この点について、全静電容量は、次式のように表すことができる：

ただし、Ｃ_DeplModeは、デプレッション型半導体１０２のドレイン−ソース間の静電容量であり、Ｃ_Diodeは、ホットキャリア半導体ダイオード１０４の静電容量である。

例として、図４を簡単に参照すると、図４は、本発明のいくつかの実施形態に従った整流回路１００の逆電圧と静電容量との特性図を示すグラフである。示されているように、整流回路１００の両端の逆電圧が、デプレッション型半導体１０２のしきい値電圧未満であるとき、デプレッション型半導体１０２は導電して、整流回路１００の全静電容量は、ホットキャリア半導体ダイオード１０４の逆バイアス静電容量によって占められ得る。整流回路１００の両端の逆電圧は、デプレッション型半導体１０２のしきい値電圧を超えるとき、デプレッション型半導体１０２は、非導電モードとなり、整流回路１００の全静電容量は、デプレッション型半導体１０２の出力静電容量とホットキャリア半導体ダイオード１０４の逆静電容量との直列の組合せである。したがって、示されているように、整流回路１００の静電容量は、逆バイアスがデプレッション型半導体のしきい値（いくつかの実施形態によると、約２．５Ｖ）を超えたときに著しく降下する。低い逆電圧−静電容量を提供することで、整流回路１００は、さらに増したスイッチング速度をもたらすことができる。

いくつかの実施形態では、本明細書において記載される整流回路１００は、逆導電特性をもたらすために、低電圧高速スイッチング素子によって補われ得る。例えば、ここで、図５を参照すると、図５は、本発明のいくつかの実施形態に従った、逆導電性カソードスイッチの回路図である。逆導電性スイッチ５００は、逆導電性スイッチ５００のドレインノード５３０と接続されるドレインノード５１３を有するデプレッション型半導体５０２を含む。ホットキャリア半導体ダイオード５０４は、デプレッション型半導体５０２のソースノード５１２に接続されるカソード５０８を含む。いくつかの実施形態では、ホットキャリア半導体ダイオード５０４は、さらに、デプレッション型半導体５０２のゲートノード５１４に接続されるアノード５０６も含む。逆導電性スイッチ５００は、ホットキャリア半導体ダイオード５０４のアノード５０６とデプレッション型半導体５０２のゲートノード５１４に接続されるソースノード５３４を含むことができる。

いくつかの実施形態では、逆トランジスタ５２０は、ホットキャリア半導体ダイオード５０４のカソード５０８とデプレッション型半導体５０２のソートノード５１２とに接続されるコントロールノード５５２を含む。逆トランジスタ５２０のエミッタノード５２４は、逆導電性スイッチ５００のソースノード５３４、ホットキャリア半導体ダイオード５０４のアノード５０６、および、デプレッション型半導体５０２のゲートノード５１４に接続され得る。

いくつかの実施形態では、逆トランジスタ５２０は、任意の低電圧高速のノーマリーオフスイッチを含む。例えば、それはシリコンＭＯＳＦＥＴ、二重拡散金属酸化物半導体（ＤＭＯＳ）などを含み、高速バイポーラ接合トランジスタ（例えば、数ある中でも、シリコンゲルマニウム（ＳｉＧｅ）ヘテロ接合バイポーラトランジスタ、ＳｉＣバイポーラトランジスタ、および／または、ＧａＡｓ ＨＢＴ（ヘテロ接合バイポーラトランジスタ））を含むことができる。

いくつかの実施形態では、逆トランジスタ５２０は、逆導電性スイッチ５００のベースノード５３２に接続されるベースノード５２３を含むことができる。このように、ベースノード５２３は、逆トランジスタ５２０に、ソースノード５１２からデプレッション型半導体５０２のゲートノード５１４へ導電させる信号を受信でき、デプレッション型半導体５０２はソース端子５１２からドレイン端子５１３への導電性を帯びる。このように、逆導電性スイッチ５００は、ドレインノード５３０からソースノード５３４へ選択的に導電する。

いくつかの実施形態では、例えば、逆トランジスタ５２０および対応するホットキャリア半導体ダイオード５０４は、ゲート駆動回路を含むより大型のチップに集積される。いくつかの実施形態では、スイッチ５００のデプレッション型半導体５０２も、当該チップに集積されるか、および／または、独立した構成要素となり得る。

本明細書で説明されてはいないが、本明細書に記載された整流回路および／または逆導電性スイッチの複合的なものは、互いに組み合わせて用いることができ、多相ＡＣ入力信号を受信および／または整流する、全波整流器および／または整流器を提供する。

本明細書および図面において、本発明の典型的な実施形態が開示されている。そこで、具体的な用語を使っていたとしても、それらは、一般的かつ説明的な意味のみで用いられ、特許請求の範囲における請求項の限定を目的とするために用いられるものではない。

Claims (22)

1. 整流回路であって、
   前記整流回路の整流信号出力ノードに接続された出力を有するデプレッション型半導体と、
   前記デプレッション型半導体のソースに接続されたカソードと前記デプレッション型半導体のゲートノードに接続されたアノードとを有するホットキャリア半導体ダイオードと、
   前記ホットキャリア半導体ダイオードのアノードと前記デプレッション型半導体のゲートノードに接続され、交流電流（ＡＣ）入力信号を受信するように構成された交流電流（ＡＣ）入力ノードと
   を含む整流回路。
2. 前記ＡＣ入力信号の第一の半サイクルに応答して、
   前記ホットキャリア半導体ダイオードは、順バイアスがかけられ、前記デプレッション型半導体のソースノードにおける印加電圧と、該電圧とわずかに異なり、前記デプレッション型半導体に順バイアスをかける、前記デプレッション型半導体のゲートノードにおける印加電圧とを生じ、
   前記ＡＣ入力信号の第二の半サイクルに応答して、
   前記ホットキャリア半導体ダイオードは、逆バイアスがかけられ、前記デプレッション型半導体のゲートノードに対して、前記デプレッション型半導体のソースノードをフロート状態にし、
   それにより、前記デプレッション型半導体が、前記ＡＣ入力信号の少なくとも第一の半サイクルの間に、整流信号出力ノードを介して整流出力信号を発生させるときに、前記デプレッション型半導体に逆バイアスがかかること
   を特徴とする請求項１に記載の整流回路。
3. 前記ホットキャリア半導体ダイオードは、ショットキーダイオードを含むこと
   を特徴とする請求項１に記載の整流回路。
4. 前記デプレッション型半導体は、導電チャネルとして少なくとも１つのヘテロ接合を実装する高電子移動度トランジスタ（ＨＥＭＴ）を含むこと
   を特徴とする請求項１に記載の整流回路。
5. 前記ホットキャリア半導体ダイオードは、シリコンショットキーダイオードを含むこと
   を特徴とする請求項１に記載の整流回路。
6. 前記デプレッション型半導体は、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を含むこと
   を特徴とする請求項１に記載の整流回路。
7. 前記ホットキャリア半導体ダイオードは、シリコンショットキーダイオードを含み、
   前記デプレッション型半導体は、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を含み、
   前記ＡＣ入力信号の第一の半サイクルが、前記ＡＣ入力ノードに印加されたときに、前記ＡＣ入力ノードと前記整流信号出力ノードとの間の電圧降下は、ショットキーダイオードの順バイアスの電圧降下と、前記窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）のソース−ドレイン間の抵抗に起因する電圧降下との合計からなること
   を特徴とする請求項１に記載の整流回路。
8. 逆導電性カソードスイッチであって、
   前記逆導電性カソードスイッチのドレインノードに接続されたドレインノードを有するデプレッション型半導体と、
   前記デプレッション型半導体のソース入力に接続されたカソードノードと、前記デプレッション型半導体のゲートノードおよび前記スイッチのソースノードに接続されたアノードとを有するホットキャリア半導体ダイオードと、
   受信したスイッチング信号に応答して、前記デプレッション型半導体のソースノードと前記デプレッション型半導体のゲートノード間の導電接続を選択的に提供するように動作可能な逆トランジスタと
   を含む逆導電性カソードスイッチ。
9. 交流電流（ＡＣ）入力信号の第一の半サイクルに応答して、
   前記ホットキャリア半導体ダイオードは、順バイアスがかけられ、前記デプレッション型半導体のソースノードにおける印加電圧と、該電圧とわずかに異なる前記デプレッション型半導体のゲートノードにおける印加電圧とを生じ、デプレッション型半導体を飽和させ、
   前記ＡＣ入力信号の第二の半サイクルおよび前記逆トランジスタで受信されたスイッチング信号に応答して、
   前記逆トランジスタは飽和状態となり、前記デプレッション型半導体のソースノードにおける印加電圧と、該電圧とわずかに異なる前記デプレッション型半導体のゲートノードにおける印加電圧とを生じ、それにより、前記デプレッション型半導体を飽和させ、
   前記スイッチのドレインノードから前記逆トランジスタを通って前記スイッチのソースノードへの逆導電を可能にすること
   を特徴とする請求項８に記載の逆導電性カソードスイッチ。
10. 前記ホットキャリア半導体ダイオードは、ショットキーダイオードを含むこと
    を特徴とする請求項８に記載の逆導電性カソードスイッチ。
11. 前記デプレッション型半導体は、導電チャネルとして少なくとも１つのヘテロ接合を実装する高電子移動度トランジスタ（ＨＥＭＴ）を含むこと
    を特徴とする請求項８に記載の逆導電性カソードスイッチ。
12. 前記ホットキャリア半導体ダイオードは、シリコンショットキーダイオードを含むこと
    を特徴とする請求項８に記載の逆導電性カソードスイッチ。
13. 前記デプレッション型半導体は、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を含むこと
    を特徴とする請求項８に記載の逆導電性カソードスイッチ。
14. 前記ホットキャリア半導体ダイオードは、シリコンショットキーダイオードを含み、
    前記デプレッション型半導体は、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を含み、
    前記ＡＣ入力信号の第一の半サイクルが、前記ＡＣ入力ノードに印加されたときに、前記ＡＣ入力ノードと前記整流信号出力ノードとの間の電圧降下は、ショットキーダイオードの順バイアスの電圧降下と、前記窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）のソース−ドレイン間の抵抗に起因する電圧降下との合計からなること
    を特徴とする請求項８に記載の逆導電性カソードスイッチ。
15. 前記逆トランジスタは、コレクタ端子、ベース端子およびエミッタ端子を有するバイポーラ接合トランジスタを含み、
    前記コレクタ端子は、前記デプレッション型半導体のソースノードに接続され、
    前記エミッタ端子は、前記ホットキャリア半導体ダイオードのアノードに接続され、
    前記ベース端子は、前記スイッチング信号を受信するように構成されること
    を特徴とする請求項８に記載の逆導電性カソードスイッチ。
16. 高電圧低静電容量の整流回路であって、
    前記整流回路の整流信号出力ノードに接続された、高速高電圧のノーマリーオン電界効果トランジスタ（ＦＥＴ）と、
    前記ＦＥＴのソースノードに接続されたカソードと、前記ＦＥＴのゲートノードおよび交流電流（ＡＣ）入力信号を受信する交流電流（ＡＣ）入力ノードの両方に接続されたアノードとを有する高速低電圧のダイオードと
    を含む高電圧低静電容量の整流回路。
17. 前記ＡＣ入力信号の第一の半サイクルに応答して、
    前記ダイオードは、順バイアスがかけられ、前記ＦＥＴのソースにおける印加電圧と、該電圧とわずかに異なり、前記ＦＥＴのゲートにおける印加電圧とを生じ、それにより、前記ＦＥＴを飽和させ、
    前記ＡＣ入力信号の第二の半サイクルに応答して、
    前記ダイオードは、逆バイアスがかけられ、前記ＦＥＴのゲートノードに対して、前記ＦＥＴのソースノードをフロート状態にし、
    それにより、前記ＦＥＴに逆バイアスをかけ、前記ＡＣ入力信号の少なくとも第一の半サイクルの間に、前記ＦＥＴが前記整流信号出力ノードを介して整流出力信号を発生すること
    を特徴とする請求項１６に記載の整流回路。
18. 前記ダイオードは、ショットキーダイオードを含むこと
    を特徴とする請求項１６に記載の整流回路。
19. 前記ＦＥＴは、導電チャネルとして少なくとも１つのヘテロ接合を実装する高電子移動度トランジスタ（ＨＥＭＴ）を含むこと
    を特徴とする請求項１６に記載の整流回路。
20. 前記ダイオードは、シリコンショットキーダイオードを含むこと
    を特徴とする請求項１６に記載の整流回路。
21. 前記ＦＥＴは、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を含むこと
    を特徴とする請求項１６に記載の整流回路。
22. 前記ダイオードは、シリコンショットキーダイオードを含み、
    前記ＦＥＴは、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を含み、
    前記ＡＣ入力信号の第一の半サイクルが、前記ＡＣ入力ノードに印加されたときに、前記ＡＣ入力ノードと前記整流信号出力ノードとの間の電圧降下は、ショットキーダイオードの順バイアスの電圧降下と、前記窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）のソース−ドレイン間の抵抗に起因する電圧降下との合計からなること
    を特徴とする請求項１６に記載の整流回路。

Images