CN113471281A - 半导体场效应管 - Google Patents

半导体场效应管 Download PDF

Info

Publication number
CN113471281A
CN113471281A CN202110636472.6A CN202110636472A CN113471281A CN 113471281 A CN113471281 A CN 113471281A CN 202110636472 A CN202110636472 A CN 202110636472A CN 113471281 A CN113471281 A CN 113471281A
Authority
CN
China
Prior art keywords
hemt device
rectifier
voltage
module
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110636472.6A
Other languages
English (en)
Inventor
李百奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN202110636472.6A priority Critical patent/CN113471281A/zh
Publication of CN113471281A publication Critical patent/CN113471281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请公开了一种半导体场效应管，包括：HEMT器件、整流模块、分压模块，HEMT器件包括：源极、漏极和栅极，整流模块的一端连接HEMT器件的栅极，整流模块的另一端连接HEMT器件的源极，分压模块的一端用于接收驱动电压，分压模块的另一端连接HEMT器件的栅极。通过在HEMT器件的栅极和源极之间并联整流模块，当栅极的驱动电压过高时，整流模块即会导通，并通过分压模块进行分压，防止施加在栅极上的驱动电压过高。

Description

半导体场效应管
技术领域
本申请涉及半导体技术领域，尤其是涉及一种半导体场效应管。
背景技术
氮化镓(GaN)及铝镓氮(AlGaN)具有宽禁带、高击穿场强、高电子饱和速度等特点，在基于AlGaN/GaN异质结的高迁移率场效应管(High Electron Mobility Transistor,HEMT)中，其电子沟道由异质结界面处的二维自由电子气(2-Dimensional Electron Gas,2DEG)提供。相关技术中的HEMT器件，在快速开关过程中，由于电磁噪声等因素，将不可避免地存在栅极电压过载的问题，当栅极驱动电压过高时，将会极大地降低栅极的寿命，甚至导致栅极直接击穿。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种半导体场效应管，能够在栅极驱动电压过高时对栅极进行保护。
根据本申请实施例的半导体场效应管，包括：HEMT器件、整流模块、分压模块，所述HEMT器件包括：源极、漏极和栅极，所述整流模块的一端连接所述HEMT器件的栅极，所述整流模块的另一端连接所述HEMT器件的源极，所述分压模块的一端用于接收驱动电压，所述分压模块的另一端连接所述HEMT器件的栅极。
根据本申请实施例的半导体场效应管，至少具有如下有益效果：通过在HEMT器件的栅极和源极之间并联整流模块，当栅极的驱动电压过高时，整流模块即会导通，并通过分压模块进行分压，防止施加在栅极上的驱动电压过高。
根据本申请的一些实施例，所述HEMT器件为增强型HEMT，所述整流模块的正极连接所述HEMT器件的栅极，所述整流模块的负极连接所述HEMT器件的源极。
根据本申请的一些实施例，所述HEMT器件还包括：衬底、缓冲层、势垒层、耗尽层，所述HEMT器件的缓冲层设置在所述HEMT器件的衬底上，所述HEMT器件的势垒层设置在所述HEMT器件的缓冲层上，所述HEMT器件的耗尽层设置在所述HEMT器件的势垒层上，所述HEMT器件的栅极设置在所述HEMT器件的耗尽层上，所述HEMT器件的源极和漏极设置在所述HEMT器件的缓冲层上。
根据本申请的一些实施例，所述HEMT器件为耗尽型HEMT，所述整流模块的负极连接所述HEMT器件的栅极，所述整流模块的正极连接所述HEMT器件的源极。
根据本申请的一些实施例，所述整流模块包括至少一个整流器件，所述至少一个整流器件形成所述整流模块。
根据本申请的一些实施例，所述整流器件包括：衬底、缓冲层、势垒层、耗尽层、阳极、阴极，所述整流器件的缓冲层设置在所述整流器件的衬底上，所述整流器件的势垒层设置在所述整流器件的缓冲层上，所述整流器件的耗尽层设置在所述整流器件的势垒层上，所述整流器件的阳极分别连接所述整流器件的缓冲层和耗尽层，所述整流器件的阴极连接所述整流器件的缓冲层。
根据本申请的一些实施例，所述整流器件包括：衬底、缓冲层、势垒层、阳极、阴极，所述整流器件的缓冲层设置在所述整流器件的衬底上，所述整流器件的势垒层设置在所述整流器件的缓冲层上，所述整流器件的阳极设置在所述整流器件的势垒层上，所述整流器件的阴极设置在所述整流器件的缓冲层上。
根据本申请的一些实施例，所述分压模块包括至少一个分压电阻，所述至少一个分压电阻形成所述分压模块。
根据本申请的一些实施例，所述分压电阻包括：衬底、缓冲层、势垒层、第一欧姆电极、第二欧姆电极，所述分压电阻的缓冲层设置在所述分压电阻的衬底上，所述分压电阻的势垒层设置在所述分压电阻的缓冲层上，所述分压电阻的第一欧姆电极和所述分压电阻的第二欧姆电极分别连接所述分压电阻的缓冲层。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
下面结合附图和实施例对本申请做进一步的说明，其中：
图1为本申请实施例半导体场效应管的模块图；
图2为本申请实施例HEMT器件的示意图；
图3为本申请一实施例整流器件的示意图；
图4为图3实施例整流器件的一测试电路图；
图5为图4测试电路在不同电阻大小情况下的电流电压曲线图；
图6为图3实施例整流器件的另一测试电路图；
图7为图6测试电路在不同数量整流器件情况下的电流电压曲线图；
图8为图6测试电路在不同数量整流器件情况下整流器件上的电压与输入电压的关系曲线图；
图9为本申请另一实施例整流器件的示意图；
图10为本申请实施例分压电阻的示意图；
图11为本申请一实施例半导体场效应管的示意图；
图12为图11实施例中在分压模块的电阻大小不同的情况下驱动电流与驱动电压的关系曲线图；
图13为图11实施例中在分压模块的电阻大小不同的情况下栅极电压与驱动电压的关系曲线图；
图14为图11实施例中在分压模块的电阻大小不同的情况下漏极电流与驱动电压的关系曲线图；
图15为现有技术中HEMT器件栅极电流随时间变化的曲线图；
图16为图11实施例驱动电流随时间变化的曲线图；
图17为现有技术中HEMT器件在栅压偏置测试前后的栅极电流电压曲线图；
图18为图11实施例在驱动电压偏置测试前后驱动电流电压和栅极电流电压的曲线图。
附图标记：
HEMT器件110、整流模块120、分压模块130。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本申请的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。
一些实施例，参照图1，本申请提出一种半导体场效应管，包括：HEMT器件110、整流模块120、分压模块130，HEMT器件110包括：源极、漏极和栅极，整流模块120的一端连接HEMT器件110的栅极，整流模块120的另一端连接HEMT器件110的源极，分压模块130的一端用于接收驱动电压，分压模块130的另一端连接HEMT器件110的栅极。
具体示例，本申请的整流模块120具有单向导电性，可以由至少一个整流二极管组成。当施加在HEMT器件110的栅极上的驱动电压大小小于整流模块120的开启电压时，整流模块120处于截止状态，驱动电压全部施加在HEMT器件110的栅极上；当施加在HEMT器件110的栅极上的驱动电压过大，并大于整流模块120的开启电压时，整流模块120处于导通状态，电流即会流经整流模块120，驱动电压会施加在分压模块130和整流模块120上。通过设置整流模块120的开启电压的大小，使开启电压与栅极的安全电压大小相同，当驱动电压过载时(大于栅极安全电压)，整流模块120即会导通，驱动电压由分压模块130和整流模块120分压，施加在栅极的电压大小与开启电压的大小相同，防止栅极电压过大击穿HEMT器件110。
本申请的HEMT器件110、整流模块120、分压模块130可以为集成在同一衬底上的独立器件，也可以为通过引线或其他方式连接在一起的多个器件的组合结构。
一些实施例，HEMT器件110为增强型HEMT，整流模块120的正极连接HEMT器件110的栅极，整流模块120的负极连接HEMT器件110的源极。增强型HEMT的阈值电压为正，因此将整流模块120的正极连接HEMT器件110的栅极，当驱动电压大于整流模块120的开启电压时，整流模块120即可起到栅极过载保护的作用。
一些实施例，参照图2，HEMT器件110还包括：衬底、缓冲层、势垒层、耗尽层，HEMT器件110的缓冲层设置在HEMT器件110的衬底上，HEMT器件110的势垒层设置在HEMT器件110的缓冲层上，HEMT器件110的耗尽层设置在HEMT器件110的势垒层上，HEMT器件110的栅极设置在HEMT器件110的耗尽层上，HEMT器件110的源极和漏极设置在HEMT器件110的缓冲层上。示意性实施例，HEMT器件110的衬底为硅衬底，缓冲层为GaN，势垒层为AlGaN，耗尽层为P-GaN，通过在栅极与势垒层之间插入耗尽层，实现增强型HEMT。在一些其他实施例中，也可以为槽栅增强型、氟离子注入增强型等结构，异质结也可以为其它材料(如AlGaAs/GaAs)，其具体设置方式为本领域技术人员已知的，此处不再一一赘述。
一些实施例，HEMT器件110为耗尽型HEMT，整流模块120的负极连接HEMT器件110的栅极，整流模块120的正极连接HEMT器件110的源极。耗尽型HEMT的阈值电压为负，当驱动电压的大小(绝对值大小)在安全电压范围内时，耗尽型HEMT即可正常开关，当驱动电压的大小(绝对值大小)过大时，整流模块120即会导通，以达到栅极过载保护的目的。其原理与增强型HEMT的原理相似，此处不再一一赘述。
一些实施例，整流模块120包括至少一个整流器件，至少一个整流器件形成整流模块120。整流器件的数量可以为一个或多个，多个整流器件可以以串联或并联的方式形成整流模块120，以提高整流模块120的开启电压。
一些实施例，参照图3，整流器件包括：衬底、缓冲层、势垒层、耗尽层、阳极、阴极，整流器件的缓冲层设置在整流器件的衬底上，整流器件的势垒层设置在整流器件的缓冲层上，整流器件的耗尽层设置在整流器件的势垒层上，整流器件的阳极分别连接整流器件的缓冲层和耗尽层，整流器件的阴极连接整流器件的缓冲层。本申请的整流器件也采用异质结结构，且结构与HEMT器件110相似，方便整流器件与HEMT器件110在片内集成。
参照图4，为图3实施例的整流器件的一测试电路图，为一个整流器件与一个电阻串联。图5为图4测试电路中串联电阻阻值为0Ω，10Ω，20Ω，50Ω，100Ω时，输入的电压与电流的关系曲线图，串联电阻阻值增加时，开启电压不变，电流降低。
参照图6，为图3实施例整流器件的另一测试电路图，N个整流器件和一个电阻(R＝50Ω)串联，得到图7中包含不同个数(N＝1，2，3，4)的串联整流器件时的电流电压曲线图，串联整流器件数量增加时，电流开启电压增加，开启之后的电流主要由串联电阻决定。
参照图8，为图6测试电路的串联N个(N＝1，2，3，4)整流器件时，整流器件上的电压与输入电压的关系曲线图，其中VL为施加在全部整流器件上的电压；串联整流器件开启之前，加在串联整流器件上电压为输入电压；串联整流器件开启之后，随输入电压的增加，加在串联整流器件上的电压变化缓慢，近似于电压钳位；串联整流器件的数量增加时，加在串联整流器件上的电压即钳位电压增加。
一些实施例，参照图9，整流器件包括：衬底、缓冲层、势垒层、阳极、阴极，整流器件的缓冲层设置在整流器件的衬底上，整流器件的势垒层设置在整流器件的缓冲层上，整流器件的阳极设置在整流器件的势垒层上，整流器件的阴极设置在整流器件的缓冲层上。阳极与势垒层之间为肖特基接触，用于形成肖特基二极管，阴极与缓冲层之间为欧姆接触，用于形成整流器件的阴极，图9中的阴极设置为两个分隔的结构，在一些其他实施例中，也可以只为一个阴极结构。
一些实施例，分压模块130包括至少一个分压电阻，至少一个分压电阻形成分压模块130。分压电阻可以为多个电阻串联、并联的结构，以实现设计需要的电阻值大小。
一些实施例，参照图10，分压电阻包括：衬底、缓冲层、势垒层、第一欧姆电极、第二欧姆电极，分压电阻的缓冲层设置在分压电阻的衬底上，分压电阻的势垒层设置在分压电阻的缓冲层上，分压电阻的第一欧姆电极和分压电阻的第二欧姆电极分别连接分压电阻的缓冲层。示例，分压电阻的衬底、缓冲层、势垒层的材料与HEMT器件110相同，方便在片内集成。通过改变2DEG沟道的宽度和长度，可以改变其电流导通能力，起到调节电阻阻值的作用。
下面以一个具体实施例为例，详细描述本申请的半导体场效应管。参照图11，HEMT器件110设置为增强型HEMT，整流模块120设置为三个串联的整流器件，正极连接HEMT器件110的栅极，负极连接HEMT器件110的源极，栅极通过分压模块130接收驱动电压。HEMT器件110的栅极安全工作电压记为VGS,ON，整流器件的开启电压记为VT，因此整流模块120的开启电压为3VT，施加在HEMT器件110的栅极上的电压记为VGS，VGS与在整流模块120上施加的电压大小相同，输入的驱动电压记为VGS,in。当VGS,in＜3VT时，VGS＝VGS,in；当VGS,in＞3VT，VGS＝3VT。过载电压施加在了分压模块130上，实现了栅极过载保护。
参照图12，为分压模块130的电阻为10Ω，20Ω，50Ω，100Ω时，输入的驱动电流与驱动电压的关系曲线图，分压模块的电阻阻值增加时，输入的驱动电流降低。
参照图13，为分压模块130的电阻为10Ω，20Ω，50Ω，100Ω时，HEMT器件上的栅极电压与驱动电压的关系曲线图，由图可知，当整流模块开启之后，HEMT器件上的栅极电压被限制。
参照图14，为没有过载保护的HEMT器件(最上侧曲线)，和具有过载保护的HEMT器件，且当其中分压模块130的电阻为10Ω，20Ω，50Ω，100Ω时，漏极电流与驱动电压的关系曲线图。引入过载保护，随着分压模块电阻阻值的增加，器件可以工作在更高的驱动电压，同时，漏极电流基本保持不变。
参照图15，为现有技术中HEMT器件栅极电流随时间变化的曲线图，当栅极电压为10V时，HEMT器件经过110秒后被击穿；参照图16，为图11实施例驱动电流随时间变化的曲线图，当驱动电压为10V时，在10000秒时间内，驱动电流保持稳定，大大提高了HEMT器件的使用寿命。
参照图17，为现有技术中HEMT器件在栅压偏置测试前后的栅极电流电压曲线图，在经过10V栅压偏置测试后，对栅极的影响较大。图18为图11实施例在10V驱动电压偏置测试前(实线)后(虚线)的驱动电流与驱动电压曲线图和HEMT器件栅极电流电压曲线图，在经过偏压测试后，对本实施例HEMT器件栅极的影响较小。
本申请的描述中，参考术语“一些实施例”、“示意性实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
上面结合附图对本申请实施例作了详细说明，但是本申请不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本申请宗旨的前提下作出各种变化。此外，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

Claims (9)

1.半导体场效应管，其特征在于，包括：
HEMT器件，所述HEMT器件包括：源极、漏极和栅极；
整流模块，所述整流模块的一端连接所述HEMT器件的栅极，所述整流模块的另一端连接所述HEMT器件的源极；
分压模块，所述分压模块的一端用于接收驱动电压，所述分压模块的另一端连接所述HEMT器件的栅极。
2.根据权利要求1所述的半导体场效应管，其特征在于，所述HEMT器件为增强型HEMT，所述整流模块的正极连接所述HEMT器件的栅极，所述整流模块的负极连接所述HEMT器件的源极。
3.根据权利要求2所述的半导体场效应管，其特征在于，所述HEMT器件还包括：衬底、缓冲层、势垒层、耗尽层，所述HEMT器件的缓冲层设置在所述HEMT器件的衬底上，所述HEMT器件的势垒层设置在所述HEMT器件的缓冲层上，所述HEMT器件的耗尽层设置在所述HEMT器件的势垒层上，所述HEMT器件的栅极设置在所述HEMT器件的耗尽层上，所述HEMT器件的源极和漏极设置在所述HEMT器件的缓冲层上。
4.根据权利要求1所述的半导体场效应管，其特征在于，所述HEMT器件为耗尽型HEMT，所述整流模块的负极连接所述HEMT器件的栅极，所述整流模块的正极连接所述HEMT器件的源极。
5.根据权利要求1至4任一项所述的半导体场效应管，其特征在于，所述整流模块包括至少一个整流器件，所述至少一个整流器件形成所述整流模块。
6.根据权利要求5所述的半导体场效应管，其特征在于，所述整流器件包括：衬底、缓冲层、势垒层、耗尽层、阳极、阴极，所述整流器件的缓冲层设置在所述整流器件的衬底上，所述整流器件的势垒层设置在所述整流器件的缓冲层上，所述整流器件的耗尽层设置在所述整流器件的势垒层上，所述整流器件的阳极分别连接所述整流器件的缓冲层和耗尽层，所述整流器件的阴极连接所述整流器件的缓冲层。
7.根据权利要求5所述的半导体场效应管，其特征在于，所述整流器件包括：衬底、缓冲层、势垒层、阳极、阴极，所述整流器件的缓冲层设置在所述整流器件的衬底上，所述整流器件的势垒层设置在所述整流器件的缓冲层上，所述整流器件的阳极设置在所述整流器件的势垒层上，所述整流器件的阴极设置在所述整流器件的缓冲层上。
8.根据权利要求1至4任一项所述的半导体场效应管，其特征在于，所述分压模块包括至少一个分压电阻，所述至少一个分压电阻形成所述分压模块。
9.根据权利要求8所述的半导体场效应管，其特征在于，所述分压电阻包括：衬底、缓冲层、势垒层、第一欧姆电极、第二欧姆电极，所述分压电阻的缓冲层设置在所述分压电阻的衬底上，所述分压电阻的势垒层设置在所述分压电阻的缓冲层上，所述分压电阻的第一欧姆电极和所述分压电阻的第二欧姆电极分别连接所述分压电阻的缓冲层。
CN202110636472.6A 2021-06-08 2021-06-08 半导体场效应管 Pending CN113471281A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110636472.6A CN113471281A (zh) 2021-06-08 2021-06-08 半导体场效应管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110636472.6A CN113471281A (zh) 2021-06-08 2021-06-08 半导体场效应管

Publications (1)

Publication Number Publication Date
CN113471281A true CN113471281A (zh) 2021-10-01

Family

ID=77869251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110636472.6A Pending CN113471281A (zh) 2021-06-08 2021-06-08 半导体场效应管

Country Status (1)

Country Link
CN (1) CN113471281A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140098585A1 (en) * 2012-10-09 2014-04-10 Kabushiki Kaisha Toshiba Rectifying circuit and semiconductor device
CN104183484A (zh) * 2013-05-22 2014-12-03 古河电气工业株式会社 半导体装置
CN105264774A (zh) * 2013-06-07 2016-01-20 株式会社电装 半导体装置的保护电路
US20170194477A1 (en) * 2013-09-10 2017-07-06 Delta Electronics, Inc. Semiconductor device
WO2019012293A1 (en) * 2017-07-14 2019-01-17 Cambridge Enterprise Limited POWER SEMICONDUCTOR DEVICE WITH AUXILIARY GRID STRUCTURE

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140098585A1 (en) * 2012-10-09 2014-04-10 Kabushiki Kaisha Toshiba Rectifying circuit and semiconductor device
CN104183484A (zh) * 2013-05-22 2014-12-03 古河电气工业株式会社 半导体装置
CN105264774A (zh) * 2013-06-07 2016-01-20 株式会社电装 半导体装置的保护电路
US20170194477A1 (en) * 2013-09-10 2017-07-06 Delta Electronics, Inc. Semiconductor device
WO2019012293A1 (en) * 2017-07-14 2019-01-17 Cambridge Enterprise Limited POWER SEMICONDUCTOR DEVICE WITH AUXILIARY GRID STRUCTURE

Similar Documents

Publication Publication Date Title
US9171836B2 (en) Method of forming electronic components with increased reliability
US8390030B2 (en) Nitride semiconductor device
US8766275B2 (en) Composite semiconductor device
US9431391B2 (en) Gallium nitride hemt device with a mosfet in series coupled to diodes for protection of high-voltage
US7538366B2 (en) Nitride semiconductor device
USRE45989E1 (en) Semiconductor device and method for driving the same
US8552471B2 (en) Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same
US9082691B2 (en) Nitride semiconductor device
KR101539531B1 (ko) 반도체 장치
US8975640B2 (en) Heterojunction semiconductor device and manufacturing method
US10818786B1 (en) III-V semiconductor device with integrated protection functions
US9300223B2 (en) Rectifying circuit and semiconductor device
JP2006351691A (ja) 半導体装置
US10128829B2 (en) Composite semiconductor device
US20160172352A1 (en) Power Semiconductor Device with Improved Stability and Method for Producing the Same
US10003331B2 (en) Semiconductor device including normally-off type transistors and normally-on type transistor connected series
CN113471281A (zh) 半导体场效应管
WO2017170867A1 (ja) 半導体デバイス
CN113471282A (zh) 半导体场效应管
CN117578656A (zh) 电路系统、用于操作电路系统的方法
US20150171228A1 (en) Schottky barrier diode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination