CN113471076A - 具有场板结构的晶体管沟槽 - Google Patents

具有场板结构的晶体管沟槽 Download PDF

Info

Publication number
CN113471076A
CN113471076A CN202110326480.0A CN202110326480A CN113471076A CN 113471076 A CN113471076 A CN 113471076A CN 202110326480 A CN202110326480 A CN 202110326480A CN 113471076 A CN113471076 A CN 113471076A
Authority
CN
China
Prior art keywords
trench
forming
region
transistor
vertical component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110326480.0A
Other languages
English (en)
Inventor
索米特拉·拉杰·梅赫罗特拉
贝恩哈德·格罗特
柳博·拉迪克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN113471076A publication Critical patent/CN113471076A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种方法包括在沟槽中形成单独的导电沟槽结构，接着去除所述导电结构中的一个导电结构的上部部分，其中剩余部分充当晶体管的场板。去除所述上部部分包括形成第二沟槽。所述第二沟槽填充有栅极材料，所述栅极材料用作所述晶体管的栅极。所述晶体管包括在所述沟槽的一侧的所述晶体管的源极区和在所述沟槽的另一侧的所述晶体管的漏极区，其中所述漏极区包括位于半导体材料的上部部分的一部分。所述晶体管包括沟道区，所述沟道区具有沿沟槽的侧壁安置的一部分。

Description

具有场板结构的晶体管沟槽
技术领域
本发明大体上涉及半导体装置，且更具体地，涉及在沟槽中具有栅极结构的晶体管。
背景技术
一些类型的晶体管包括位于衬底的沟槽中的晶体管结构。例如，一些类型的晶体管包括位于沟槽中的栅极结构和场板结构。
发明内容
在一个或多个实施方式中，一种用于制造晶体管装置的方法包括：
在半导体材料的衬底中形成第一沟槽，所述第一沟槽包括半导体材料的第一竖直组成侧壁和半导体材料的第二竖直组成侧壁；
在所述第一沟槽中形成场板材料层；
将所述第一沟槽中的所述场板材料层分离成第一导电结构和第二导电结构，所述第一导电结构在侧向上位于更靠近所述第一竖直组成侧壁处，并且所述第二导电结构在侧向上位于更靠近所述第二竖直组成侧壁处；
形成第二沟槽，其中形成所述第二沟槽去除所述第一导电结构的上部部分并保留所述第一导电结构的下部部分，其中所述下部部分充当晶体管的场板；
形成所述晶体管的栅极结构，其中形成所述栅极结构包括在所述第二沟槽中形成栅极材料；
形成所述晶体管的源极区；
形成所述晶体管的漏极区，所述第一沟槽在侧向上位于所述源极区的一部分与所述漏极区的一部分之间，其中与所述漏极区的所述一部分相比，所述源极区的所述一部分在侧向上位于更靠近所述第一竖直组成侧壁处，所述漏极区包括位于所述半导体材料的上部部分的一部分；
其中所述晶体管包括沟道区，所述沟道区包括沿所述第一竖直组成侧壁安置的一部分。
可选地，所述方法另外包括：
去除所述第二导电结构。
可选地，所述方法包括用电介质材料填充因去除所述第二导电结构而产生的开口的至少一部分。
可选地，所述方法另外包括封闭开口以产生气隙，所述气隙包括位于已去除所述第二导电结构的空间中的一部分。
可选地，所述方法另外包括用电介质材料填充已去除所述第二导电结构的空间。
可选地，所述第二导电结构是浮动导电结构且不电耦合到包括所述晶体管的集成电路的任何外部端。
可选地，所述第一沟槽包括位于第一区域中的第一区段和位于第二区域中的第二区段，其中所述第二沟槽形成于所述第一区域中而非所述第二区域中。
可选地，所述第一区域为晶体管器件区域，其中所述第二区域为终端区域。
可选地，所述第一区域中的所述第一沟槽的第一位置的横截面与所述第二区域中的所述第一沟槽的第二位置的横截面正交。
可选地，没有栅极结构位于所述第二区域中。
可选地，
所述第一沟槽包括第三区段，其中第三沟槽形成于所述第三区段中，所述方法包括形成第二栅极结构，其中形成所述第二栅极结构包括在所述第三沟槽中形成栅极材料。
可选地，所述方法另外包括在所述分离之后，在所述第一沟槽中形成电介质材料。
可选地，形成所述第二沟槽包括去除形成于所述第一沟槽中的所述电介质材料的一部分。
可选地，在形成所述栅极结构之前，在所述第一导电结构的所述下部部分上形成电介质材料，其中所述栅极结构和所述下部部分至少通过所述电介质材料分离。
可选地，所述分离包括对所述场板材料层执行各向异性蚀刻。
可选地，执行所述各向异性蚀刻去除位于所述第一沟槽之外的所述场板材料层的材料。
可选地，所述方法另外包括：
将所述源极区电耦合到所述第一导电结构的所述下部部分，以在操作期间被偏置到相同电位。
可选地，所述方法另外包括：
将所述栅极结构电耦合到所述导电结构的所述下部部分，以在操作期间被偏置到相同电位。
在一个或多个实施方式中，一种用于制造晶体管装置的方法包括：
在半导体材料的衬底中形成第一沟槽，所述第一沟槽包括半导体材料的第一竖直组成侧壁和半导体材料的第二竖直组成侧壁；
在所述第一沟槽中形成电介质材料层；
在所述电介质材料层上的所述第一沟槽中形成场板材料层；
将所述第一沟槽中的所述场板材料层分离成第一导电结构和第二导电结构，所述第一导电结构在侧向上位于更靠近所述第一竖直组成侧壁处，并且所述第二导电结构在侧向上位于更靠近所述第二竖直组成侧壁处；
在所述第一沟槽中形成第二沟槽，其中形成所述第二沟槽去除所述第一导电结构的上部部分并保留所述第一导电结构的下部部分，其中形成所述第二沟槽去除在侧向上位于所述第一导电结构的所述上部部分与所述第一竖直组成侧壁之间的所述电介质材料层的一部分，其中所述下部部分充当晶体管的场板；
形成所述晶体管的栅极结构，其中形成所述栅极结构包括在所述第二沟槽中形成栅极材料；
在所述半导体材料中形成所述晶体管的源极区；
在所述半导体材料中形成所述晶体管的漏极区，所述第一沟槽在侧向上位于所述源极区的一部分与所述漏极区的一部分之间，其中与所述漏极区的所述一部分相比，所述源极区的所述一部分在侧向上位于更靠近所述第一竖直组成侧壁处，所述漏极区包括位于所述半导体材料的上部部分的一部分；
其中所述晶体管包括沟道区，所述沟道区包括沿所述第一竖直组成侧壁安置的一部分。
可选地，
所述第一沟槽包括位于第一区域中的第一区段和位于第二区域中的第二区段，其中所述第二沟槽形成于所述第一区域中而非所述第二区域中；
其中没有栅极结构位于所述第二区域中。
附图说明
通过参考附图，可以更好地理解本发明，并且使本发明的众多目标、特征和优点对本领域的技术人员来说显而易见。
图1、图2、图4至图11、图13、图14、图16、图17和图19至图22阐述了根据本发明的一个实施例的在制造半导体装置时的各个阶段的局部剖视侧视图。
图3、图12、图15、图18和图23阐述了根据本发明的一个实施例的在制造半导体装置时的各个阶段的局部俯视图。
图24至图25阐述了根据本发明的另一实施例的在制造半导体装置时的各个阶段的局部剖视侧视图。
图26至图27阐述了根据本发明的另一实施例的在制造半导体装置时的各个阶段的局部剖视侧视图。
除非另外指出，否则在不同附图中使用相同附图标记指示相同的物件。各图不一定按比例绘制。
具体实施方式
下文阐述用于执行本发明的模式的详细描述。所述描述旨在说明本发明，且不应被视为限制性的。
如本文所公开，一种方法包括在沟槽中形成单独的导电沟槽结构，接着去除所述导电结构中的一个导电结构的上部部分，其中剩余部分充当晶体管的场板。去除所述上部部分包括形成第二沟槽。所述第二沟槽填充有栅极材料，所述栅极材料用作所述晶体管的栅极。所述晶体管包括在所述沟槽的一侧的所述晶体管的源极区和在所述沟槽的另一侧的所述晶体管的漏极区，其中所述漏极区包括位于半导体材料的上部表面的一部分。所述晶体管包括沟道区，所述沟道区具有沿沟槽的侧壁安置的一部分。
如本文的一些实施例所公开，一种半导体装置包括在半导体材料中的沟槽，所述沟槽具有装置区段和终端区段。在一些实施例中，终端区段的横截面宽度比装置区段的横截面宽度宽。在一些实施例中，在终端区段中具有较大横截面宽度的沟槽可以通过补偿由于终端中的弯曲表面而引起的不同掺杂程度来提高击穿电压。因为漂移区是通过以自对准方式以一定角度通过沟槽开口注入离子而形成的，由于沟槽布局的几何形状，可以积累高于或低于期望程度的掺杂物。如果没有此类补偿，与目标掺杂浓度的偏差可能会引起终端区中的较低击穿电压。目标掺杂浓度使通过优化内部装置的性能来确定的。
在一些实施例中，本文所描述的方法可以提供一种简化工艺，用于形成具有位于沟槽中的栅极结构和场板结构的晶体管，其中相比于沟槽的另一侧壁，栅极结构和场板结构位于更靠近沟槽的一个侧壁的位置处。在一些实施例中，相比于沟槽的源极侧壁，可以在栅极和场板以及沟槽的漏极侧壁之间安置更多的电介质，以适应漏极与源极或栅极已连接场板之间的较大电位差。
图1、图2、图4至图11、图13、图14、图16、图17和图19至图22阐述了根据一个实施例的在制造半导体装置时的各个阶段的局部剖视侧视图，并且图3、图12、图15、图18和图23阐述了根据一个实施例的在制造半导体装置时的各个阶段的局部俯视图。图1、图4、图6、图8、图10、图13、图16、图19和图21是在晶片101的一个位置处的局部剖视侧视图。图2、图5、图7、图9、图11、图14、图17、图20和图22是在晶片101的第二位置处的局部剖视侧视图。参见示出两个位置的图3、图12、图15、图18和图23。如图所示，在俯视图中，所述两个位置是彼此正交的。
图1和图2是示出其中形成有沟槽117的晶片101的顶部部分的局部剖视侧视图。图3是示出图1和图2的剖视图的位置的晶片101的局部俯视图。如图3所示，图1和图2的剖视图的位置是彼此正交的。
在一个实施例中，晶片101包括半导体衬底105。在一个实施例中，衬底105由单晶硅制成，但在其它实施例中可以由其它半导体材料类型(例如，硅锗、锗、碳化硅、氮化镓、砷化镓，其它半导体III-V材料或其组合)制成。在一些实施例中，所示衬底105的一部分可以从基底衬底(未示出)外延地生长。在一个实施例中，所示衬底105的一部分掺杂有硼且具有约2e15 cm-3的净P型电导浓度，但在其它实施例中，所述部分可以掺杂有其它类型的掺杂物和/或可以处于其它浓度。在一些实施例中，外延生长部分可以是原位掺杂的。在其它实施例中，衬底105的顶部部分是通过离子注入掺杂的。在一些实施例中，衬底105可以包括不同半导体材料类型的不同层，可以包括不同掺杂区(未示出)，和/或可以包括例如具有绝缘体上半导体(SOI)晶片的掩埋电介质层(未示出)。
使用合适的材料和工艺在衬底105上形成将随后限定沟槽开口的硬掩模。在如图1和图2所示的一个实施例中，硬掩模可以由衬垫氧化物层107、氮化物层109和氧化物层111构成。在一个实施例中，氧化物层107厚0.1um，氮化物层109厚0.1um，且氧化物层厚0.1um，但在其它实施例中这些层可以具有其它厚度。
在形成层107、109和111之后，在晶片101中形成沟槽117。在一个实施例中，沟槽117具有4um的深度，但在其它实施例中可以具有其它深度。在一个实施例中，通过在晶片101上形成图案化掩模(未示出)且接着根据图案用适当的蚀刻化学物质蚀刻硬掩模层111、109和107来形成沟槽117。在一个实施例中，蚀刻是各向异性干式蚀刻。在其它实施例中，其它类型的硬掩模层可以用于形成沟槽117。在蚀刻硬掩模开口之后，蚀刻衬底105以形成沟槽117。在一个实施例中，蚀刻是反应性离子蚀刻。如图1和图2所示，沟槽117包括竖直组成侧壁130和竖直组成侧壁132。
在所示实施例中，在图2的截面图中，沟槽117的横截面宽度122比如图1的视图所示的横截面宽度120宽。如本文所使用，沟槽的位置的横截面宽度是任何方向的最小截面宽度，所述任何方向在该位置处的最宽部分处大体平行于沟槽的晶片的主侧面。在所示实施例中，沟槽117的最宽部分在顶部表面处，其中沟槽朝向底部变窄。当沟槽在某位置处(例如，在图1的截面处)具有沿直线延伸的朝向时，横截面宽度处于侧向垂直于沟槽延伸方向的角度(处于其它角度时，截面宽度将会更宽)。图1和图2分别示出这些位置处的横截面宽度120和122。
如图3的实施例所示，沟槽117具有椭圆形环形形状，其中沟槽117在终端区301和303处的横截面宽度比在装置区305和307处的横截面宽度更宽。在一个实施例中，宽度120(参见图1)在装置区305和307处为1.0um，并且宽度122(参见图2)在终端区301和303处为1.5um。在一些实施例中，宽度122比截面宽度120的宽度大至少10％。在其它实施例中，宽度122在比截面宽度120的宽度大10％-200％的范围内。在其它实施例中，宽度122在比截面宽度120的宽度大40％-60％的范围内。在其它实施例中，装置区305和307以及终端区301和303处的横截面宽度相同。
在其它实施例中，沟槽可以具有不同形状(例如，圆形、开口马蹄形、线段形)。在所示实施例中，沟槽117包围衬底105的源极柱119。如后续实施例所示，晶体管的源极区(图21中的2133)将形成于柱119中，并且漏极区2135将形成于沟槽117之外。
在形成区117之后，对晶片101进行氧化工艺以在沟槽117的侧壁上形成氧化物层125。在一个实施例中，层125具有0.01um的厚度，但在其它实施例中可以具有其它厚度。
在形成沟槽117之后，用N型离子掺杂物对晶片101进行注入，以形成n型LDMOS晶体管的漂移区121。在其它实施例中，用P型掺杂物对晶片101进行注入，以形成p型LDMOS晶体管的漂移区。在一个实施例中，区121通过例如磷的N型掺杂物以约1e13 cm-2的剂量和80keV的能量进行掺杂，以及通过例如硼的P型掺杂物以1e12 cm-2的剂量和20keV的能量进行掺杂，但在其它实施例中可以通过其它掺杂物以其它能量和/或其它浓度进行掺杂。在所示实施例中，层107、109和107充当注入掩模，以阻止离子注入到衬底105的其它区中。在一个实施例中，以35度的角度对离子进行注入，但在其它实施例中可以以其它角度对离子进行注入。在注入之后，对晶片101进行退火，以将离子驱动到其所示区中。
从图3可以理解，由于每一沟槽表面区域的容量比内部装置区305和307中的容量更小，因此如果沿沟槽侧壁均匀地注入掺杂物，终端区301和303中的柱119的凸表面中的掺杂物密度将过高，从而在扩散后产生更高的掺杂。相比而言，由于每一沟槽表面区域的容量相比于装置区305和307的容量更大，因此沟槽117的外部侧的凹沟槽表面将在扩散后产生更低的掺杂密度。期望装置区305和307中的内部区和外部区上的掺杂物密度是类似的。可以通过增大终端区中的沟槽宽度来抵消终端区301和303中的不均衡掺杂对击穿电压的影响。
图4和图5分别是在图1和图2的位置处的晶片101的局部剖视侧视图。图4和图5示出了氧化物保形层401、接着场板材料保形层403沉积在晶片101上方之后的晶片101。在一个实施例中，氧化物层401具有0.3um的厚度且通过化学气相沉积法沉积。然而，在其它实施例中，层401可以通过其它工艺(例如，氧化工艺)或其组合形成，具有其它厚度，和/或由其它材料(例如，另一电介质材料)制成。在一个实施例中，层401具有厚度，以在后续形成的场板结构(例如，图6中的603)与沟槽(例如，117)的底部部分中的衬底105的侧壁130之间提供足够的间隔，从而提供可以针对击穿电压(BV)和导通电阻(RonA)进行优化的场电介质厚度。
层403是导电场板材料层，其在一个实施例中掺杂有多晶硅，但在其它实施例中可以是其它材料。在一个实施例中，层403通过化学气相沉积法形成且具有为约0.25um的厚度，但在其它实施例中可以通过其它方法形成和/或具有其它厚度。
图6和图7分别是在图1和图2的位置处的晶片101的局部剖视侧视图。图6和图7示出已经各向异性地蚀刻层403以将沟槽117中的层403分离成场板结构603和607之后的晶片101。在一个实施例中，用对层403的材料(例如，多晶硅)有选择性且相对于层401的材料(例如，氧化物)有选择性的蚀刻化学物质来蚀刻层403，使得氧化物以可忽略的速率蚀刻。在所示实施例中，对层403进行一段时间的蚀刻，使得从层401的顶部表面上方的沟槽117之外去除层403的材料。蚀刻去除了位于沟槽117的底部处的层403的一部分，以用物理方式将层403分离成两个沟槽结构。蚀刻也可以使结构603和607的顶部部分凹陷。
图8和图9分别是在图1和图2的位置处的晶片101的局部剖视侧视图。图8和图9示出沟槽117填充有电介质材料(例如，氧化物)且晶片101被平面化以去除层111之后的局部侧视图。平面化在场板结构603与607之间形成电介质材料结构801。
图10和图11分别是在图1和图2的位置处的晶片101的局部剖视侧视图。图10和图11示出沟槽1001形成于电介质材料结构801的一部分、结构603的顶部部分和层401的一部分中的沟槽117的选择性区域中之后的局部侧视图。应注意，在图11的视图中，沟槽1001未形成于图11的截面的位置中。在一个实施例中，通过在晶片101上方形成掩模(未示出)来形成沟槽1001，所述晶片101具有在沟槽1001的位置上方的开口。然后晶片101受到各向异性等离子体蚀刻，其具有蚀刻多晶硅和氧化物两者的蚀刻化学物质。然而，在其它实施例中，将对晶片101进行两种单独的蚀刻，一种具有蚀刻氧化物的蚀刻化学物质，且另一种具有蚀刻多晶硅的蚀刻化学物质。在形成沟槽1001之后，去除掩模。
图12是晶片101的局部俯视图，示出同级处的图11和图12的剖视图的位置。如图12所示，沟槽1001和类似于沟槽1001的沟槽1003分别仅形成于装置区307和305中。在大多数情况下，它们不位于终端区301和303中。
图13和图14分别是在图1和图2的位置处的晶片101的局部剖视侧视图。图13和图14示出栅极结构1305形成于沟槽1001中之后的晶片101。在一个实施例中，通过在晶片101上方形成栅极材料(例如，掺杂多晶硅)层并利用层109作为平面化停止层而使晶片101平面化来形成栅极结构1305。在沉积栅极材料之前，对晶片101进行氧化工艺，其中栅极电介质1031形成于侧壁130上且电介质1303形成于结构603的顶部部分上以提供与栅极结构1305的电介质分离。在一些实施例中，电介质1301和1303是通过在包括在沟槽1001中的晶片101上沉积电介质层(未示出)而形成的。
图15是晶片101的局部俯视图，示出同级处的图13和图14的剖视图的位置。如图15所示，栅极结构1305形成于沟槽1001中，并且第二栅极结构1501形成于沟槽1003中。
图16和图17分别是在图1和图2的位置处的晶片101的局部剖视侧视图。图16和图17示出去除导电结构607并在其位置中形成电介质结构1601之后的晶片101。在一个实施例中，图案化掩模(未示出)形成于晶片101上方，所述晶片101具有用于暴露结构601而非栅极结构1305或结构603的开口。然后用适当的蚀刻化学物质去除结构607，使得保留氧化物结构801。在一个实施例中，在晶片101上方沉积电介质材料层，其中所述电介质材料层填充或至少部分填充去除结构607留下的开口。然后使用层109作为蚀刻停止层来使晶片101平面化，从而形成电介质结构1601。
图18是晶片101的局部俯视图，示出同级处的图16和图17的剖视图的位置。图18示出电介质结构1601的位置。
图19和图20分别是在图1和图2的位置处的晶片101的局部剖视侧视图。图19和图20示出用适当的蚀刻化学物质除去氮化物层109和氧化物衬垫层107以去除这些层之后的晶片101。在去除层107期间，氧化物结构801的顶部部分和电介质结构1601也从氧化物蚀刻中去除。之后，对晶片101进行氧化工艺以在暴露的硅结构上形成氧化物层1901。然后氮化物间隔物1905和1907形成于晶片101上，以使栅极触点与其它触点隔离。
图21和图22分别是在图1和图2的位置处的晶片101的局部剖视侧视图。图21和图22示出通过将P型掺杂物(例如，硼)离子注入到衬底105中而在衬底105中形成P阱区2137之后的晶片101。在一个实施例中，硼以180keV的能量和1.0e13 cm-2的剂量选择性地注入，但在其它实施例中可以以其它能量和/或其它剂量注入。在一个实施例中，注入后接着是退火步骤。
之后，通过将N型掺杂离子选择性地注入到衬底105中来形成源极区2133和漏极区2135。N型掺杂离子是通过形成于晶片101上的图案化注入掩模(未示出)注入的。在一个实施例中，以120keV注入5e15 cm-2剂量的砷离子并且以55keV注入1.5e15 cm-2剂量的磷离子。在其它实施例中，其它N型掺杂物可以以其它剂量和/或其它能量注入。通过将P型掺杂离子注入到P阱区2137中来形成本体触点区2131。在一个实施例中，硼离子以1.5e15 cm-2的剂量和25keV的能量通过形成于晶片101上的图案化注入掩模(未示出)注入，以形成本体触点区2131。注入后接着是退火步骤，例如快速热退火(RTA)。
在形成源极区2133、漏极区2135和本体触点区2131之后，对晶片101进行硅化工艺以在暴露的硅位置上形成硅化物结构2143、2145、2147和2149。在一些实施例中，在形成硅化物结构之前对晶片101进行氧化物蚀刻以去除层1901。然后在晶片101上方形成金属(例如，钛钨)层。然后对晶片101进行退火以形成金属硅化物，并且去除未反应的金属。
层间电介质材料层2101形成于晶片101上。在一个实施例中，层2101是通过TEOS工艺形成的氧化物，但在其它实施例中可以是另一种材料。然后在层2101中形成开口，用于形成金属触点以电接触晶体管结构。在所示实施例中，触点2103接触源极区2133和本体触点区2131两者。触点2105接触漏极区2135。在其它实施例中，源极区和本体触点区可以具有不同触点，以个别地被偏置到不同电压。触点2017接触场板结构603。图21的局部剖视图中未示出的是位于图21的视图之外的栅极结构1305的触点(2323和2327)。
如可以在图21中示出的，晶体管包括源极区2133、漏极区2135、位于阱区2137(包括沿侧壁130定位的一部分)中的沟道区2141、漂移区121、栅极结构1305和场板结构603。
图23示出形成氧化物层2101之前的晶片101的俯视图。在图23中，带有“X”的方框表示待形成于层2101中的触点的位置。为图式的简单起见，图23中未示出侧壁间隔物1905和1907。如图23所示，将形成触点2323和2327以接触栅极结构1305的硅化物2145。将形成触点2321和2325以接触栅极结构1501的栅极硅化物2138。将形成触点2303、2105、2301、2317、2313和2311以接触漏极硅化物2147，并且将形成触点2319、2315、2313、2305、2103和2307以接触源极硅化物2143(其也接触本体区2131)。将形成触点2107和2309以接触终端区中的场板硅化物2149。
如图21的实施例所示，与栅极结构1305相比，场板结构603位于离竖直组成沟槽侧壁130更远处。同样，与侧壁132相比，场板结构603位于离侧壁130更近处。在一个实施例中，以此方式采用场板结构通过扩展等位线使得电场不会在栅极拐角处达到峰值而允许增大BV。
在图21和图22所示的级之后，可以对晶片101执行其它工艺，例如形成额外互连层。例如，可以形成互连以将栅极结构1305和1501电耦合在一起。之后，例如键合衬垫的外部端形成于晶片101上。然后将晶片101单切成多个管芯，其中每一管芯包括至少一个晶体管装置，其具有图21和图22中所示的结构。之后，将管芯封装于半导体封装材料中以形成集成电路封装，其中将其运送给最终使用制造商以包括在最终使用产品中，最终使用产品例如汽车、电池控制系统和工业设备。在其它实施例中，晶体管可以包括其它结构和/或可以通过其它工艺形成。此外，可以添加额外工艺步骤以在同一衬底上形成其它组件。在一些实施例中，场板触点2107可以电耦合到源极触点2103，以便在操作期间被偏置到相同电位。在其它实施例中，场板结构603可以电耦合到栅极结构1305和1501，以便在操作期间被偏置到相同电位。
图24和图25阐述了根据另一实施例的晶体管的局部剖视侧视图。图24和图25中具有相同附图标记的物件与图21和图22的实施例中的物件类似。图24和图25的晶体管与图21和图22的晶体管类似，但图24和图25的晶体管具有代替图21和图22的晶体管的电介质结构1601的气腔2403。在一个实施例中，在图13和图14中的级之后，当去除导电结构607时，在晶片101上方形成电介质密封层(未示出)以密封开口，从而形成气腔2403。然后使用具有平面化停止层的层109来使晶片101平面化。在一个实施例中，密封层使通过在腔2403的区的顶部上形成塞子而形成的。然而，在其它实施例中，气腔可以通过其它工艺形成。在一个实施例中，气腔2403为沟槽提供较低的介电常数以提高击穿电压。
图26和图27阐述了根据另一实施例的晶体管的局部剖视侧视图。图26和图27中具有相同附图标记的物件与图21和图22的实施例中的物件类似。在图26和图27的实施例中，没有从晶片101去除场板结构607，而是将其保留在所述晶片101中，所述场板结构607是浮动的且不电耦合到包括晶体管的集成电路的任何外部端。
本文所描述的工艺中可能会出现的一个优点是：可以更高效地制造具有更靠近沟槽的一个边缘的栅极和场板的晶体管。同样，由于形成第二沟槽可以使栅极结构1305更大，因此栅极结构1305与硅化物2145之间可以形成可靠的电耦合。
对于一些装置，由于沟槽的几何形状，可以在终端区积累高于期望程度的漂移区掺杂物，这可能会使这些区处的击穿电压降低。在一些实施例中，在终端区中提供比装置区中更宽的沟槽可能会出现的一个优点是：可以在终端区中积累较少的漂移区掺杂物，以提高击穿电压。
尽管图21、图24和图26阐述了晶体管的三个不同实施例，但晶体管的其它实施例可以具有其它结构、特征、区、配置或掺杂浓度。例如，尽管晶体管示出为P型FET，但可以通过切换掺杂导电类型来形成N型FET。
另外，在其它实施例中，可以通过终端区中比装置区中更宽的沟槽来实施其它类型的晶体管。在其它实施例中，沟槽可以包括组合式栅极/场板结构，或包括多个场板结构。同样，在其它实施例中，栅极和/或场板结构可以对称地位于沟槽中。
如本文所公开，如果在具有与晶片的大体平面的主侧面垂直的方向的一条线上第一结构位于第二结构上方，则第一结构在第二结构的“正上方”。例如，在图21中，触点2103在区2137正上方。触点2103不在区2135正上方。如本文所公开，如果在具有与晶片的大体上平面的主侧面垂直的方向的一条线上第一结构位于第二结构下方，则第一结构在第二结构的“正下方”。例如，在图21中，区2131不在触点2103正下方。区2131不在触点2105正下方。如果在一条线上两个结构位于一个结构的相对侧，则在一条线上一个结构在两个其它结构的“正中间”。例如，在图21中，在图21的剖视侧视图中，在一条线上栅极结构1305位于区2131与2135的正中间。在一条线上场板结构603不位于区2131与2135的正中间。如果在与晶片的大体平面的主侧面平行的一条线上两个结构位于一个结构的相对侧，则一个结构“侧向处于两个其它结构之间”。例如，栅极结构侧向处于区2133与2135之间。沟槽的“竖直组成侧壁”是具有轮廓的沟槽侧壁的一部分，总体上说，所述部分的大部分组成部分是竖直的，即使其也可以具有水平组成部分或在侧壁部分的内部位置可以具有较小的水平不连续性。例如，以70度倾斜的侧壁的一部分可以被视为竖直组成侧壁部分。
在一个实施例中，一种用于制造晶体管装置的方法包括在半导体材料的衬底中形成第一沟槽。第一沟槽包括半导体材料的第一竖直组成侧壁和半导体材料的第二竖直组成侧壁。所述方法包括在第一沟槽中形成场板材料层，并且将第一沟槽中的场板材料层分离成第一导电结构和第二导电结构。第一导电结构在侧向上位于更靠近第一竖直组成侧壁处，并且第二导电结构在侧向上位于更靠近第二竖直组成侧壁处。所述方法包括形成第二沟槽，其中形成第二沟槽去除第一导电结构的上部部分并保留第一导电结构的下部部分。所述下部部分充当晶体管的场板。所述方法包括形成晶体管的栅极结构，其中所述形成栅极结构包括在第二沟槽中形成栅极材料。所述方法包括形成晶体管的源极区以及形成晶体管的漏极区。第一沟槽在侧向上位于源极区的一部分与漏极区的一部分之间，其中与漏极区的一部分相比，源极区的一部分在侧向上位于更靠近所述第一竖直组成侧壁处。漏极区包括位于半导体材料的上部部分的一部分。晶体管包括沟道区，所述沟道区包括沿第一竖直组成侧壁安置的一部分。
在另一实施例中，一种用于制造晶体管装置的方法包括在半导体材料的衬底中形成第一沟槽，所述第一沟槽包括半导体材料的第一竖直组成侧壁和半导体材料的第二竖直组成侧壁。所述方法包括在第一沟槽中形成电介质材料层，在电介质材料层上的第一沟槽中形成场板材料层，以及将第一沟槽中的场板材料层分离成第一导电结构和第二导电结构。第一导电结构在侧向上位于更靠近第一竖直组成侧壁处，并且第二导电结构在侧向上位于更靠近第二竖直组成侧壁处。所述方法包括在第一沟槽中形成第二沟槽，其中形成第二沟槽去除第一导电结构的上部部分并保留第一导电结构的下部部分。形成第二沟槽去除在侧向上位于第一导电结构的上部部分与第一竖直组成侧壁之间的电介质材料层的一部分，其中下部部分充当晶体管的场板。所述方法包括形成晶体管的栅极结构，其中所述形成栅极结构包括在第二沟槽中形成栅极材料。所述方法包括在半导体材料中形成晶体管的源极区以及在半导体材料中形成晶体管的漏极区。第一沟槽在侧向上位于源极区的一部分与漏极区的一部分之间，其中与漏极区的一部分相比，源极区的一部分在侧向上位于更靠近所述第一竖直组成侧壁处。漏极区包括位于半导体材料的上部部分的一部分。晶体管包括沟道区，所述沟道区包括沿第一竖直组成侧壁安置的一部分。
本文关于一个实施例示出或描述的特征可以在本文所示或描述的其它实施例中实施。
虽然已经示出和描述本发明的特定实施例，但本领域的技术人员将认识到，基于本文的教示，可以在不脱离本发明和其更广泛方面的情况下作出另外改变和修改，且因此，所附权利要求书意图将在本发明的真实精神和范围内的所有此类改变和修改涵盖在其范围内。

Claims (10)

1.一种用于制造晶体管装置的方法，其特征在于，包括：
在半导体材料的衬底中形成第一沟槽，所述第一沟槽包括半导体材料的第一竖直组成侧壁和半导体材料的第二竖直组成侧壁；
在所述第一沟槽中形成场板材料层；
将所述第一沟槽中的所述场板材料层分离成第一导电结构和第二导电结构，所述第一导电结构在侧向上位于更靠近所述第一竖直组成侧壁处，并且所述第二导电结构在侧向上位于更靠近所述第二竖直组成侧壁处；
形成第二沟槽，其中形成所述第二沟槽去除所述第一导电结构的上部部分并保留所述第一导电结构的下部部分，其中所述下部部分充当晶体管的场板；
形成所述晶体管的栅极结构，其中形成所述栅极结构包括在所述第二沟槽中形成栅极材料；
形成所述晶体管的源极区；
形成所述晶体管的漏极区，所述第一沟槽在侧向上位于所述源极区的一部分与所述漏极区的一部分之间，其中与所述漏极区的所述一部分相比，所述源极区的所述一部分在侧向上位于更靠近所述第一竖直组成侧壁处，所述漏极区包括位于所述半导体材料的上部部分的一部分；
其中所述晶体管包括沟道区，所述沟道区包括沿所述第一竖直组成侧壁安置的一部分。
2.根据权利要求1所述的方法，其特征在于，所述第一沟槽包括位于第一区域中的第一区段和位于第二区域中的第二区段，其中所述第二沟槽形成于所述第一区域中而非所述第二区域中。
3.根据权利要求2所述的方法，其特征在于，所述第一区域中的所述第一沟槽的第一位置的横截面与所述第二区域中的所述第一沟槽的第二位置的横截面正交。
4.根据权利要求2所述的方法，其特征在于：
所述第一沟槽包括第三区段，其中第三沟槽形成于所述第三区段中，所述方法包括形成第二栅极结构，其中形成所述第二栅极结构包括在所述第三沟槽中形成栅极材料。
5.根据权利要求1所述的方法，其特征在于，另外包括在所述分离之后，在所述第一沟槽中形成电介质材料。
6.根据权利要求1所述的方法，其特征在于，在形成所述栅极结构之前，在所述第一导电结构的所述下部部分上形成电介质材料，其中所述栅极结构和所述下部部分至少通过所述电介质材料分离。
7.根据权利要求1所述的方法，其特征在于，所述分离包括对所述场板材料层执行各向异性蚀刻。
8.根据权利要求1所述的方法，其特征在于，另外包括：
将所述源极区电耦合到所述第一导电结构的所述下部部分，以在操作期间被偏置到相同电位。
9.一种用于制造晶体管装置的方法，其特征在于，包括：
在半导体材料的衬底中形成第一沟槽，所述第一沟槽包括半导体材料的第一竖直组成侧壁和半导体材料的第二竖直组成侧壁；
在所述第一沟槽中形成电介质材料层；
在所述电介质材料层上的所述第一沟槽中形成场板材料层；
将所述第一沟槽中的所述场板材料层分离成第一导电结构和第二导电结构，所述第一导电结构在侧向上位于更靠近所述第一竖直组成侧壁处，并且所述第二导电结构在侧向上位于更靠近所述第二竖直组成侧壁处；
在所述第一沟槽中形成第二沟槽，其中形成所述第二沟槽去除所述第一导电结构的上部部分并保留所述第一导电结构的下部部分，其中形成所述第二沟槽去除在侧向上位于所述第一导电结构的所述上部部分与所述第一竖直组成侧壁之间的所述电介质材料层的一部分，其中所述下部部分充当晶体管的场板；
形成所述晶体管的栅极结构，其中形成所述栅极结构包括在所述第二沟槽中形成栅极材料；
在所述半导体材料中形成所述晶体管的源极区；
在所述半导体材料中形成所述晶体管的漏极区，所述第一沟槽在侧向上位于所述源极区的一部分与所述漏极区的一部分之间，其中与所述漏极区的所述一部分相比，所述源极区的所述一部分在侧向上位于更靠近所述第一竖直组成侧壁处，所述漏极区包括位于所述半导体材料的上部部分的一部分；
其中所述晶体管包括沟道区，所述沟道区包括沿所述第一竖直组成侧壁安置的一部分。
10.根据权利要求9所述的方法，其特征在于：
所述第一沟槽包括位于第一区域中的第一区段和位于第二区域中的第二区段，其中所述第二沟槽形成于所述第一区域中而非所述第二区域中；
其中没有栅极结构位于所述第二区域中。
CN202110326480.0A 2020-03-31 2021-03-26 具有场板结构的晶体管沟槽 Pending CN113471076A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/836,293 2020-03-31
US16/836,293 US11075110B1 (en) 2020-03-31 2020-03-31 Transistor trench with field plate structure

Publications (1)

Publication Number Publication Date
CN113471076A true CN113471076A (zh) 2021-10-01

Family

ID=76971550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110326480.0A Pending CN113471076A (zh) 2020-03-31 2021-03-26 具有场板结构的晶体管沟槽

Country Status (2)

Country Link
US (1) US11075110B1 (zh)
CN (1) CN113471076A (zh)

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553151A (en) 1982-09-23 1985-11-12 Eaton Corporation Bidirectional power FET with field shaping
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US5640034A (en) 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US5316959A (en) 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
US5324683A (en) 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5434435A (en) 1994-05-04 1995-07-18 North Carolina State University Trench gate lateral MOSFET
US5407860A (en) 1994-05-27 1995-04-18 Texas Instruments Incorporated Method of forming air gap dielectric spaces between semiconductor leads
TW346652B (en) 1996-11-09 1998-12-01 Winbond Electronics Corp Semiconductor production process
US5736446A (en) 1997-05-21 1998-04-07 Powerchip Semiconductor Corp. Method of fabricating a MOS device having a gate-side air-gap structure
TW393693B (en) 1997-07-26 2000-06-11 United Microelectronics Corp MOS device with air-gap spacers and its manufacturing method
US5869379A (en) 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
TW392357B (en) 1998-02-10 2000-06-01 United Microelectronics Corp Manufacturing method for semiconductor device and structure manufactured by the same
US6277700B1 (en) 2000-01-11 2001-08-21 Chartered Semiconductor Manufacturing Ltd. High selective nitride spacer etch with high ratio of spacer width to deposited nitride thickness
AU2001238081A1 (en) 2000-02-10 2001-08-20 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
US6858500B2 (en) 2002-01-16 2005-02-22 Fuji Electric Co., Ltd. Semiconductor device and its manufacturing method
US6784505B2 (en) 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
JP2006501666A (ja) 2002-10-04 2006-01-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ パワー半導体デバイス
US6864135B2 (en) 2002-10-31 2005-03-08 Freescale Semiconductor, Inc. Semiconductor fabrication process using transistor spacers of differing widths
US6861332B2 (en) 2002-11-21 2005-03-01 Intel Corporation Air gap interconnect method
GB0407012D0 (en) 2004-03-27 2004-04-28 Koninkl Philips Electronics Nv Trench insulated gate field effect transistor
US7485932B2 (en) 2004-07-20 2009-02-03 International Rectifier Corporation ACCUFET with Schottky source contact
US7396732B2 (en) 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
DE102005008354B4 (de) 2005-02-23 2007-12-27 Infineon Technologies Austria Ag Halbleiterbauteil sowie Verfahren zu dessen Herstellung
US7368785B2 (en) 2005-05-25 2008-05-06 United Microelectronics Corp. MOS transistor device structure combining Si-trench and field plate structures for high voltage device
DE112006001318T5 (de) 2005-05-26 2008-04-17 Fairchild Semiconductor Corp. Trench-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US7759206B2 (en) 2005-11-29 2010-07-20 International Business Machines Corporation Methods of forming semiconductor devices using embedded L-shape spacers
CN101410987A (zh) 2006-03-28 2009-04-15 Nxp股份有限公司 用于集成电路的功率半导体器件结构及其制造方法
JP5157164B2 (ja) 2006-05-29 2013-03-06 富士電機株式会社 半導体装置、バッテリー保護回路およびバッテリーパック
EP1883116B1 (en) 2006-07-26 2020-03-11 Semiconductor Components Industries, LLC Semiconductor device with high breakdown voltage and manufacturing method thereof
US7579650B2 (en) 2006-08-09 2009-08-25 International Rectifier Corporation Termination design for deep source electrode MOSFET
US20080296673A1 (en) 2007-05-29 2008-12-04 Alpha & Omega Semiconductor, Ltd Double gate manufactured with locos techniques
US7888732B2 (en) 2008-04-11 2011-02-15 Texas Instruments Incorporated Lateral drain-extended MOSFET having channel along sidewall of drain extension dielectric
US7838389B2 (en) 2008-05-30 2010-11-23 Freescale Semiconductor, Inc. Enclosed void cavity for low dielectric constant insulator
JP2010021176A (ja) 2008-07-08 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US7936009B2 (en) 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
US7893488B2 (en) 2008-08-20 2011-02-22 Alpha & Omega Semiconductor, Inc. Charged balanced devices with shielded gate trench
US7964912B2 (en) 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US8664713B2 (en) 2008-12-31 2014-03-04 Stmicroelectronics S.R.L. Integrated power device on a semiconductor substrate having an improved trench gate structure
US8319278B1 (en) 2009-03-31 2012-11-27 Maxpower Semiconductor, Inc. Power device structures and methods using empty space zones
CN101840935B (zh) 2010-05-17 2012-02-29 电子科技大学 Soi横向mosfet器件
CN103782390B (zh) 2011-08-11 2016-11-16 沃特拉半导体公司 垂直栅极射频横向扩散金氧半场效晶体管(ldmos)装置
US8999769B2 (en) 2012-07-18 2015-04-07 Globalfoundries Singapore Pte. Ltd. Integration of high voltage trench transistor with low voltage CMOS transistor
US8854065B2 (en) 2012-01-13 2014-10-07 Infineon Technologies Austria Ag Current measurement in a power transistor
US8896060B2 (en) 2012-06-01 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Trench power MOSFET
US8975662B2 (en) 2012-06-14 2015-03-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using an impurity source containing a metallic recombination element and semiconductor device
JP5802636B2 (ja) 2012-09-18 2015-10-28 株式会社東芝 半導体装置およびその製造方法
US8704304B1 (en) 2012-10-05 2014-04-22 United Microelectronics Corp. Semiconductor structure
US9245960B2 (en) 2013-02-08 2016-01-26 Globalfoundries Inc. Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered airgap field plates
EP2955758B1 (en) 2013-08-06 2018-03-07 Fuji Electric Co., Ltd. Trench gate mos semiconductor device and method for manufacturing same
US9559198B2 (en) * 2013-08-27 2017-01-31 Nxp Usa, Inc. Semiconductor device and method of manufacture therefor
JP2016040820A (ja) 2013-09-20 2016-03-24 サンケン電気株式会社 半導体装置
US9653598B2 (en) 2013-11-15 2017-05-16 Infineon Technologies Austria Ag Transistor component
US9761702B2 (en) 2014-02-04 2017-09-12 MaxPower Semiconductor Power MOSFET having planar channel, vertical current path, and top drain electrode
US20150380348A1 (en) 2014-06-30 2015-12-31 Infineon Technologies Austria Ag Semiconductor device package with a rear side metallization of a semiconductor chip connecting an internal node
DE102014109926A1 (de) 2014-07-15 2016-01-21 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Vielzahl von Transistorzellen und Herstellungsverfahren
US9620583B2 (en) 2014-10-08 2017-04-11 Infineon Technologies Americas Corp. Power semiconductor device with source trench and termination trench implants
US20160211348A1 (en) 2015-01-21 2016-07-21 Maxchip Electronics Corp. Trench lateral diffusion metal oxide semiconductor device and manufacturing method of the same
US9748378B2 (en) 2015-03-12 2017-08-29 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
JP6426642B2 (ja) 2016-03-08 2018-11-21 株式会社東芝 半導体装置
CN109075201B (zh) 2016-04-27 2021-05-07 三菱电机株式会社 半导体装置及电力变换装置
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10446545B2 (en) 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
DE102016112019B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
US10804263B2 (en) 2016-09-23 2020-10-13 Texas Instruments Incorporated Switching field plate power MOSFET
US10522677B2 (en) 2017-09-26 2019-12-31 Nxp Usa, Inc. Field-effect transistor and method therefor
US10600911B2 (en) 2017-09-26 2020-03-24 Nxp Usa, Inc. Field-effect transistor and method therefor
US10424646B2 (en) 2017-09-26 2019-09-24 Nxp Usa, Inc. Field-effect transistor and method therefor
US10103257B1 (en) 2017-11-10 2018-10-16 Nxp Usa, Inc. Termination design for trench superjunction power MOSFET
US10600879B2 (en) 2018-03-12 2020-03-24 Nxp Usa, Inc. Transistor trench structure with field plate structures
US20200098912A1 (en) 2018-09-25 2020-03-26 Nxp Usa, Inc. Transistor devices with control-terminal field plate structures in trenches

Also Published As

Publication number Publication date
US11075110B1 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
US6878989B2 (en) Power MOSFET semiconductor device and method of manufacturing the same
KR101124657B1 (ko) 서로 다른 결정 방향을 갖는 실리콘층을 구비한실리콘-온-절연막 반도체 소자 및 실리콘-온-절연막 반도체소자를 형성하는 방법
JP5111744B2 (ja) 強化された遮蔽構造を備えた金属酸化膜半導体デバイス
JP3691963B2 (ja) 半導体装置及びその製造方法
EP3258498B1 (en) Ldmos design for a finfet device
US11329156B2 (en) Transistor with extended drain region
WO2009055572A2 (en) Semiconductor structure and method of manufacture
KR20190037148A (ko) 반도체 구조물 및 연관된 제조 방법
EP2466629B1 (en) A method and a structure for enhancing electrical insulation and dynamic performance of MIS structures comprising vertical field plates
WO2009055570A2 (en) Semiconductor structure and method of manufacture
CN108574006B (zh) 具有t形栅极电极的场效应晶体管
KR100788367B1 (ko) 이디모스 트랜지스터를 갖는 반도체 소자 및 그 형성 방법
US11217675B2 (en) Trench with different transverse cross-sectional widths
KR102613747B1 (ko) 반도체 디바이스 및 방법
US10749023B2 (en) Vertical transistor with extended drain region
US11075110B1 (en) Transistor trench with field plate structure
US10749028B2 (en) Transistor with gate/field plate structure
US11387348B2 (en) Transistor formed with spacer
JP2003046082A (ja) 半導体装置及びその製造方法
CN114068701A (zh) 半导体结构及其形成方法
KR20200140976A (ko) 반도체 소자
US11374002B2 (en) Transistors with hybrid source/drain regions
EP4231361A1 (en) Method for auto-aligned manufacturing of a trench-gate mos transistor, and shielded-gate mos transistor
US20230253495A1 (en) Bird's beak profile of field oxide region
US20220406774A1 (en) Doped well for semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination