CN113467999B - 主动式热冗余监测双机切换系统及方法 - Google Patents
主动式热冗余监测双机切换系统及方法 Download PDFInfo
- Publication number
- CN113467999B CN113467999B CN202110772927.7A CN202110772927A CN113467999B CN 113467999 B CN113467999 B CN 113467999B CN 202110772927 A CN202110772927 A CN 202110772927A CN 113467999 B CN113467999 B CN 113467999B
- Authority
- CN
- China
- Prior art keywords
- node
- signal
- level
- output
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明涉及一种主动式热冗余监测双机切换系统及方法,解决现有的被动监听双机切换方法无法自主对试验控制系统的状态进行监测的问题。该系统包括A节点仲裁电路、与A节点仲裁电路结构相同的B节点仲裁电路、第二或门及驱动电路。A节点仲裁电路的三态电平缓冲器输入端接A节点I/O信号,CPLD芯片对A节点的工作时钟进行高低电平计数和判断,结果送入第一或门的一个输入端;CPLD芯片输出健康时钟进入电平比较器,比较结果送入第一或门的另一个输入端;第一或门的输出端接三态电平缓冲器的使能输出端;下拉地单元接三态电平缓冲器的输出端;第二或门的两个输入端分别接A、B节点仲裁电路的三态电平缓冲器输出端,第二或门的输出端接驱动电路的输入端。
Description
技术领域
本发明涉及液体火箭发动机试验控制技术领域,具体涉及一种主动式热冗余监测双机切换系统及方法。
背景技术
在液体火箭发动机试验控制系统工作中,试验控制系统向待试的发动机发送工作指令,发动机按此指令进行工作。双机切换系统是试验控制系统的一部分。
目前的双机切换系统通常采用被动监听切换方法,该方法通过接收程序控制系统的故障判断信号实行切换,若故障判断信号发出,则通过硬件切换电路将A套控制指令舍弃,转而将B套控制指令发出。
上述方法存在以下问题:a.系统切换依赖于程序控制系统的故障判断信号,无法自主对全系统状态进行监测;b.切换过程取决于全系统自身的动作特性,存在固定的延迟时间。
发明内容
本发明的目的是解决现有的被动监听双机切换方法无法自主对试验控制系统的状态进行监测,且切换过程存在固定延迟时间的问题,而提供一种主动式热冗余监测双机切换系统及方法。
为达到上述目的,本发明所采用的技术方案为:
一种主动式热冗余监测双机切换系统,其特殊之处在于:
包括A节点仲裁电路、与A节点仲裁电路结构相同的B节点仲裁电路、第二或门及驱动电路;
所述A节点仲裁电路包括三态电平缓冲器、CPLD芯片、晶振、电平比较器、第一或门和下拉地单元;
所述三态电平缓冲器的输入端接A节点的I/O信号;
所述CPLD芯片用于对A节点的工作时钟进行高低电平计数,并根据高电平计数与低电平计数的差值与预设差值的比较结果,输出高电平或低电平进入第一或门的一个输入端;
所述CPLD芯片还用于根据晶振信号输出自身的健康时钟进入电平比较器;
所述电平比较器根据健康时钟的电平状态输出高电平或低电平进入第一或门的另一个输入端;
所述第一或门的输出端接三态电平缓冲器的使能输出端,用于控制三态电平缓冲器是否有效输出A节点的I/O信号;
所述下拉地单元接三态电平缓冲器的输出端,用于在三态电平缓冲器输出处于高阻态时,将其输出信号下拉为全低电平;
所述第二或门的两个输入端分别接A节点仲裁电路和B节点仲裁电路的三态电平缓冲器输出端,用于对其输出信号进行或运算;
所述第二或门的输出端接驱动电路的输入端。
进一步地,还包括电平缓冲器、ARM处理器、PC计算机;
所述电平缓冲器的输入端接驱动电路的输出端,用于对驱动电路输出的I/O信号进行整形;
所述ARM处理器的输入端接电平缓冲器的输出端,用于根据PC计算机的指令决定是否将整形后的I/O信号输出;
所述PC计算机与ARM处理器通过以太网进行通信。
进一步地,所述ARM处理器的自检接口接A节点和B节点的I/O信号。
进一步地,所述晶振的频率为10MHz;
所述CPLD芯片输出自身的健康时钟频率为100KHz。
一种主动式热冗余监测双机切换方法,采用上述主动式热冗余监测双机切换系统,其特殊之处在于,包括以下步骤:
1)通过A节点仲裁电路和B节点仲裁电路分别同时接收A节点和B节点的I/O信号,并进行仲裁;
1.1)三态电平缓冲器接收I/O信号;同时,CPLD芯片对I/O信号的工作时钟进行高低电平计数,若高电平计数与低电平计数的差值小于预设差值,则CPLD芯片输出低电平进入第一或门的一个输入端;反之,则输出高电平;
并且,CPLD芯片根据晶振信号输出自身的健康时钟进入电平比较器,若健康时钟正常工作,则电平比较器输出低电平进入第一或门的另一个输入端;反之,则输出高电平;
1.2)第一或门对输入的两个电平进行或运算,若运算结果为高电平,则控制三态电平缓冲器输出高阻,经下拉地单元输出全低电平;反之,则控制三态电平缓冲器输出I/O信号;
2)通过第二或门对A节点仲裁电路和B节点仲裁电路的三态电平缓冲器输出信号进行或运算,并将运算结果送入驱动电路。
进一步地,还包括步骤3):
通过电平缓冲器对驱动电路输出的I/O信号进行整形,并将整形后的I/O信号输出至ARM处理器;ARM处理器根据PC计算机的指令决定是否将整形后的I/O信号输出。
进一步地,还包括在步骤1)之前依次进行的I/O信号自检步骤和仲裁电路检测步骤:
I/O信号自检:
a)A节点输出I/O信号和工作时钟,B节点输出I/O全低电平和工作时钟;通过ARM处理器的自检接口将系统最终的输出信号回读,并在ARM处理器中与自检接口接收到的A节点I/O信号进行一致性比较;若比较结果一致,则A节点I/O信号正常;若比较结果不一致,则A节点I/O信号异常;
b)B节点输出I/O信号和工作时钟,A节点输出I/O全低电平和工作时钟;通过ARM处理器的自检接口将系统最终的输出信号回读,并在ARM处理器中与自检接口接收到的B节点I/O信号进行一致性比较;若比较结果一致,则B节点I/O信号正常;若比较结果不一致,则B节点I/O信号异常;
仲裁电路检测:
A、B节点中一个节点输出I/O全高电平,无工作时钟输出,另一个节点输出I/O全低电平,有工作时钟输出;通过ARM处理器的自检接口将系统最终的输出信号回读,并判断是否为全低电平;若为全低电平,则A、B节点仲裁电路正常;反之,则A、B节点仲裁电路异常。
本发明相比现有技术的有益效果是:
本发明提供的主动式热冗余监测双机切换系统及方法,通过结构相同的A节点仲裁电路和B节点仲裁电路,并结合第二或门,对A节点和B节点的输出信号进行主动监测和实时切换,有效提高了试验控制系统的可靠性和稳定性,保证重要发动机试验顺利进行。
A节点仲裁电路和B节点仲裁电路不分主从,同等地位,双路仲裁可保证更高冗余度;此外,也可以单独A节点仲裁电路或B节点仲裁电路非冗余模式下使用。
附图说明
图1是本发明主动式热冗余监测双机切换系统的结构示意图。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图和具体实施例对本发明提出的一种主动式热冗余监测双机切换系统及方法作进一步详细说明。
如图1所示,该系统包括A节点仲裁电路、与A节点仲裁电路结构相同的B节点仲裁电路、第二或门、驱动电路、电平缓冲器、ARM处理器以及PC计算机。
A节点仲裁电路包括三态电平缓冲器、CPLD芯片、晶振、电平比较器、第一或门和下拉地单元。A节点仲裁电路的三态电平缓冲器输入端接A节点的I/O信号;CPLD芯片用于对A节点的工作时钟进行高低电平计数,并根据高电平计数与低电平计数的差值与预设差值的比较结果,输出高电平或低电平进入第一或门的一个输入端a;CPLD芯片还用于根据晶振信号输出自身的健康时钟进入电平比较器;电平比较器根据健康时钟的电平状态输出高电平或低电平进入第一或门的另一个输入端b;第一或门的输出端c接三态电平缓冲器的使能输出端d,用于控制三态电平缓冲器是否有效输出A节点的I/O信号;下拉地单元接三态电平缓冲器的输出端,用于在三态电平缓冲器输出处于高阻态时,将其输出信号下拉为全低电平。其中,晶振的频率为10MHz,CPLD芯片输出自身的健康时钟频率为100KHz。
B节点仲裁电路的三态电平缓冲器输入端以及CPLD芯片分别对应接B节点的I/O信号和工作时钟。
第二或门的两个输入端分别接A节点仲裁电路和B节点仲裁电路的三态电平缓冲器输出端,用于对其输出信号进行或运算;第二或门的输出端接驱动电路的输入端。
电平缓冲器的输入端接驱动电路的输出端,用于对驱动电路输出的I/O信号进行整形,加快信号传输速率,避免延迟的发生;ARM处理器的输入端接电平缓冲器的输出端,用于根据PC计算机的指令决定是否将整形后的I/O信号输出;PC计算机与ARM处理器通过以太网进行通信。
上述系统以CPLD芯片为基础,使用两套独立的仲裁电路对接收的I/O信号进行处理,再经过或门输出到下级的驱动电路。其中,仲裁电路是本系统的核心部分。
该系统允许接入A、B两个节点的I/O信号。以A节点仲裁电路为例:①A节点的工作时钟(10KHz)通过CPLD芯片进行判断后决定第一或门是否正常工作;②同时,CPLD芯片产生一个健康时钟信号,若健康时钟信号不可用,则意味A节点仲裁电路失效。两个信号共同作用于第一或门,以此决定A节点的I/O信号是否正常输出。A节点的I/O信号经过三态电平缓冲器进行信号处理后发送到第二或门。B节点同理。通过第二或门对A、B两节点仲裁电路的输出信号进行或运算后输出至驱动电路。
采用上述系统进行主动式热冗余监测双机切换的方法,包括以下步骤:
1)通过A节点仲裁电路和B节点仲裁电路分别同时接收A节点和B节点的I/O信号,并进行仲裁;
1.1)三态电平缓冲器接收64路I/O信号;同时,I/O信号的工作时钟(10KHz)进入CPLD芯片,CPLD芯片对I/O信号的工作时钟进行高低电平计数,并比较高电平计数与低电平计数是否近似相等,若高电平计数与低电平计数的差值小于预设差值,则认为近似相等,工作时钟正常,此时CPLD芯片输出低电平进入第一或门的输入端a;反之,则输出高电平;
并且,CPLD芯片根据晶振信号输出自身的健康时钟(100KHz)进入电平比较器,若健康时钟正常工作,经滤波后的电压为1.4~1.6V范围之间,则电平比较器输出低电平进入第一或门的输入端b;若CPLD芯片损坏或晶振损坏,健康时钟输出常高或常低电平时,则电平比较器输出高电平;
1.2)第一或门对输入的两个电平进行或运算,第一或门的输出端c只有高或低两种电平输出,若运算结果为高电平,则存在节点的工作时钟异常、CPLD芯片损坏和/或晶振损坏的情况,第一或门输出端c输出高电平进入三态电平缓冲器的使能输出端d,控制三态电平缓冲器输出高阻,此时经下拉地单元后,三态电平缓冲器输出64路全低电平;若第一或门的输出端c输出低电平(输出有效),则控制三态电平缓冲器输出I/O信号。
2)通过第二或门对A节点仲裁电路和B节点仲裁电路的三态电平缓冲器输出信号进行或运算,并将运算结果送入驱动电路。需要说明的是,如果A、B节点同时有效,则经过第二或门后输出运算结果;如果A、B节点同时失效,意味着上级系统全部失效,经第二或门后输出为全0状态。
3)通过电平缓冲器对驱动电路输出的I/O信号进行整形,并将整形后的I/O信号输出至ARM处理器;ARM处理器根据PC计算机的指令决定是否将整形后的I/O信号输出。
该方法还包括在步骤1)之前依次进行的I/O信号自检步骤和仲裁电路检测步骤。
每次试验开始前,先进行I/O信号自检,即对A、B两个节点所发出的I/O信号及工作时钟进行检测,判断两个节点发出信号是否正常可用:
A节点输出64路I/O信号和工作时钟,B节点输出64路I/O全低电平和工作时钟。通过ARM处理器的自检接口将系统最终的输出信号回读,并在ARM处理器中与自检接口接收到的A节点I/O信号进行一致性比较。若比较结果一致,则A节点I/O信号正常,可以进行试验工作;若比较结果不一致,则A节点I/O信号异常,不能进行试验工作。B节点I/O信号的检测类同A节点I/O信号检测过程。
I/O信号自检完成后,进行仲裁电路检测:
A节点输出64路I/O全高电平,无工作时钟输出,B节点输出64路I/O全低电平,有工作时钟输出。此时因A节点无工作时钟,应判定为A节点异常,系统按照B节点信号发出。通过ARM处理器的自检接口将系统最终的输出信号回读,并判断是否为全低电平,若为全低电平,则A、B节点仲裁电路正常;反之,则A、B节点仲裁电路异常。
Claims (6)
1.一种主动式热冗余监测双机切换系统,其特征在于:
包括A节点仲裁电路、与A节点仲裁电路结构相同的B节点仲裁电路、第二或门、驱动电路、电平缓冲器、ARM处理器、PC计算机;
所述A节点仲裁电路包括三态电平缓冲器、CPLD芯片、晶振、电平比较器、第一或门和下拉地单元;
所述三态电平缓冲器的输入端接A节点的I/O信号;
所述CPLD芯片用于对A节点的工作时钟进行高低电平计数,并根据高电平计数与低电平计数的差值与预设差值的比较结果,输出高电平或低电平进入第一或门的一个输入端;
所述CPLD芯片还用于根据晶振信号输出自身的健康时钟进入电平比较器;
所述电平比较器根据健康时钟的电平状态输出高电平或低电平进入第一或门的另一个输入端;
所述第一或门的输出端接三态电平缓冲器的使能输出端,用于控制三态电平缓冲器是否有效输出A节点的I/O信号;
所述下拉地单元接三态电平缓冲器的输出端,用于在三态电平缓冲器输出处于高阻态时,将其输出信号下拉为全低电平;
所述第二或门的两个输入端分别接A节点仲裁电路和B节点仲裁电路的三态电平缓冲器输出端,用于对其输出信号进行或运算;
所述第二或门的输出端接驱动电路的输入端;
所述电平缓冲器的输入端接驱动电路的输出端,用于对驱动电路输出的I/O信号进行整形;
所述ARM处理器的输入端接电平缓冲器的输出端,用于根据PC计算机的指令决定是否将整形后的I/O信号输出;
所述PC计算机与ARM处理器通过以太网进行通信。
2.根据权利要求1所述的主动式热冗余监测双机切换系统,其特征在于:
所述ARM处理器的自检接口接A节点和B节点的I/O信号。
3.根据权利要求1或2所述的主动式热冗余监测双机切换系统,其特征在于:
所述晶振的频率为10MHz;
所述CPLD芯片输出自身的健康时钟频率为100KHz。
4.一种主动式热冗余监测双机切换方法,采用权利要求1所述的主动式热冗余监测双机切换系统,其特征在于,包括以下步骤:
1)通过A节点仲裁电路和B节点仲裁电路分别同时接收A节点和B节点的I/O信号,并进行仲裁;
1.1)三态电平缓冲器接收I/O信号;同时,CPLD芯片对I/O信号的工作时钟进行高低电平计数,若高电平计数与低电平计数的差值小于预设差值,则CPLD芯片输出低电平进入第一或门的一个输入端;反之,则输出高电平;
并且,CPLD芯片根据晶振信号输出自身的健康时钟进入电平比较器,若健康时钟正常工作,则电平比较器输出低电平进入第一或门的另一个输入端;反之,则输出高电平;
1.2)第一或门对输入的两个电平进行或运算,若运算结果为高电平,则控制三态电平缓冲器输出高阻,经下拉地单元输出全低电平;反之,则控制三态电平缓冲器输出I/O信号;
2)通过第二或门对A节点仲裁电路和B节点仲裁电路的三态电平缓冲器输出信号进行或运算,并将运算结果送入驱动电路。
5.根据权利要求4所述的主动式热冗余监测双机切换方法,其特征在于,还包括步骤3):
通过电平缓冲器对驱动电路输出的I/O信号进行整形,并将整形后的I/O信号输出至ARM处理器;ARM处理器根据PC计算机的指令决定是否将整形后的I/O信号输出。
6.根据权利要求5所述的主动式热冗余监测双机切换方法,其特征在于,还包括在步骤1)之前依次进行的I/O信号自检步骤和仲裁电路检测步骤:
I/O信号自检:
a)A节点输出I/O信号和工作时钟,B节点输出I/O全低电平和工作时钟;通过ARM处理器的自检接口将系统最终的输出信号回读,并在ARM处理器中与自检接口接收到的A节点I/O信号进行一致性比较;若比较结果一致,则A节点I/O信号正常;若比较结果不一致,则A节点I/O信号异常;
b)B节点输出I/O信号和工作时钟,A节点输出I/O全低电平和工作时钟;通过ARM处理器的自检接口将系统最终的输出信号回读,并在ARM处理器中与自检接口接收到的B节点I/O信号进行一致性比较;若比较结果一致,则B节点I/O信号正常;若比较结果不一致,则B节点I/O信号异常;
仲裁电路检测:
A、B节点中一个节点输出I/O全高电平,无工作时钟输出,另一个节点输出I/O全低电平,有工作时钟输出;通过ARM处理器的自检接口将系统最终的输出信号回读,并判断是否为全低电平;若为全低电平,则A、B节点仲裁电路正常;反之,则A、B节点仲裁电路异常。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110772927.7A CN113467999B (zh) | 2021-07-08 | 2021-07-08 | 主动式热冗余监测双机切换系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110772927.7A CN113467999B (zh) | 2021-07-08 | 2021-07-08 | 主动式热冗余监测双机切换系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113467999A CN113467999A (zh) | 2021-10-01 |
CN113467999B true CN113467999B (zh) | 2022-12-09 |
Family
ID=77879200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110772927.7A Active CN113467999B (zh) | 2021-07-08 | 2021-07-08 | 主动式热冗余监测双机切换系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113467999B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118092131A (zh) * | 2024-04-19 | 2024-05-28 | 贵州航天控制技术有限公司 | 一种基于双处理器的仲裁电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101145894A (zh) * | 2007-10-29 | 2008-03-19 | 哈尔滨工业大学 | 高可用双机容错系统的高可靠仲裁装置 |
CN103116535A (zh) * | 2011-11-17 | 2013-05-22 | 上海航天测控通信研究所 | 星载双冗余计算机主机工作状态监测及故障自主切换装置 |
CN107104822A (zh) * | 2017-03-29 | 2017-08-29 | 杭州云纪网络科技有限公司 | 服务器备灾处理方法、装置、存储介质及电子设备 |
CN110083563A (zh) * | 2019-04-01 | 2019-08-02 | 吉林大学 | 一种基于循环优先级实现公平仲裁的仲裁电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1227599C (zh) * | 1998-09-18 | 2005-11-16 | Lg情报通信株式会社 | 总线主控保留和仲裁电路及其使用方法 |
JP3779073B2 (ja) * | 1998-09-25 | 2006-05-24 | 松下電器産業株式会社 | クロック制御装置 |
JP2002063047A (ja) * | 2000-08-18 | 2002-02-28 | Matsushita Electric Ind Co Ltd | 二重化系切替装置及びその切替方法 |
CN101634959B (zh) * | 2009-08-21 | 2011-05-04 | 北京航空航天大学 | 一种基于嵌入式cpu的双机冗余容错系统 |
CN109739694A (zh) * | 2019-01-03 | 2019-05-10 | 中国兵器装备集团自动化研究所 | 一种双机仲裁切换系统及方法 |
-
2021
- 2021-07-08 CN CN202110772927.7A patent/CN113467999B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101145894A (zh) * | 2007-10-29 | 2008-03-19 | 哈尔滨工业大学 | 高可用双机容错系统的高可靠仲裁装置 |
CN103116535A (zh) * | 2011-11-17 | 2013-05-22 | 上海航天测控通信研究所 | 星载双冗余计算机主机工作状态监测及故障自主切换装置 |
CN107104822A (zh) * | 2017-03-29 | 2017-08-29 | 杭州云纪网络科技有限公司 | 服务器备灾处理方法、装置、存储介质及电子设备 |
CN110083563A (zh) * | 2019-04-01 | 2019-08-02 | 吉林大学 | 一种基于循环优先级实现公平仲裁的仲裁电路 |
Also Published As
Publication number | Publication date |
---|---|
CN113467999A (zh) | 2021-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7861110B2 (en) | System, method, and adapter for creating fault-tolerant communication busses from standard components | |
US5287506A (en) | Token ring network protocol analyzer | |
JP2573508B2 (ja) | ディジタルロジック同期モニター方法および装置 | |
WO2020143243A1 (zh) | 一种应用于列车自动运行系统的双系热备切换方法及系统 | |
WO2007133300A2 (en) | Error filtering in fault tolerant computing systems | |
EP2534496A2 (en) | Determination of physical connectivity status of devices based on electrical measurement | |
CN113467999B (zh) | 主动式热冗余监测双机切换系统及方法 | |
JPS63273142A (ja) | クロス接続形検査回路及びそのための集積回路 | |
CN104283718B (zh) | 网络设备及用于网络设备的硬件故障诊断方法 | |
EP3971595A1 (en) | Fault injection in a clock monitor unit | |
CN104515945B (zh) | 隐藏故障检测电路及利用隐藏故障检测电路检测隐藏故障的方法 | |
CN117251401A (zh) | 串口信息输出控制系统、方法及装置 | |
JP2012068907A (ja) | バス接続回路及びバス接続方法 | |
CN112463707B (zh) | 一种i2c链路管理系统及方法 | |
TW201835763A (zh) | 測試控制器、匯流排系統及測試方法 | |
JPS6213119A (ja) | 非接触近接スイツチ | |
US20070043981A1 (en) | Methods and devices for detecting and isolating serial bus faults | |
CN113672414A (zh) | 一种mcu芯片故障安全保护电路、方法及启动方法 | |
CN101561679A (zh) | 电平动态采集系统 | |
CN110647426B (zh) | 双机热备份方法、装置、系统与计算机存储介质 | |
US7016995B1 (en) | Systems and methods for preventing disruption of one or more system buses | |
JP7312141B2 (ja) | 半導体装置 | |
KR0176085B1 (ko) | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 | |
JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
CN113885401A (zh) | 一种模拟量输出的方法、装置及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |