CN101561679A - 电平动态采集系统 - Google Patents

电平动态采集系统 Download PDF

Info

Publication number
CN101561679A
CN101561679A CNA2009101384949A CN200910138494A CN101561679A CN 101561679 A CN101561679 A CN 101561679A CN A2009101384949 A CNA2009101384949 A CN A2009101384949A CN 200910138494 A CN200910138494 A CN 200910138494A CN 101561679 A CN101561679 A CN 101561679A
Authority
CN
China
Prior art keywords
circuit
acquisition
dynamic
detection
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101384949A
Other languages
English (en)
Other versions
CN101561679B (zh
Inventor
刘伟超
车惠军
周暐
孟庆尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRSC Research and Design Institute Group Co Ltd
Original Assignee
BEIJING QUANLU COMMUNICATION SIGNAL RESEARCH DESIGN INST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING QUANLU COMMUNICATION SIGNAL RESEARCH DESIGN INST filed Critical BEIJING QUANLU COMMUNICATION SIGNAL RESEARCH DESIGN INST
Priority to CN2009101384949A priority Critical patent/CN101561679B/zh
Publication of CN101561679A publication Critical patent/CN101561679A/zh
Application granted granted Critical
Publication of CN101561679B publication Critical patent/CN101561679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及计算机控制系统输入检测技术，可应用于安全需求较高的计算机控制系统，具体为一种电平动态采集系统，包括两路相同的采集检测系统，每路分别包括动态采集电路、检测逻辑电路和中央处理器，两路采集检测系统中的所述检测逻辑电路与中央处理器件相互进行采集数据冗余交换。本发明引入冗余取二机制，在检测逻辑与中央处理器间两系统进行采集数据冗余交换以便处理器进行取二比较，最大程度得保证了检测结果的正确、可靠。此外，利用自检电路发出检测脉冲，由检测逻辑电路获取当前通道是否良好，当出现问题时，则该路停止采集工作并报错。避免了故障对信号采集结果的影响。

Description

电平动态采集系统
技术领域
本发明涉及计算机控制系统输入检测技术，可应用于安全需求较高的计算机控制系统，具体为一种电平动态采集系统。
背景技术
在高可靠性要求的计算机控制系统中，电平采集系统的典型结构由前端保护器件、隔离器件和末端逻辑器件三部分组成，为防止由于隔离器件被击穿而产生的固定电平接入，测试多采用动态过程，测量值可以根据真值表获得。实际应用当中前端大量的分立器件是造成系统MTBF(Mean Time Between Failure，平均无故障时间)降低的主要原因，因此很可能由于前端分立元件失效而导致的错误测量，而动态测量对于这种故障是无能为力的。
发明内容
本发明克服了上述缺点，提供了一种故障率低、可靠性高的电平动态采集系统。
本发明解决其技术问题所采取的技术方案是：一种电平动态采集系统，包括两路相同的采集检测系统，每路分别包括动态采集电路、检测逻辑电路和中央处理器，两路采集检测系统中的所述检测逻辑电路与中央处理器间相互进行采集数据冗余交换。
所述每路采集检测系统中还可包括自检电路，所述自检电路包括动态检测信号发生器，所述动态检测信号发生器发出检测脉冲，与待测输入信号经过逻辑或门后注入所述动态采集电路。
所述自检电路中还可包括回检逻辑单元，所述回检逻辑单元将所述检测脉冲反馈给所述检测逻辑电路。所述回检逻辑单元用于测试所述动态检测信号发生器是否工作正常并将检测结果信号送至所述检测逻辑电路。
所述动态采集电路可包括保护电路及隔离器件，所述隔离器件的输入使能信号由所述检测逻辑电路提供，将保护电路的信号输出至所述检测逻辑电路。
所述检测逻辑电路可包括用于产生使能信号的动态使能信号发生器和检测判断逻辑单元，所述检测判断逻辑单元根据当前使能信号、自检电路的检测结果信号以及动态采集电路的输出信号的情况判断当前的输入状态。
所述隔离器件可采用光耦器件。
多路所述动态采集电路可共用同一路自检电路。
本发明引入冗余取二机制，在检测逻辑与中央处理器间两系统进行采集数据冗余交换以便处理器进行取二比较，最大程度得保证了检测结果的正确、可靠。此外，利用自检电路发出检测脉冲，由检测逻辑电路获取当前通道是否良好，当出现问题时，则该路停止采集工作并报错，避免了故障对信号采集结果的影响。
附图说明
图1为本发明系统结构示意图；
图2为本发明中的具体原理框图；
图3为本发明的工作时序图。
具体实施方式
如图1中所示，本发明包括两路相同的采集检测系统，每路分别包括动态采集电路、自检电路、检测逻辑电路和中央处理器，所述自检电路与所述动态采集电路和检测逻辑电路相互连接实现闭环检测，自检电路在所述动态采集电路的输入端以在线的方式注入检测脉冲，检测逻辑电路负责对电平输入的判别，以动态采集电路及自检电路的输出为输入，并输出动态使能信号控制采集电路。两路采集检测系统中的所述检测逻辑电路与中央处理器件相互进行采集数据冗余交换，以便所述中央处理器对检测逻辑电路的输出进行取二比较。
如图2中所示，所述自检电路包括动态检测信号发生器和回检逻辑单元，所述动态检测信号发生器用于向所述动态采集电路注入检测脉冲，即动态信号W1，所述动态信号W1与待测输入信号W4经过逻辑或门后注入所述动态采集电路。所述回检逻辑单元用于测试所述动态检测信号发生器是否工作正常，并将作为所述检测脉冲W1反馈的检测信号W5，送至所述检测逻辑电路。由于自检电路本身也存在失效的可能，因此通过设置回检电路，将结果W5送至后端的所述检测逻辑电路。如果两路采集检测系统中的一路出现故障，通过检测逻辑电路检测由所述动态检测信号发生器发出的动态信号W1，或是经回检逻辑单元发出的检测结果信号W5，自检失败的一路将被标记，在后端中央处理器进行取二比较时，能够识别被标记的这一路，因此产生未知错误输入的可能性很小。所述动态采集电路包括保护电路及隔离器件，所述隔离器件可以采用光耦器件，输入的使能信号W2由所述检测逻辑电路提供，所述保护电路将待测输入信号W4送入隔离器件，再将经隔离后的信号W3送至所述检测逻辑电路。所述检测逻辑电路包括用于产生使能信号的动态使能信号发生器和检测判断逻辑单元，所述检测逻辑单元根据当前使能信号W2、自检电路的检测结果信号W5以及动态采集电路的输出信号W3的情况判断当前的输入状态。所述检测逻辑电路中的检测判断逻辑单元获取动态采集电路接收到的动态信号W1，判定实际输入情况是否工作正常，同时获取自检电路输出信号W5，从而判断整个当前采集检测系统输入状态，最后将判断正确的电平信号送入所述中央处理器。
如图3中所示，为基于上述结构的工作时序图，具体工作时设动态使能信号W2以频率K工作，则在线注入动态信号W1的脉宽远小于W2工作周期。当使能信号输入W2有效时(例如为高电平时)，W3为输入信号；当W2无效时(低电平时)，输入被关闭，W3为低。在工作过程中，若待测输入信号W4为“1”(如t1～t4间)，则当t1时刻，使能端有效，t2、t3间为检测时段W1为“1”，由于与在线注入的动态信号是“或”的关系，W3为“1”；若待测输入W4为“0”(如t5～t8间)，t6、t7间为检测时段，W1为“1”，W3也或为“1”。因此在整个过程中，在无输入的情况下，即W4为“0”时，根据W3的脉冲状况进行线路检测，在有输入的情况下进行输入测量，回检逻辑单元输出信号W5为动态信号W1的反馈，当W5出现问题时，则该路停止采集工作并报错。
各路通道的故障采集结果可以通过设置通道状态表示位，该位由检测逻辑置位或是复位以表明通道状况。所述中央处理器在比较取二前，首先确定当前通道状态是否良好，如果出现异常将该路结果标记，并通知上层系统。在实际应用过程中，检测逻辑电路以及自检电路中的回检逻辑单元均可以由FPGA来完成，在多路检测过程中，可以视驱动能力多路共用自检电路以节省资源。
以上对本发明所提供的电平动态采集系统进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种电平动态采集系统，其特征在于：包括两路相同的采集检测系统，每路分别包括动态采集电路、检测逻辑电路和中央处理器，两路采集检测系统中的所述检测逻辑电路与中央处理器件相互进行采集数据冗余交换。
2.根据权利要求1所述的电平动态采集系统，其特征在于：所述每路采集检测系统中还包括自检电路，所述自检电路包括动态检测信号发生器，所述动态检测信号发生器发出检测脉冲，与待测输入信号经过逻辑或门后注入所述动态采集电路。
3.根据权利要求2所述的电平动态采集系统，其特征在于：所述自检电路中还包括回检逻辑单元，所述回检逻辑单元将所述检测脉冲反馈给所述检测逻辑电路。
4.根据权利要求1或2或3所述的电平动态采集系统，其特征在于：所述动态采集电路包括保护电路及隔离器件，所述隔离器件的输入使能信号由所述检测逻辑电路提供，将保护电路的信号输出至所述检测逻辑电路。
5.根据权利要求1或2或3所述的电平动态采集系统，其特征在于：所述检测逻辑电路包括用于产生使能信号的动态使能信号发生器和检测判断逻辑单元，所述检测判断逻辑单元根据当前使能信号、自检电路的检测结果信号以及动态采集电路的输出信号的情况判断当前的输入状态。
6.根据权利要求4所述的电平动态采集系统，其特征在于：所述隔离器件采用光耦器件。
7.根据权利要求2或3所述的电平动态采集系统，其特征在于：多路所述动态采集电路共用同一路自检电路。
CN2009101384949A 2009-05-20 2009-05-20 电平动态采集系统 Active CN101561679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101384949A CN101561679B (zh) 2009-05-20 2009-05-20 电平动态采集系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101384949A CN101561679B (zh) 2009-05-20 2009-05-20 电平动态采集系统

Publications (2)

Publication Number Publication Date
CN101561679A true CN101561679A (zh) 2009-10-21
CN101561679B CN101561679B (zh) 2012-05-30

Family

ID=41220504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101384949A Active CN101561679B (zh) 2009-05-20 2009-05-20 电平动态采集系统

Country Status (1)

Country Link
CN (1) CN101561679B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017198140A1 (zh) * 2016-05-19 2017-11-23 北京全路通信信号研究设计院集团有限公司 一种故障导向安全的条件信息获取电路及方法
CN109754627A (zh) * 2018-12-07 2019-05-14 北京千方科技股份有限公司 电路故障检测方法、装置及交通信号控制机
CN114397805A (zh) * 2022-03-24 2022-04-26 北京全路通信信号研究设计院集团有限公司 一种二取二安全采集输入信号的方法及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232357B (zh) * 2008-02-27 2011-05-18 北京佳讯飞鸿电气股份有限公司 一种实现主备板卡倒换的方法及装置
CN101352854B (zh) * 2008-07-17 2011-01-26 上海交通大学 遥操作平面冗余度机械臂自主避障智能单元、系统及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017198140A1 (zh) * 2016-05-19 2017-11-23 北京全路通信信号研究设计院集团有限公司 一种故障导向安全的条件信息获取电路及方法
EA037824B1 (ru) * 2016-05-19 2021-05-25 СиАрЭсСи РИСЕРЧ ЭНД ДИЗАЙН ИНСТИТЬЮТ ГРУП КО., ЛТД. Схема получения информации состояния и способ для безопасного направления короткого замыкания
CN109754627A (zh) * 2018-12-07 2019-05-14 北京千方科技股份有限公司 电路故障检测方法、装置及交通信号控制机
CN114397805A (zh) * 2022-03-24 2022-04-26 北京全路通信信号研究设计院集团有限公司 一种二取二安全采集输入信号的方法及系统
CN114397805B (zh) * 2022-03-24 2022-08-09 北京全路通信信号研究设计院集团有限公司 一种二取二安全采集输入信号的方法及系统

Also Published As

Publication number Publication date
CN101561679B (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
KR101728581B1 (ko) 제어 컴퓨터 시스템, 제어 컴퓨터 시스템을 제어하는 방법, 및 제어 컴퓨터 시스템의 이용
US10120772B2 (en) Operation of I/O in a safe system
US7594150B2 (en) Fault-tolerant architecture of flip-flops for transient pulses and signal delays
US20050240829A1 (en) Lockstep error signaling
CN101561679B (zh) 电平动态采集系统
CN106796541B (zh) 数据处理装置
US11115244B2 (en) Signal isolator with three state data transmission
JP2023539613A (ja) 機能が安全なスイッチ量出力モジュール及び診断処理方法
CN103176945B (zh) 现场可编程门阵列器件自重配置装置及方法
US10997011B2 (en) Logic buffer for hitless single event upset handling
CN102521086B (zh) 基于锁步同步的双模冗余系统及其实现方法
US11550684B2 (en) Testing of lockstep architecture in system-on-chips
US10547311B2 (en) Reducing glitches that occur when multiplexing of asynchronous clocks using flip-flops and logic gates
US11094392B2 (en) Testing of fault detection circuit
Caselli et al. Cooperative built-in self-testing and self-diagnosis of NoC bisynchronous channels
CN105573869B (zh) 基于i2c总线的系统控制器容错控制方法
RU2460121C1 (ru) Резервированная двухпроцессорная вычислительная система
US11112458B1 (en) Testing an integrated circuit having conservative reversible logic
CN103675443B (zh) 载人航天器fpga全局时钟检测装置
US8443274B2 (en) Test circuit for testing execution of a handshake protocol and method for testing execution of handshake protocol
CN113312222A (zh) 基于PRBS产生检测的SerDes单粒子功能中断截面测试方法及测试系统
US11169892B1 (en) Detecting and reporting random reset faults for functional safety and other high reliability applications
CN110647426B (zh) 双机热备份方法、装置、系统与计算机存储介质
CN114167264B (zh) 一种核辐射环境下用于检测数字电路保持时间违例的装置
Siddiqui et al. Scan-chain-based multiple error recovery in TMR systems (SMERTMR)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 100073, Beijing, Fengtai District Huayuan one mile No. 18 building

Patentee after: BEIJING NATIONAL RAILWAY RESEARCH & DESIGN INSTITUTE OF SIGNAL & COMMUNICATION GROUP LTD.

Address before: 100073, Beijing, Fengtai District Huayuan one mile No. 18 building

Patentee before: Beijing Quanlu Communication Signals Research and Design Institute Co., Ltd.