CN113453424A - 一种立体堆叠电路的调试方法与版型 - Google Patents
一种立体堆叠电路的调试方法与版型 Download PDFInfo
- Publication number
- CN113453424A CN113453424A CN202110705781.4A CN202110705781A CN113453424A CN 113453424 A CN113453424 A CN 113453424A CN 202110705781 A CN202110705781 A CN 202110705781A CN 113453424 A CN113453424 A CN 113453424A
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- board pcb
- debugging
- chip
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 46
- 229910052802 copper Inorganic materials 0.000 claims description 46
- 239000010949 copper Substances 0.000 claims description 46
- 230000000694 effects Effects 0.000 abstract description 11
- 230000008569 process Effects 0.000 description 28
- 238000013461 design Methods 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 15
- 239000000523 sample Substances 0.000 description 13
- SXHLTVKPNQVZGL-UHFFFAOYSA-N 1,2-dichloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1 SXHLTVKPNQVZGL-UHFFFAOYSA-N 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 238000005476 soldering Methods 0.000 description 7
- 238000003466 welding Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000009510 drug design Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- IYZWUWBAFUBNCH-UHFFFAOYSA-N 2,6-dichlorobiphenyl Chemical compound ClC1=CC=CC(Cl)=C1C1=CC=CC=C1 IYZWUWBAFUBNCH-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/0486—Replacement and removal of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/08—Monitoring manufacture of assemblages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Operations Research (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明公开了一种立体堆叠电路的调试方法与版型,所述立体堆叠电路包括主板PCB、副板PCB、设置在主板PCB正面上的主芯片以及设置在副板PCB正面上的射频芯片,其方法包括步骤:将所述主板PCB和所述副板PCB背对设置连接;分别对所述主芯片与所述射频芯片进行调试;待调试完成后对所述主板PCB和所述副板PCB进行拆解;将所述主板PCB和所述副板PCB正对设置连接。本发明通过改变立体堆叠电路堆叠形式,实现了将主芯片与射频芯片外露的效果,使射频调试人员快速高效地对主板PCB与副板PCB进行调试。
Description
技术领域
本发明专利涉及电路调试技术领域,尤其指一种立体堆叠电路的调试方法与版型。
背景技术
随着电子信息行业的发展,电路芯片制造的数量与规模在日益扩大,电子芯片及配套电路需求越来越多同时电子芯片在制造出厂时出现问题的数量也在增多,因此在制造电子芯片出厂前进行预调试是必不可少的过程。
市面上的立体堆叠电路,普遍将射频元件面放在副板正面,通过主板与副板之间形成屏蔽空间防止电磁干扰,但这种芯片结构在调试时需要多次封装与拆除主板与副板的连接关系进行调试,步骤繁琐,效率低。传统方法中还有将射频元件面放在副板下方,但使用了高集成度,高屏蔽效能,高成本的射频芯片集成方案,虽然无需进行调试,但高集成器件成本较高,不利于产品成本竞争力。
因此目前需要一种芯片的调试方法实现在低成本的情况下,避免多次封装和拆卸主板与副板带来的效率低下,步骤复杂的问题,提高电子芯片在调试过程中的效率。
发明内容
为解决传统芯片调试方法中步骤复杂,调试效率低的技术问题,本发明提供一种立体堆叠电路的调试方法与版型,具体的技术方案如下:
本发明提供一种立体堆叠电路的调试方法,所述立体堆叠电路包括主板PCB、副板PCB、设置在主板PCB正面上的主芯片以及设置在副板PCB正面上的射频芯片,包括步骤:
将所述主板PCB和所述副板PCB背对设置连接;
分别对所述主芯片与所述射频芯片进行调试;
待调试完成后对所述主板PCB和所述副板PCB进行拆解;
将所述主板PCB和所述副板PCB正对设置连接。
本发明改变立体堆叠电路堆叠形式,实现了将主芯片与射频芯片外露的效果。解决了传统方法中需要多次封装与拆除主板与副板的连接关系进行调试,步骤繁琐,效率低。本发明可使射频调试人员快速高效地对主板PCB与副板PCB进行调试。同时,可进行调试结果的产品化转换,满足成品生产需求,所有操作均在一个PCB版本中即可,无需做单独的PCB版本。
进一步地,本发明提供一种立体堆叠电路的调试方法,所述将所述主板PCB和所述副板PCB背对设置连接,具体包括:
通过可拆卸的铜柱连接所述主板PCB背面的过孔与所述副板PCB背面的过孔。
本发明通过铜柱连接主板PCB与副板PCB之间的信号过孔,一方面可以起到信号连通作用,另一方面起到支撑作用。铜柱与信号过孔的连接处只需通过焊枪或其他连接方式连接,简单方便,拆卸时节约时间,提高效率。
进一步地,本发明提供一种立体堆叠电路的调试方法,所述分别对所述主芯片与所述射频芯片进行调试,具体包括;
通过所述主芯片与所述射频芯片中的元器件的新增、拆除和替换,对所述主芯片与所述射频芯片进行无源调试、有源调试以及最终微调。
本发明在调试过程中,可以直接根据调试结果,对主板PCB与副板PC版上外露的元器件进行新增、拆除和替换,无需反复拆解主板PCB与副板PCB之间的连接结构,在调试过程中大幅提高效率。
进一步地,本发明还提供一种立体堆叠电路的调试方法:
所述主板PCB正面上还设置有第一射频匹配电路,所述副板PCB正面上还设置有第二射频匹配电路;
所述分别对所述主芯片与所述射频芯片进行调试包括:
通过调试探针对所述主芯片、所述射频芯片、所述第一射频匹配电路与所述第二射频匹配电路进行调试。
本发明在调试过程中,可以直接将调试探针伸入外露的主芯片与射频芯片中进行调试,可以直接根据调试结果对主芯片与射频芯片中的元器件进行新增、拆除和替换,无需反复拆解主板PCB与副板PCB之间的连接结构,在调试过程中大幅提高效率。
进一步地,本发明还提供一种立体堆叠电路的调试方法,还包括:
通过外接射频连接器对所述立体堆叠电路进行调试,所述射频连接器发出的射频信号通过所述第一射频匹配电路传输给所述主芯片,以及通过所述第二射频匹配电路传输给所述射频芯片。
另外地,本发明提供一种立体堆叠电路版型,包括:
主板PCB,所述主板PCB正面上设置有主芯片;
副板PCB,所述副板PCB正面上设置有射频芯片;
第一状态下,所述主板PCB和所述副板PCB背对设置连接;
第二状态下,所述主板PCB和所述副板PCB正对设置连接;
在所述第一状态下对所述主芯片和所述射频芯片调试完成后,所述主板PCB和所述副板PCB由所述第一状态拆装为所述第二状态。
本发明改变立体堆叠电路堆叠形式,实现了将主芯片与射频芯片外露的效果。可使射频调试人员快速高效地对主板PCB与副板PCB进行调试。同时,可进行调试结果的产品化转换,满足成品生产需求,所有操作均在一个PCB版本中即可,无需做单独的PCB版本。
进一步地,本发明提供一种立体堆叠电路版型,包括:
所述主板PCB与所述副板PCB上设置有过孔,所述主板PCB的过孔与所述副板PCB的过孔之间连接有可拆卸的铜柱。
本发明通过铜柱连接主板PCB与副板PCB之间的信号过孔,一方面可以起到信号连通作用,另一方面起到支撑作用。铜柱与信号过孔的连接处只需通过焊枪或其他连接方式连接,简单方便,拆卸时节约时间,提高效率。
进一步地,本发明还提供一种立体堆叠电路版型,还包括:
所述主板PCB与所述副板PCB上可拆卸地安装有所述主芯片中的元器件与所述射频芯片中的元器件。
本发明在调试过程中,可以直接根据调试结果,对主板PCB与副板PC版上外露的元器件进行新增、拆除和替换,无需反复拆解主板PCB与副板PCB之间的连接结构,在调试过程中大幅提高效率。
进一步地,本发明提供一种立体堆叠电路版型,还包括:
所述主板PCB正面上设置有第一射频匹配电路,所述副板PCB正面上设置有第二射频匹配电路。
进一步地,本发明还提供一种立体堆叠电路版型,还包括:
当外接射频连接器时,所述射频连接器与所述第一射频电路和主芯片导通,以及所述射频连接器与所述第二射频电路和射频芯片导通。
本发明提供一种立体堆叠电路的调试方法与版型,至少具有以下增益效果:
1)、本发明在调试过程中将主芯片与射频芯片外露的效果。可使射频调试人员快速高效地对主板PCB与副板PCB进行调试;
2)、待调试完成后,可进行调试结果的产品化转换,无需做单独的PCB版本;
3)、本发明在调试过程中,可以直接根据调试结果,对主板PCB与副板PC版上外露的元器件进行新增、拆除和替换,无需反复拆解主板PCB与副板PCB之间的连接结构,在调试过程中大幅提高效率;
4)、本发明在调试过程中,可以直接将调试探针伸入外露的主芯片与射频芯片中进行调试,无需反复拆解主板PCB与副板PCB之间的连接结构,在调试过程中大幅提高效率。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对一种立体堆叠电路的调试方法与版型的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明一种立体堆叠电路的调试方法的流程图;
图2是本发明一种立体堆叠电路版型的的结构示意图;
图3是本发明一种立体堆叠电路版型的的另一个结构示意图;
图中标号:10-主板PCB、20-副板PCB、11-主芯片、21-射频芯片、12-第一射频匹配电路、22-第二射频匹配电路、30-射频连接器、100-第一状态、200-第二状态。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
还应当进一步理解,在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
另外,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
实施例1
本发明的一个实施例,如图1所示,本发明提供一种立体堆叠电路的射频调试方法,立体堆叠电路包括主板PCB、副板PCB、设置在主板PCB正面上的主芯片以及设置在副板PCB正面上的射频芯片,包括步骤:
S100将主板PCB和副板PCB背对设置连接。
具体地,将主板PCB与副板PCB如图2所示放置并焊接,主板PCB正面朝上,副板PCB正面朝下,使所有的芯片、电路、元件均外露。
主板PCB和副板PCB上均存在信号过孔,信号过孔采用贯穿设计,使铜柱在PCB板的正面接触该焊盘可以接通相应信号,在该PCB板的背面接触该焊盘也可以接通相应信号。
该调试方法实现了无论是主板PCB在上副板PCB在下的结构,还是副板PCB在上主板PCB在下的结构,中间含固定结构的立体铜柱都可以将主板PCB与副板PCB的信号对对应正确的连接。
进一步地,通过可拆卸的铜柱连接主板PCB背面的过孔与副板PCB背面的过孔。
S200分别对主芯片与射频芯片进行调试。
具体地,通过主芯片与射频芯片中的元器件的新增、拆除和替换,对主芯片与射频芯片进行无源调试、有源调试以及最终微调。
进一步地,主板PCB正面上还设置有第一射频匹配电路,副板PCB正面上还设置有第二射频匹配电路,通过调试探针对主芯片、射频芯片、第一射频匹配电路与第二射频匹配电路进行调试。
优选地,使用外接射频连接器对立体堆叠电路进行调试,射频连接器发出的射频信号通过第一射频匹配电路传输给主芯片,以及通过第二射频匹配电路传输给射频芯片。
S300待调试完成后对主板PCB和副板PCB进行拆解。
具体地,使用热风枪对铜柱与主板PCB背面的过孔、副板PCB背面的过孔之间焊接点加热,使其断开连接。
S400将主板PCB和副板PCB正对设置连接。
具体地,将主板PCB与副板PCB如图3所示放置并焊接,主板PCB正面朝上,副板PCB正面朝下,使所有的芯片、电路、元件置于主板PCB与副板PCB之间形成的空间内。
主板PCB和副板PCB通过含固定结构的立体铜柱过孔连接。其中焊锡连接铜柱与主板PCB的信号过孔,以及连接铜柱与副板PCB信号过孔。
主板PCB与副板PCB中间的立体空间包含芯片,匹配电路,信号走线,其空间填充介质可以是空气介质,也可以是树脂等具备芯片电路封装功能的介质。
整个立体结构将芯片这类潜在干扰源屏蔽在中间区域内。上方为副板PCB的金属接地层,下方为主板PCB的金属接地层,侧面为含固定结构的立体铜柱,通过合理设计铜柱的接地数量和间距,同样可以起到屏蔽干扰的作用。
该立体金属接地包围后,内部芯片和电路发出的干扰很难辐射到整个电路外部,同样地,外部环境空间中的干扰信号也很难通过这个立体金属接地包围进入内部芯片和电路影响芯片和电路的正常工作。
本实施例中采用先将主板PCB与副板PCB连接成背对设置进行调试,待调试完成后将主板PCB与副板PCB连接成正对设置进行成品生产的调试方法。实现了将主芯片与射频芯片外露的效果。可使射频调试人员快速高效地对主板PCB与副板PCB进行调试。同时,可进行调试结果的产品化转换,满足成品生产需求,所有操作均在一个PCB版本中即可,无需做单独的PCB版本。将主板PCB与副板PCB从背对设置转换为正对设置的过程,仅需通过铜柱的拆卸与连接进行,简单方便,拆卸时节约时间,提高效率。在调试过程中,可以直接将调试探针伸入外露的主芯片与射频芯片中进行调试,根据调试结果,对主板PCB与副板PC版上外露的元器件进行新增、拆除和替换,无需反复拆解主板PCB与副板PCB之间的连接结构,在调试过程中大幅提高效率。
实施例2
基于实施例1中一种立体堆叠电路的调试方法,其中分别对主芯片与射频芯片进行调试,具体包括:
第一步为无源调试,该步骤同时适用于主板PCB射频调试和副板PCB射频调试。调试对象为如图2所示主板PCB与副板PCB背对设置连接的结构,选定需要调试的射频电路,确定主板的调试点,该调试点可以是一个,也可以是多个。
将射频铜管焊接在对应的第一调试点,同时将射频探针插入射频连接器对应的第二调试点,接下来的调试工作就是将第一调试点和第二调试点之间无源射频性能调试到目标值。
将第一调试点的铜管尾部接头接入第一射频网络分析仪端口,将第二调试点的射频探针尾部接入射频网络分析仪的第二端口,通过射频网络分析仪对两个端口接入的信号进行分析,获得S11,S21,VSWR,带宽等调试参数。
若这些参数未达到设计目标,则通过热风枪和镊子等具备取下和焊接元件的工具对射频元件包括,射频电容,射频电感等进行取消,增加和替换。例如将射频电容替换为另一个电容值的电容,将射频电感替换为另一个电感值的电感,或射频电容值替换为射频电感值,以及射频电感值替换为射频电容值进行调试。
每完成一次射频元件调试后重复对射频电路的无源特性进行测试,获得第一次调试后的无源性能结果。若仍未获得设计目标则继续循环进行元件更换,射频无源性能测试,直到调试结果达到设计目标为止。
进一步地,调试第二步为有源调试,该步骤同时适用于主板PCB射频调试和副板PCB射频调试。将无源调试后的主板PCB与副板PCB接入电源,上电开机,将射频信号接入射频信号分析仪器,分析电路在上电工作状态时的射频指标是否达到设计预期。
若未达到设计预期,继续进行取消,增加和替换。例如将射频电容替换为另一个电容值的电容,将射频电感替换为另一个电感值的电感,或射频电容值替换为射频电感值,以及射频电感值替换为射频电容值进行调试。直到上电工作状态时的射频指标达到设计目标。
更进一步地,调试第三步为最终微调,该步骤同时适用于主板PC版射频调试和副板PCB射频调试。将有源调试后的主板PCB与副板PCB上电工作,将射频信号接入射频信号分析仪器,分析电路在上电工作状态时的射频指标是否达到设计预期。
若未达预期,则对主板PCB与副板PCB重复进行无源太调试与有源调试,直到成品板型的上电射频指标达到预期为止,获得可用于成品生产的PCB板。
在本实施例的调试过程中,需要多次根据调试结果对主板PCB和副板PC版上的元器件进行更换。本实施例中采用先将主板PCB与副板PCB连接成背对设置进行调试,待调试完成后将主板PCB与副板PCB连接成正对设置进行成品生产的调试方法。实现了将主芯片与射频芯片外露的效果。可使射频调试人员快速高效地对主板PCB与副板PCB进行调试。同时,可进行调试结果的产品化转换,满足成品生产需求,所有操作均在一个PCB版本中即可,无需做单独的PCB版本。将主板PCB与副板PCB从背对设置转换为正对设置的过程,仅需通过铜柱的拆卸与连接进行,简单方便,拆卸时节约时间,提高效率。在调试过程中,可以直接将调试探针伸入外露的主芯片与射频芯片中进行调试,根据调试结果,对主板PCB与副板PC版上外露的元器件进行新增、拆除和替换,无需反复拆解主板PCB与副板PCB之间的连接结构,在调试过程中大幅提高效率。
实施例3
本发明的另一个实施例,如图2和图3所示,本发明提供一种立体堆叠电路版型,包括:
主板PCB10,所述主板PCB10正面上设置有主芯片11。
副板PCB20,所述副板PCB20正面上设置有射频芯片21。
第一状态100下,将主板PCB10和副板PCB20背对设置连接。
具体地,将主板PCB10与副板PCB20如图2所示放置并焊接,主板PCB10正面朝上,副板PCB20正面朝下,使所有的芯片、电路、元件均外露。
主板PCB10和副板PCB20上均存在信号过孔,信号过孔采用贯穿设计,在PCB板的正面接触该焊盘可以接通相应信号,在该PCB板的背面接触该焊盘也可以接通相应信号。
该立体堆叠电路版型实现了无论是主板PCB10在上副板PCB20在下的结构,还是副板PCB20在上主板PCB10在下的结构,中间含固定结构的立体铜柱都可以将主板PCB10与副板PCB20的信号对对应正确的连接。
第二状态200下,将主板PCB10和副板PCB20正对设置连接。
具体地,将主板PCB10与副板PCB20如图3所示放置并焊接,主板PCB10正面朝上,副板PCB20正面朝下,使所有的芯片、电路、元件置于主板PCB10与副板PCB20之间形成的空间内。
主板PCB10和副板PCB20通过含固定结构的立体铜柱过孔连接。其中焊锡连接铜柱与主板PCB10的信号过孔,以及连接铜柱与副板PCB20信号过孔。
主板PCB10与副板PCB20中间的立体空间包含芯片,匹配电路,信号走线,其空间填充介质可以是空气介质,也可以是树脂等具备芯片电路封装功能的介质。
整个立体结构将芯片这类潜在干扰源屏蔽在中间区域内。上方为副板PCB20的金属接地层,下方为主板PCB10的金属接地层,侧面为含固定结构的立体铜柱,通过合理设计铜柱的接地数量和间距,同样可以起到屏蔽干扰的作用。
该立体金属接地包围后,内部芯片和电路发出的干扰很难辐射到整个电路外部,同样地,外部环境空间中的干扰信号也很难通过这个立体金属接地包围进入内部芯片和电路影响芯片和电路的正常工作。
在所述第一状态100下对所述主芯片11和所述射频芯片21调试完成后,所述主板PCB10和所述副板PCB20由所述第一状态100拆装为所述第二状态200。
具体地,所述主板PCB10与所述副板PCB20上设置有过孔,所述主板PCB10的过孔与所述副板PCB20的过孔之间连接有可拆卸的铜柱。
在将第一状态100拆解为第二状态200的过程中,使用热风枪对铜柱与主板PCB10背面的过孔、副板PCB20背面的过孔之间焊接点加热,使其断开后,按照第二状态200的结构连接。
具体地,调试第一步为无源调试,该步骤同时适用于主板PCB10射频调试和副板PCB20射频调试。调试对象为如图2所示主板PCB10与副板PCB20背对设置连接的结构,选定需要调试的射频电路,确定主板的调试点,该调试点可以是一个,也可以是多个。
将射频铜管焊接在对应的第一调试点,同时将射频探针插入射频连接器30对应的第二调试点,接下来的调试工作就是将第一调试点和第二调试点之间无源射频性能调试到目标值。
将第一调试点的铜管尾部接头接入第一射频网络分析仪端口,将第二调试点的射频探针尾部接入射频网络分析仪的第二端口,通过射频网络分析仪对两个端口接入的信号进行分析,获得S11,S21,VSWR,带宽等调试参数。
若这些参数未达到设计目标,则通过热风枪和镊子等具备取下和焊接元件的工具对射频元件包括,射频电容,射频电感等进行取消,增加和替换。例如将射频电容替换为另一个电容值的电容,将射频电感替换为另一个电感值的电感,或射频电容值替换为射频电感值,以及射频电感值替换为射频电容值进行调试。
每完成一次射频元件调试后重复对射频电路的无源特性进行测试,获得第一次调试后的无源性能结果。若仍未获得设计目标则继续循环进行元件更换,射频无源性能测试,直到调试结果达到设计目标为止。
进一步地,调试第二步为有源调试,该步骤同时适用于主板PCB10射频调试和副板PCB20射频调试。将无源调试后的主板PCB10与副板PCB20接入电源,上电开机,将射频信号接入射频信号分析仪器,分析电路在上电工作状态时的射频指标是否达到设计预期。
若未达到设计预期,继续进行取消,增加和替换。例如将射频电容替换为另一个电容值的电容,将射频电感替换为另一个电感值的电感,或射频电容值替换为射频电感值,以及射频电感值替换为射频电容值进行调试。直到上电工作状态时的射频指标达到设计目标。
更进一步地,调试第三步为最终微调,该步骤同时适用于主板PCB10射频调试和副板PCB20射频调试。将有源调试后的主板PCB10与副板PCB20上电工作,将射频信号接入射频信号分析仪器,分析电路在上电工作状态时的射频指标是否达到设计预期。
若未达预期,则对主板PCB10与副板PCB20重复进行无源太调试与有源调试,直到成品板型的上电射频指标达到预期为止,获得可用于成品生产的PCB板。
本实施例中设计出一种立体堆叠电路版型,包括两种状态,先将按第一状态主板PCB与副板PCB连接成背对设置进行调试,待调试完成后将主板PCB与副板PCB按第二状态连接成正对设置进行成品生产。第一状态实现了将主芯片与射频芯片外露的效果。可使射频调试人员快速高效地对主板PCB与副板PCB进行调试。同时,可按第二状态进行调试结果的产品化转换,满足成品生产需求,所有操作均在一个PCB版本中即可,无需做单独的PCB版本。将主板PCB与副板PCB从背对设置转换为正对设置的过程,仅需通过铜柱的拆卸与连接进行,简单方便,拆卸时节约时间,提高效率。
实施例4
本发明的另一个实施例,如图2和图3所示,本发明提供一种立体堆叠电路版型,还包括:
主板PCB10,所述主板PCB10正面上设置有主芯片11。
副板PCB20,所述副板PCB20正面上设置有射频芯片21。
第一状态100下,将主板PCB10和副板PCB20背对设置连接。
具体地,将主板PCB10与副板PCB20如图2所示放置并焊接,主板PCB10正面朝上,副板PCB20正面朝下,使所有的芯片、电路、元件均外露。
主板PCB10和副板PCB20上均存在信号过孔,信号过孔采用贯穿设计,在PCB板的正面接触该焊盘可以接通相应信号,在该PCB板的背面接触该焊盘也可以接通相应信号。
该立体堆叠电路版型实现了无论是主板PCB10在上副板PCB20在下的结构,还是副板PCB20在上主板PCB10在下的结构,中间含固定结构的立体铜柱都可以将主板PCB10与副板PCB20的信号对对应正确的连接。
第二状态200下,将主板PCB10和副板PCB20正对设置连接。
具体地,将主板PCB10与副板PCB20如图3所示放置并焊接,主板PCB10正面朝上,副板PCB20正面朝下,使所有的芯片、电路、元件置于主板PCB10与副板PCB20之间形成的空间内。
主板PCB10和副板PCB20通过含固定结构的立体铜柱过孔连接。其中焊锡连接铜柱与主板PCB10的信号过孔,以及连接铜柱与副板PCB20信号过孔。
主板PCB10与副板PCB20中间的立体空间包含芯片,匹配电路,信号走线,其空间填充介质可以是空气介质,也可以是树脂等具备芯片电路封装功能的介质。
整个立体结构将芯片这类潜在干扰源屏蔽在中间区域内。上方为副板PCB20的金属接地层,下方为主板PCB10的金属接地层,侧面为含固定结构的立体铜柱,通过合理设计铜柱的接地数量和间距,同样可以起到屏蔽干扰的作用。
该立体金属接地包围后,内部芯片和电路发出的干扰很难辐射到整个电路外部,同样地,外部环境空间中的干扰信号也很难通过这个立体金属接地包围进入内部芯片和电路影响芯片和电路的正常工作。
在所述第一状态100下对所述主芯片11和所述射频芯片21调试完成后,所述主板PCB10和所述副板PCB20由所述第一状态100拆装为所述第二状态200。
具体地,所述主板PCB10与所述副板PCB20上设置有过孔,所述主板PCB10的过孔与所述副板PCB20的过孔之间连接有可拆卸的铜柱。
在将第一状态100拆解为第二状态200的过程中,使用热风枪对铜柱与主板PCB10背面的过孔、副板PCB20背面的过孔之间焊接点加热,使其断开后,按照第二状态200的结构连接。
主板PCB10与副板PCB20上可拆卸地安装有主芯片11中的元器件与射频芯片21中的元器件。
进一步地,主板PCB10正面上设置有第一射频匹配电路12,副板PCB20正面上设置有第二射频匹配电路22。
更进一步地,当使用外接射频连接器30进行调试时,射频连接器30发出的射频信号通过第一射频匹配电路12传输给主芯片11,以及通过第二射频匹配电路22传输给射频芯片21。
在具体调试的过程中,利用外接的射频连接器、调试探针、第一射频匹配电路与第二射频匹配电路对主芯片与射频芯片进行调试,调试过程分为无源调试、有源调试与最终微调。
在进行无源调试过程中,选定需要调试的射频电路,确定主板的调试点,该调试点可以是一个,也可以是多个。
将射频铜管焊接在对应的第一调试点,同时将射频探针插入射频连接器对应的第二调试点,接下来的调试工作就是将第一调试点和第二调试点之间无源射频性能调试到目标值。
将第一调试点的铜管尾部接头接入第一射频网络分析仪端口,将第二调试点的射频探针尾部接入射频网络分析仪的第二端口,通过射频网络分析仪对两个端口接入的信号进行分析,获得S11,S21,VSWR,带宽等调试参数。
若这些参数未达到设计目标,则通过热风枪和镊子等具备取下和焊接元件的工具对射频元件包括,射频电容,射频电感等进行取消,增加和替换。例如将射频电容替换为另一个电容值的电容,将射频电感替换为另一个电感值的电感,或射频电容值替换为射频电感值,以及射频电感值替换为射频电容值进行调试。
每完成一次射频元件调试后重复对射频电路的无源特性进行测试,获得第一次调试后的无源性能结果。若仍未获得设计目标则继续循环进行元件更换,射频无源性能测试,直到调试结果达到设计目标为止。
在进行有源调试的过程中,将无源调试后的主板PCB与副板PCB接入电源,上电开机,将射频信号接入射频信号分析仪器,分析电路在上电工作状态时的射频指标是否达到设计预期。
若未达到设计预期,继续进行取消,增加和替换。例如将射频电容替换为另一个电容值的电容,将射频电感替换为另一个电感值的电感,或射频电容值替换为射频电感值,以及射频电感值替换为射频电容值进行调试。直到上电工作状态时的射频指标达到设计目标。
在最终微调的过程中,将有源调试后的主板PCB与副板PCB上电工作,将射频信号接入射频信号分析仪器,分析电路在上电工作状态时的射频指标是否达到设计预期。
若未达预期,则对主板PCB与副板PCB重复进行无源太调试与有源调试,直到成品板型的上电射频指标达到预期为止,获得可用于成品生产的PCB板。
本实施例中在对主板PCB与副板PCB调试过程时,可以直接将调试探针伸入外露的主芯片与射频芯片中进行调试,根据调试结果,对主板PCB与副板PC版上外露的元器件进行新增、拆除和替换,无需反复拆解主板PCB与副板PCB之间的连接结构,在调试过程中大幅提高效率。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述或记载的部分,可以参见其他实施例的相关描述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现,也可以采用人工方式进行实施。这些功能究竟以人工方式实现还是软件来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中,应该理解到,所揭露的立体堆叠电路的调试方法与版型,可以通过其他的方式实现。例如,以上所描述的立体堆叠电路的调试方法与版型实施例仅仅是示意性的,例如,所述电路与芯片的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如,多个元器件或电路可以结合或者可以集成到另一个芯片或电路中,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或电性连接可以是通过一些装置或电路的间接耦合或集成电路,可以是电性、机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个电路单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各电路与芯片可能集成在一个处理芯片中,也可以是各个单元单独物理存在,也可以两个或两个以上元器件或电路集成在一个处理器中。上述集成的芯片或处理器既可以采用人工操作的形式实现,也可以采用机器处理的形式实现。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种立体堆叠电路的调试方法,所述立体堆叠电路包括主板PCB、副板PCB、设置在主板PCB正面上的主芯片以及设置在副板PCB正面上的射频芯片,其特征在于,包括步骤:
将所述主板PCB和所述副板PCB背对设置连接;
分别对所述主芯片与所述射频芯片进行调试;
待调试完成后对所述主板PCB和所述副板PCB进行拆解;
将所述主板PCB和所述副板PCB正对设置连接。
2.根据权利要求1所述的一种立体堆叠电路的调试方法,其特征在于,所述将所述主板PCB和所述副板PCB背对设置连接,具体包括:
通过可拆卸的铜柱连接所述主板PCB背面的过孔与所述副板PCB背面的过孔。
3.根据权利要求1所述的一种立体堆叠电路的调试方法,其特征在于,所述分别对所述主芯片与所述射频芯片进行调试,具体包括;
通过所述主芯片与所述射频芯片中的元器件的新增、拆除和替换,对所述主芯片与所述射频芯片进行无源调试、有源调试以及最终微调。
4.根据权利要求1~3中任意一项所述的一种立体堆叠电路的调试方法,其特征在于:
所述主板PCB正面上还设置有第一射频匹配电路,所述副板PCB正面上还设置有第二射频匹配电路;
所述分别对所述主芯片与所述射频芯片进行调试包括:
通过调试探针对所述主芯片、所述射频芯片、所述第一射频匹配电路与所述第二射频匹配电路进行调试。
5.根据权利要求4所述的一种立体堆叠电路的调试方法,其特征在于,还包括:
通过外接射频连接器对所述立体堆叠电路进行调试,所述射频连接器发出的射频信号通过所述第一射频匹配电路传输给所述主芯片,以及通过所述第二射频匹配电路传输给所述射频芯片。
6.一种立体堆叠电路版型,其特征在于,包括:
主板PCB,所述主板PCB正面上设置有主芯片;
副板PCB,所述副板PCB正面上设置有射频芯片;
第一状态下,所述主板PCB和所述副板PCB背对设置连接;
第二状态下,所述主板PCB和所述副板PCB正对设置连接;
在所述第一状态下对所述主芯片和所述射频芯片调试完成后,所述主板PCB和所述副板PCB由所述第一状态拆装为所述第二状态。
7.根据权利要求6所述的一种立体堆叠电路版型,其特征在于:
所述主板PCB与所述副板PCB上设置有过孔,所述主板PCB的过孔与所述副板PCB的过孔之间连接有可拆卸的铜柱。
8.根据权利要求6所述的一种立体堆叠电路版型,其特征在于:
所述主板PCB与所述副板PCB上可拆卸地安装有所述主芯片中的元器件与所述射频芯片中的元器件。
9.根据权利要求6~8中任意一项所述的一种立体堆叠电路版型,其特征在于:
所述主板PCB正面上设置有第一射频匹配电路,所述副板PCB正面上设置有第二射频匹配电路。
10.根据权利要求9所述的一种立体堆叠电路版型,其特征在于,还包括:
当外接射频连接器时,所述射频连接器与所述第一射频电路和主芯片导通,以及所述射频连接器与所述第二射频电路和射频芯片导通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110705781.4A CN113453424B (zh) | 2021-06-24 | 2021-06-24 | 一种立体堆叠电路的调试方法与版型 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110705781.4A CN113453424B (zh) | 2021-06-24 | 2021-06-24 | 一种立体堆叠电路的调试方法与版型 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113453424A true CN113453424A (zh) | 2021-09-28 |
CN113453424B CN113453424B (zh) | 2023-04-07 |
Family
ID=77812524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110705781.4A Active CN113453424B (zh) | 2021-06-24 | 2021-06-24 | 一种立体堆叠电路的调试方法与版型 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113453424B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114978363A (zh) * | 2022-04-25 | 2022-08-30 | Oppo广东移动通信有限公司 | 射频电路的调试方法及装置、电子设备、存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045145A (ja) * | 2008-08-12 | 2010-02-25 | Hitachi Ltd | 半導体チップの搬送方法および装置 |
US20110123147A1 (en) * | 2008-09-24 | 2011-05-26 | Omron Corporation | Optical transmission module, method for manufacturing optical transmission module, and electronic device |
US20130180762A1 (en) * | 2012-01-18 | 2013-07-18 | Tyco Healthcare Group Lp | Printed Circuit Boards Including Strip-Line Circuitry and Methods of Manufacturing Same |
CN105744736A (zh) * | 2014-12-07 | 2016-07-06 | 刘毛飞 | 电路板 |
CN106850893A (zh) * | 2017-02-27 | 2017-06-13 | 广东欧珀移动通信有限公司 | 一种移动终端 |
CN109982506A (zh) * | 2019-03-14 | 2019-07-05 | 广东小天才科技有限公司 | 一种佩戴设备 |
CN111900525A (zh) * | 2020-07-01 | 2020-11-06 | 深圳市资福医疗技术有限公司 | 一种胶囊内窥镜的天线结构及采用该天线的胶囊内窥镜 |
-
2021
- 2021-06-24 CN CN202110705781.4A patent/CN113453424B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045145A (ja) * | 2008-08-12 | 2010-02-25 | Hitachi Ltd | 半導体チップの搬送方法および装置 |
US20110123147A1 (en) * | 2008-09-24 | 2011-05-26 | Omron Corporation | Optical transmission module, method for manufacturing optical transmission module, and electronic device |
US20130180762A1 (en) * | 2012-01-18 | 2013-07-18 | Tyco Healthcare Group Lp | Printed Circuit Boards Including Strip-Line Circuitry and Methods of Manufacturing Same |
CN105744736A (zh) * | 2014-12-07 | 2016-07-06 | 刘毛飞 | 电路板 |
CN106850893A (zh) * | 2017-02-27 | 2017-06-13 | 广东欧珀移动通信有限公司 | 一种移动终端 |
CN109982506A (zh) * | 2019-03-14 | 2019-07-05 | 广东小天才科技有限公司 | 一种佩戴设备 |
CN111900525A (zh) * | 2020-07-01 | 2020-11-06 | 深圳市资福医疗技术有限公司 | 一种胶囊内窥镜的天线结构及采用该天线的胶囊内窥镜 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114978363A (zh) * | 2022-04-25 | 2022-08-30 | Oppo广东移动通信有限公司 | 射频电路的调试方法及装置、电子设备、存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN113453424B (zh) | 2023-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105701050A (zh) | 具有多个PCIe连接器的外围组件互连快速(PCIe)卡 | |
US20120032698A1 (en) | Test Device and Test Method for Multimedia Data Card and Mobile-Phone Multimedia Data Card | |
CN113453424B (zh) | 一种立体堆叠电路的调试方法与版型 | |
JP6033913B2 (ja) | ユニバーサルテストプラットフォーム及びそのテスト方法 | |
CN106841997A (zh) | 射频测试封装结构及射频测试方法 | |
TWM577498U (zh) | 電子裝置 | |
US8553427B2 (en) | Motherboard | |
US8568149B1 (en) | Connector block for coaxial connectors | |
US10739382B2 (en) | Testing apparatus having a configurable probe fixture | |
CN208240879U (zh) | 一种天线耦合装置 | |
US10461387B2 (en) | Systems and methods for improved chip device performance | |
JP4866895B2 (ja) | バックプレーンおよび通信装置 | |
US7969158B2 (en) | Noise-reduction method for processing a test port | |
CN112462245A (zh) | 边界扫描互联线路的生成方法与装置 | |
CN205786708U (zh) | 一种pcba测试针板 | |
CN217643852U (zh) | 一种pcb板 | |
US9964573B2 (en) | Method for measuring characteristic impedance of electric transmission line | |
CN206460138U (zh) | 一种多功能测试设备 | |
CN104882392B (zh) | 一种声表面波滤波器组件中空测试夹具 | |
CN104952850A (zh) | 一种射频测试结构及射频测试方法 | |
CN201315401Y (zh) | 电子卡连接器 | |
CN218975982U (zh) | 一种lcd显示屏调试转板 | |
TWI385391B (zh) | 高效率和高準確度之測試治具 | |
US20140351641A1 (en) | Testing apparatus and testing method | |
KR200396602Y1 (ko) | 리버스형 전자부품 실장 테스트용 접속장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |