CN113451353A - Mram器件的形成方法 - Google Patents
Mram器件的形成方法 Download PDFInfo
- Publication number
- CN113451353A CN113451353A CN202010223192.8A CN202010223192A CN113451353A CN 113451353 A CN113451353 A CN 113451353A CN 202010223192 A CN202010223192 A CN 202010223192A CN 113451353 A CN113451353 A CN 113451353A
- Authority
- CN
- China
- Prior art keywords
- layer
- magnetic
- material layer
- etching
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 119
- 239000010410 layer Substances 0.000 claims abstract description 630
- 239000000463 material Substances 0.000 claims abstract description 136
- 239000000696 magnetic material Substances 0.000 claims abstract description 125
- 238000005530 etching Methods 0.000 claims abstract description 102
- 230000004888 barrier function Effects 0.000 claims abstract description 94
- 239000011241 protective layer Substances 0.000 claims abstract description 54
- 239000007772 electrode material Substances 0.000 claims abstract description 38
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 21
- 230000001681 protective effect Effects 0.000 claims description 17
- 238000010884 ion-beam technique Methods 0.000 claims description 15
- 239000012925 reference material Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003670 easy-to-clean Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种MRAM器件的形成方法，所述方法通过首先图形化磁隧道结材料层中的第二磁性材料层和势垒材料层，并停止刻蚀于所述磁隧道结结构层中的第一磁性材料层，易于清除再沉积形成的残余磁性层；同时，刻蚀去除所述残余磁性层之后，在所述第二磁性层和势垒层的侧壁形成第一保护层，再以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层，形成第一磁性层和底部电极层，可以防止后续刻蚀过程中再沉积的磁性材料覆盖于势垒层的侧壁上，从而可以避免势垒层短路，故可以提高MRAM器件的性能。
Description
技术领域
本发明涉及半导体集成电路领域，尤其涉及一种MRAM器件的形成方法。
背景技术
磁性随机存取存储器(Magnetic Random Access Memory，MRAM)是使用过磁性元件的存储器。
其中，自旋转移矩磁性随机存储器(Spin Transfer Torque Magnetic RandomAccess Memory，STT-MRAM)具有高读写速度、高密度、低功耗、长数据保存时间和高寿命等特点，有着不可估量的广阔前景。更值得注意的是，STT-MRAM可基于现有的CMOS制造技术和工艺发展，在技术上进行接力的难度相对较小，从而可以直接挑战闪存的低成本。
但是，现有的磁性随机存取存储器的性能仍有待提高。
发明内容
本发明解决的问题是提供一种MRAM器件，以提高磁性随机存取存储器的性能。
为解决上述问题，本发明提供了一种MRAM器件的形成方法，所述方法包括：
提供基底；
在所述基底上形成底部电极材料层和位于所述底部电极材料层上的磁隧道结材料层，所述磁隧道结材料层包括第一磁性材料层、位于第一磁性材料层上的势垒材料层和位于势垒材料层上的第二磁性材料层；
图形化所述第二磁性材料层和势垒材料层至暴露出第一磁性材料层的表面，形成第二磁性层和势垒层，所述第二磁性层的侧壁和势垒层的侧壁具有残余磁性层；
刻蚀去除所述残余磁性层；
刻蚀去除所述残余磁性层之后，在所述第二磁性层和势垒层的侧壁形成第一保护层；
以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层，形成第一磁性层和底部电极层。
可选地，图形化所述第二磁性材料层和势垒材料层的工艺包括第一离子束刻蚀工艺；所述第一离子束刻蚀工艺的刻蚀角度为20°～45°，能量为80eV～800eV。
可选地，刻蚀去除所述残余磁性层的工艺包括第二离子束刻蚀工艺；所述第二离子束刻蚀工艺的刻蚀角度50°～80°，且能量为20eV～200eV。
可选地，所述第一磁性材料层为参考材料层，所述第二磁性材料层为自由材料层；所述第一磁性层为参考层，所述第二磁性层为自由层。
可选地，所述磁隧道结材料层还包括位于所述自由材料层之上的覆盖材料层和位于所述参考材料层之下的钉扎材料层；在图形化所述第二磁性材料层和势垒材料层之前，所述方法还包括：刻蚀所述覆盖材料层，形成覆盖层；所述方法还包括：在以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层的过程中，以所述第一保护层为掩模刻蚀所述钉扎材料层，形成钉扎层。
可选地，在以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层的过程中，部分所述第一保护层被刻蚀去除，或全部的所述第一保护层被刻蚀去除。
可选地，所述方法还包括：图形化所述第二磁性材料层和势垒材料层之前，在磁隧道结材料层上形成硬掩模层，所述硬掩模层包括金属硬掩模层和位于金属硬掩模层上的介质硬掩模层；以所述硬掩模层为掩模图形化所述第二磁性材料层和势垒材料层；以所述硬掩模层为掩模刻蚀去除所述残余磁性层。
可选地，所述介质硬掩模层的材料包括SiO2或SiN，厚度为500nm～800nm；所述金属硬掩模层的材料包括Ta、TaN、Ti或TiN，厚度为450nm～700nm。
可选地，形成所述第一保护层的步骤包括：在所述第二磁性层和势垒层的侧壁、第二磁性层的顶部和所述第一磁性材料层的表面形成第一保护材料层；刻蚀去除所述第二磁性层的顶部和所述第一磁性材料层的表面之上的第一保护材料层，形成所述第一保护层。
可选地，形成所述第一保护材料层的工艺包括原子层沉积工艺或者化学气相沉积工艺。
可选地，刻蚀去除所述第二磁性层的顶部和所述第一磁性材料层的表面之上的第一保护材料层的工艺包括第三离子束刻蚀工艺或反应离子刻蚀工艺。
可选地，所述第一保护层的材料包括SiN或SiCN，厚度为10nm～30nm。
可选地，形成所述第一磁性层和底部电极层之后，还包括：形成覆盖所述第一磁性层、势垒层、第二磁性层和底部电极层的侧壁、第二磁性层的顶部、以及基底表面的第二保护层。
可选地，第二保护层的材料与所述第一保护层的材料相同或不同。
可选地，所述第二保护层的厚度为10nm～30nm。
可选地，所述底电极层的材料包括Ta、TaN、Ti或TiN,厚度为15nm～25nm。
与现有技术相比，本发明的技术方案具有以下优点：
上述的方案，通过首先图形化磁隧道结材料层中的第二磁性材料层和势垒材料层，并停止刻蚀于所述磁隧道结结构层中的第一磁性材料层，可以减少再沉积形成的残余磁性层的数量，且所述残余磁性层所处的深度不至于过大，降低去除所述残余磁性过程中的遮挡效应，因此易于清除所述残余磁性层；同时，刻蚀去除所述残余磁性层之后，在所述第二磁性层和势垒层的侧壁形成第一保护层，再以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层，形成第一磁性层和底部电极层。在刻蚀所述第一磁性材料层和底部电极材料层的过程中，第一保护层隔离势垒层，可以防止刻蚀过程中再沉积的磁性材料覆盖于势垒层的侧壁上，从而可以避免沉积于势垒层侧壁的磁性材料与势垒层直接接触，避免引起短路，故可以提高MRAM器件的性能。
附图说明
图1和图2为一种MRAM器件的形成方法的示意图。
图3是本发明实施例中的一种MRAM器件的形成方法的流程示意图；
图4至图11是本发明实施例中的一种MRAM器件的形成方法的步骤对应的中间结构示意图。
具体实施方式
由背景技术可知，现有的MRAM器件的性能有待提高。
参见图1，提供基底(未示出)，所述基底上形成有底部电极材料层110和位于所述底部电极材料层上的磁隧道结材料层120。
参见图2，在所述磁隧道结材料层120上形成图案化的硬掩模层130，并以图案化的硬掩模层130为掩膜刻蚀所述磁隧道结结构层120和底部电极层110，形成底部电极115和位于所述底部电极115之上的磁隧道结结构125。其中，所述硬掩模层130包括金属硬掩模层131和位于金属硬掩模层131之上的介质硬掩模层132。
所述磁隧道结材料层120包括第一磁性材料层121、位于第一磁性材料层121上的势垒材料层122和位于势垒材料层122上的第二磁性材料层123。所述第一磁性材料层121和第二磁性材料层123由磁性材料制成，而作为第一磁性材料层121和第二磁性材料层123之间的隔绝层的势垒材料层122则由非磁性材料制成。
在上述以图案化的硬掩模层130为掩膜刻蚀所述磁隧道结结构层120和底部电极层110的过程中，所述第一磁性材料层121和第二磁性材料层123中的磁性材料会再沉积于所述势垒层122’侧壁，形成残余磁性层140。残余磁性层140的存在将会使得第一磁性层121’和第二磁性层123’之间相互连通，形成短路。
一种方法提出在刻蚀形成磁隧道结结构125之后，采用离子束刻蚀工艺或者反应离子刻蚀工艺清除再沉积于磁隧道结结构125侧壁上的残余磁性层140。但是，由于遮挡效应，离子束刻蚀工艺或者反应离子刻蚀工艺仍然无法彻底清除位于所述磁隧道结结构125侧壁上再沉积的磁性材料层140。为了彻底清除位于所述磁隧道结结构125侧壁上再沉积的磁性材料层140，一般还需要进行热氧化处理。一方面，热氧化处理会导致磁隧道结结构中的磁性材料一同被氧化，导致磁隧道结结构的性能下降；另一方面，热氧化处理过程中的高温也会降低磁隧道结结构125的性能。
为了解决上述问题，本发明实施例中提供了一种MRAM器件的形成方法，所述方法包括：提供基底；在所述基底上形成底部电极材料层和位于所述底部电极材料层上的磁隧道结材料层，所述磁隧道结材料层包括第一磁性材料层、位于第一磁性材料层上的势垒材料层和位于势垒材料层上的第二磁性材料层；图形化所述第二磁性材料层和势垒材料层至暴露出第一磁性材料层的表面，形成第二磁性层和势垒层，所述第二磁性层的侧壁和势垒层的侧壁具有残余磁性层；刻蚀去除所述残余磁性层；刻蚀去除所述残余磁性层之后，在所述第二磁性层和势垒层的侧壁形成第一保护层；以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层，形成第一磁性层和底部电极层。
本发明实施例提供的MRAM器件的形成方法中，通过首先图形化磁隧道结结构层中的第二磁性材料层和势垒材料层，并停止刻蚀于所述磁隧道结结构层中的第一磁性材料层，可以减少再沉积于所述部分磁隧道结结构侧壁的磁性材料的数量，且所述残余磁性层所处的深度不至于过大，降低去除所述残余磁性过程中的遮挡效应，因此易于清除所述残余磁性层；同时，刻蚀去除所述残余磁性层之后，在所述第二磁性层和势垒层的侧壁形成第一保护层，再以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层，形成第一磁性层和底部电极层。在刻蚀所述第一磁性材料层和底部电极材料层的过程中，第一保护层隔离势垒层，可以防止刻蚀过程中再沉积的磁性材料覆盖于势垒层的侧壁上，从而可以避免沉积于势垒层侧壁的磁性材料与势垒层直接接触，避免引起短路，故可以提高MRAM器件的性能。
图3示出了本发明实施例中的一种MRAM器件的形成方法的流程示意图。
参见图3，本发明实施例中的一种MRAM器件的形成方法，具体可以包括：
步骤S301：提供基底；
步骤S302：在所述基底上形成底部电极材料层和位于所述底部电极材料层上的磁隧道结材料层，所述磁隧道结材料层包括第一磁性材料层、位于第一磁性材料层上的势垒材料层和位于势垒材料层上的第二磁性材料层；
步骤S303：图形化所述第二磁性材料层和势垒材料层至暴露出第一磁性材料层的表面，形成第二磁性层和势垒层，所述第二磁性层的侧壁和势垒层的侧壁具有残余磁性层；
步骤S304：刻蚀去除所述残余磁性层；
步骤S305：刻蚀去除所述残余磁性层之后，在所述第二磁性层和势垒层的侧壁形成第一保护层；
步骤S306：以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层，且形成第一磁性层和底部电极层。
下面将结合图4至图11对本发明实施例中的MRAM器件的形成方法做进一步详细的描述。
参见图4，提供基底(未示出)，所述基底上形成有第一金属层400、位于所述第一金属层400之上的介质层410和贯穿所述介质层的插塞411，以及位于所述介质层410和插塞411之上的底部电极材料层420。
在具体实施中，所述基底为后续形成MRAM器件提供工艺平台。
在具体实施中，所述基底可以硅衬底或锗衬底等。此外，所述基底中可以形成有其它器件，例如PMOS晶体管和NMOS晶体管；所述基底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构；所述基底中还可以形成有CMOS器件，CMOS器件例如NMOS晶体管和/或PMOS晶体管等。同样，所述基底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构等等。
所述第一金属层400可以为MRAM器件中的底部金属层M1或者中间金属层Mn(n为大于1的整数)，其可以采用铜或钨等磁性材料制成。
所述介质层410用于为相邻的插塞411之间起到隔绝作用。
在具体实施中，介质层410可以由氧化物制成，或由具有比二氧化硅的介电常数更低的低K材料制成。本实施例中，介质层410的材料为二氧化硅(SiO2)。在其他实施例中，介质层410还可以包括例如硅氧化物、掺杂有氟或碳的硅氧化物、多孔硅氧化物、旋涂有机聚合物，或如氢倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ)等的无机聚合物。
在具体实施中，插塞411用作第一金属层400与后续形成的底部电极之间的接触件。
本实施例中，插塞411采用镶嵌工艺形成。具体地，刻蚀所述介质层410，形成贯穿介质层410的通孔，所述通孔的底部暴露出所述半导体衬底410的材料；在所述通孔中填充导电材料，如金属铜等，并采用诸如化学机械研磨工艺或回刻蚀工艺之类的平坦化工艺使得填充的导电材料的顶部表面与介质层410的顶部表面相齐平，形成位于所述介质层410中且贯穿介质层410的插塞411。
底部电极材料层420为形成磁隧道结(MTJ)的底部电极提供工艺基础。
本发明实施例中，底部电极材料层420的材料可以包括Ta、TaN、Ti或TiN，厚度为15nm～25nm。
底部电极材料层420可以采用诸如化学气相沉积(CVD)、物理气相沉积(PVD)或者原子层沉积(ALD)工艺形成于介质层410和插塞411之上。
参见图5，在所述底部电极层420上形成磁隧道结材料层430。
所述磁隧道结材料层430用作后续通过刻蚀形成两个以上的磁隧道结(MTJ)结构。
所述磁隧道结材料层430的形成工艺包括化学气相沉积(CVD)、物理气相沉积(PVD)或者原子层沉积(ALD)工艺。
所述磁隧道结材料层430包括：第一磁性材料层431、位于第一磁性材料层431之上的势垒材料层432，以及位于所述势垒材料层432之上的第二磁性材料层433。本实施例中，所述第一磁性材料层431为参考材料层，所述第二磁性材料层433为自由材料层。
此外，当所述第一磁性材料层431为参考材料层，所述第二磁性材料层433为自由材料层时，磁隧道结材料层430还可以包括位于参考材料层之下的钉扎材料层，或者还可以包括位于钉扎材料层之下的种子材料层，还可以包括位于自由材料层之上的覆盖材料层。
在其他实施例中，所述第一磁性材料层431为自由材料层，所述第二磁性材料层433为参考材料层。当所述第一磁性材料层431为自由材料层，所述第二磁性材料层433为参考材料层时，磁隧道结材料层430还可以包括位于参考材料层上的钉扎材料层、以及位于自由材料层下的种子层。
参见图6，在所述磁隧道结材料层430之上形成图案化的硬掩模层440。
硬掩模层440用作刻蚀所述磁隧道结材料层430和底部电极材料层420的掩膜。
本实施例中，所述硬掩模层440包括金属硬掩模层441和位于所述金属硬掩模层441之上的介质硬掩模层442。其中，金属硬掩模层441的材料包括Ta、TaN、Ti或TiN，厚度为450nm～700nm；所述介质硬掩模层442的材料包括SiO2或SiN，厚度为500nm～800nm。
形成图案化的硬掩模层440步骤可以包括：在所述磁隧道结材料层430之上形成金属硬掩模材料层和位于所述金属硬掩模材料层之上的介质硬掩模材料层；在所述介质硬掩模材料层上形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜依次刻蚀所述介质硬掩模材料层层和所述金属掩模材料层，直至暴露出所述磁隧道结结构材料层430的顶部表面，形成图案化的金属硬掩模层441和介质硬掩模层442，即形成所述图案化的硬掩模层440。
参见图7，以所述图案化的硬掩模层440为掩膜图形化所述第二磁性材料层433和势垒材料层432至暴露出第一磁性材料层431的表面，形成第二磁性层和势垒层，所述第二磁性层的侧壁和势垒层的侧壁具有残余磁性层。
所述第二磁性层由刻蚀所述第二磁性材料层433而形成，势垒层由刻蚀势垒材料层432而形成。
本实施例中，当所述第一磁性材料层为参考材料层，所述第二磁性材料层为自由材料层时，第一磁性层为参考层，所述第二磁性层为自由层，具体的，以所述图案化的硬掩模层440为掩膜图形化所述自由材料层和势垒材料层432至暴露出参考材料层的表面，形成自由层和势垒层。
本实施例中，为了获得较为精确的磁隧道结结构的形貌，采用刻蚀角度为20°～45°且能量为80eV～800eV的第一离子束刻蚀工艺刻蚀所述第二磁性材料层433层和势垒材料层432，形成第二磁性层433’和势垒层432’。在其他实施例中，形成第二磁性层433’和势垒层432’的刻蚀工艺还能够为反应离子刻蚀(RIE)工艺。
在刻蚀形成第二磁性层433’和势垒层432’的过程中，第二磁性材料层433的磁性材料会再沉积于势垒层432’的侧壁，或者还可能沉积于第二磁性层433’的侧壁，甚至于还沉积于硬掩模层440的侧壁，形成所述残余磁性层450。
需要指出的是，在形成第二磁性层433’和势垒层432’的过程中，将第一磁性材料层431作为刻蚀停止层，再沉积形成的残余磁性层450仅仅来源于所述第二磁性材料层433，而不包括刻蚀第一磁性材料层431的过程中再沉积的残余磁性层，故再沉积形成的残余磁性层450的数量较少，后续易于清除。
其次，由于图形化所述第二磁性材料层和势垒材料层第一磁性材料层431作为刻蚀停止层，此时，刻蚀了第二磁性材料层和势垒材料层但是还没有刻蚀第一磁性材料层和底部电极材料层，因此刻蚀的厚度降低，这样使得残余磁性层450的位置所述的深度不至于过大，后续能够降低去除所述残余磁性过程中的遮挡效应，因此易于清除所述残余磁性层。本实施例中，在形成第二磁性层433’和势垒层432’的过程中，部分厚度的介质硬掩模层442也被一同刻蚀去除，仅剩余部分厚度的介质硬掩模层442仍保留在金属硬掩模层441之上。
本实施例中，在图形化所述第二磁性材料层和势垒材料层之前，所述方法还包括：刻蚀所述覆盖材料层，形成覆盖层。具体的，在图形化所述第二磁性材料层和势垒材料层之前，以硬掩模层440为掩膜刻蚀所述覆盖材料层，形成覆盖层。
参见图8，刻蚀去除残余磁性层450。
本实施例中，采用刻蚀角度为50°～80°且能量为20eV～200eV的第二离子束刻蚀工艺，彻底清除位于所述势垒层432’侧壁的所述残余磁性层450。在其他实施例中，还可以采用反应离子刻蚀工艺刻蚀去除所述残余磁性层450。
需要指出的是，当第二磁性层433’侧壁和金属硬掩模层441侧壁和介质硬掩模层442侧壁也分别具有所述残余磁性层时，在刻蚀去除所述势垒层432’侧壁的所述残余磁性层450的过程中，还包括刻蚀去除位于第二磁性层433’侧壁和硬掩模层440侧壁的残余磁性层，以进一步降低残余磁性层再沉积于所述势垒层432’侧壁的可能性，从而降低短路的风险。
本实施例中，以所述硬掩模层为掩模刻蚀去除所述残余磁性层。
参见图9，刻蚀去除所述残余磁性层450之后，在所述第二磁性层433’的侧壁和势垒层432’的侧壁形成第一保护层460。
所述第一保护层460还可以位于介质硬掩模层442的侧壁和所述金属硬掩模层441的侧壁。在其他实施例中，所述第一保护层460不覆盖介质硬掩模层442的侧壁和所述金属硬掩模层441的侧壁。
在具体实施中，执行刻蚀去除所述残余磁性层450的步骤之后，所述所述介质硬掩模层442的侧壁、所述金属硬掩模层441的侧壁、第二磁性层433’的侧壁和势垒层432’的侧壁将不存在磁性材料。为了避免在后续刻蚀第一磁性材料层和底部电极材料层的过程中磁性材料再沉积于所述势垒层432’的侧壁，在所述第二磁性层433’的侧壁和势垒层432’的侧壁形成第一保护层460。
本发明实施例中，所述第一保护层460的材料为SiN或者SiCN，厚度为10nm～30nm。
形成第一保护层460的方法可以包括：在第二磁性层433’的侧壁和势垒层432’的侧壁、第二磁性层433’的顶部、和暴露出的第一磁性材料层431的表面形成第一保护材料层；刻蚀去除覆盖于所述第二磁性层的顶部、和第一磁性材料层的表面之上的第一保护材料层，仅保留位于第二磁性层433’的侧壁和势垒层432’的侧壁的第一保护材料层，形成所述第一保护层460。
形成所述第一保护材料层的工艺包括原子层沉积工艺或者化学气相沉积工艺。刻蚀去除所述第二磁性层的顶部和所述第一磁性材料层的表面之上的第一保护材料层的工艺包括第三离子束刻蚀工艺或反应离子刻蚀工艺。
本实施例中，在形成第一保护材料层的步骤中，第一保护材料层还覆盖介质硬掩模层442的顶部和侧壁、以及所述金属硬掩模层441的侧壁。刻蚀去除覆盖于所述第二磁性层的顶部、和第一磁性材料层的表面之上的第一保护材料层的过程中，保留了位于所述介质硬掩模层442的侧壁、所述金属硬掩模层441的侧壁的第一保护材料层。
参见图10，形成所述第一保护层460之后，以所述第一保护层460为掩模刻蚀所述第一磁性材料层431和所述底部电极材料层420，形成第一磁性层431’和底部电极层425。
所述第一磁性层431’由刻蚀所述第一磁性材料层431而形成，所述底部电极层425由刻蚀所述底部电极材料层420而形成。
本实施例中，形成第一磁性层431’和底部电极层425的刻蚀工艺为刻蚀角度为50°～80°且能量为80eV～800eV的第三等离子束刻蚀工艺，以期获得较为精确的磁隧道结结构的形貌。
在上述的继续刻蚀所述第一磁性材料层431和所述底部电极材料层420的过程中，部分硬掩模层440和部分第一保护层也被一同去除。本实施例中，当所述硬掩模层包括介质硬掩模层441和金属硬掩模层442时，在继续刻蚀所述第一磁性材料层431和所述底部电极材料层420的过程中，所述介质硬掩模层442和部分所述金属硬掩模层441与部分所述第一保护层460被一同刻蚀去除。在其他实施例中，在继续刻蚀所述第一磁性材料层431和所述底部电极材料层420的过程中，全部的所述第一保护层460被一同刻蚀去除。
当所述磁隧道结材料层435包括钉扎材料层和种子材料层时，以所述第一保护层460为掩模刻蚀所述第一磁性材料层431和所述底部电极材料层420的过程中，还包括：以所述第一保护层460为掩模刻蚀所述钉扎材料层的步骤，形成所述钉扎层和种子层。
本实施例中，磁隧道结结构435包括第一磁性层431’、第二磁性层433’和势垒层432’。
当所述磁隧道结材料层430包括钉扎材料层、覆盖材料层和种子材料层时，所述磁隧道结结构435还包括覆盖层、钉扎层和种子层。参见图11，形成覆盖所述第一磁性层431’、势垒层432’、第二磁性层433’和底部电极层425的侧壁、第二磁性层433’的顶部、以及基底表面的第二保护层470。
具体的，本实施例中，形成位于所述金属硬掩模层441顶部和侧壁、所述磁隧道结结构435的侧壁和所述底部电极层425的侧壁和暴露的所述介质层410的表面上的第二保护层470。
所述第二保护层470用于在所述硬掩模层440的顶部和侧壁、所述磁隧道结结构435的侧壁和所述底部电极层425的侧壁和暴露的所述介质层410的顶部表面上形成遮挡作用，避免后续的刻蚀工艺对磁隧道结结构435的损伤，例如，避免后续的清洗工艺对磁隧道结结构435的损伤。
本发明实施例中，所述第二保护层470与所述第一保护层的材料相同，如SiN或者SiCN等。在其他实施例中，第二保护层470与所述第一保护层的材料不同。
在一个实施例中，所述第二保护层470的厚度为10nm～30nm。
形成所述第二保护层470的工艺可以包括化学气相沉积(CVD)或原子层沉积(ALD)工艺。
本实施例中，当还剩余部分厚度的第一保护层460位于所述金属硬掩模层441的侧壁和所述磁隧道结结构435的侧壁时，所述第二保护层470还覆盖所述第一保护层460。在其他实施例中，当所述金属硬掩模层441的侧壁和所述磁隧道结结构435的侧壁的第一保护层被全部刻蚀去除时，所述第二保护层覆盖所述第一磁性层431’、势垒层432’、第二磁性层433’和底部电极层425的侧壁、第二磁性层433’的顶部、以及暴露的所述介质层410的表面。
本发明实施例中的上述方案，通过首先图形化磁隧道结结构层中的第二磁性材料层和势垒材料层，并停止刻蚀于所述磁隧道结结构层中的第一磁性材料层，可以减少再沉积于所述部分磁隧道结结构侧壁的磁性材料的数量，且所述残余磁性层所处的深度不至于过大，降低去除所述残余磁性过程中的遮挡效应，因此易于清除所述残余磁性层；同时，刻蚀去除所述残余磁性层之后，在所述第二磁性层和势垒层的侧壁形成第一保护层，再以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层，形成第一磁性层和底部电极层。在刻蚀所述第一磁性材料层和底部电极材料层的过程中，第一保护层隔离势垒层，可以防止刻蚀过程中再沉积的磁性材料覆盖于势垒层的侧壁上，从而可以避免沉积于势垒层侧壁的磁性材料与势垒层直接接触，避免引起短路，故可以提高MRAM器件的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种MRAM器件的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成底部电极材料层和位于所述底部电极材料层上的磁隧道结材料层，所述磁隧道结材料层包括第一磁性材料层、位于第一磁性材料层上的势垒材料层和位于势垒材料层上的第二磁性材料层；
图形化所述第二磁性材料层和势垒材料层至暴露出第一磁性材料层的表面，形成第二磁性层和势垒层，所述第二磁性层的侧壁和势垒层的侧壁具有残余磁性层；
刻蚀去除所述残余磁性层；
刻蚀去除所述残余磁性层之后，在所述第二磁性层和势垒层的侧壁形成第一保护层；
以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层，形成第一磁性层和底部电极层。
2.根据权利要求1所述的MRAM器件的形成方法，其特征在于，图形化所述第二磁性材料层和势垒材料层的工艺包括第一离子束刻蚀工艺；所述第一离子束刻蚀工艺的刻蚀角度为20°～45°，能量为80eV～800eV。
3.根据权利要求1所述的MRAM器件的形成方法，其特征在于，刻蚀去除所述残余磁性层的工艺包括第二离子束刻蚀工艺；所述第二离子束刻蚀工艺的刻蚀角度50°～80°，且能量为20eV～200eV。
4.根据权利要求1所述的MRAM器件的形成方法，其特征在于，所述第一磁性材料层为参考材料层，所述第二磁性材料层为自由材料层；所述第一磁性层为参考层，所述第二磁性层为自由层。
5.根据权利要求4所述的MRAM器件的形成方法，其特征在于，所述磁隧道结材料层还包括位于所述自由材料层之上的覆盖材料层和位于所述参考材料层之下的钉扎材料层；
在图形化所述第二磁性材料层和势垒材料层之前，所述方法还包括：刻蚀所述覆盖材料层，形成覆盖层；
所述方法还包括：在以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层的过程中，以所述第一保护层为掩模刻蚀所述钉扎材料层，形成钉扎层。
6.根据权利要求1所述的MRAM器件的形成方法，其特征在于，在以所述第一保护层为掩模刻蚀所述第一磁性材料层和底部电极材料层的过程中，部分所述第一保护层被刻蚀去除，或全部的所述第一保护层被刻蚀去除。
7.根据权利要求1所述的MRAM器件的形成方法，其特征在于，还包括：
图形化所述第二磁性材料层和势垒材料层之前，在磁隧道结材料层上形成硬掩模层，所述硬掩模层包括金属硬掩模层和位于金属硬掩模层上的介质硬掩模层；
以所述硬掩模层为掩模图形化所述第二磁性材料层和势垒材料层；
以所述硬掩模层为掩模刻蚀去除所述残余磁性层。
8.根据权利要求7所述的MRAM器件的形成方法，其特征在于，所述介质硬掩模层的材料包括SiO2或SiN，厚度为500nm～800nm；
所述金属硬掩模层的材料包括Ta、TaN、Ti或TiN，厚度为450nm～700nm。
9.根据权利要求1所述的MRAM器件的形成方法，其特征在于，形成所述第一保护层的步骤包括：
在所述第二磁性层和势垒层的侧壁、第二磁性层的顶部和所述第一磁性材料层的表面形成第一保护材料层；
刻蚀去除所述第二磁性层的顶部和所述第一磁性材料层的表面之上的第一保护材料层，形成所述第一保护层。
10.根据权利要求9所述的MRAM器件的形成方法，其特征在于，形成所述第一保护材料层的工艺包括原子层沉积工艺或者化学气相沉积工艺。
11.根据权利要求9所述的MRAM器件的形成方法，其特征在于，刻蚀去除所述第二磁性层的顶部和所述第一磁性材料层的表面之上的第一保护材料层的工艺包括第三离子束刻蚀工艺或反应离子刻蚀工艺。
12.根据权利要求1所述的MRAM器件的形成方法，其特征在于，所述第一保护层的材料包括SiN或SiCN，厚度为10nm～30nm。
13.根据权利要求1所述的MRAM器件的形成方法，其特征在于，形成所述第一磁性层和底部电极层之后，还包括：
形成覆盖所述第一磁性层、势垒层、第二磁性层和底部电极层的侧壁、第二磁性层的顶部、以及基底表面的第二保护层。
14.根据权利要求13所述的MRAM器件的形成方法，其特征在于，第二保护层的材料与所述第一保护层的材料相同或不同。
15.根据权利要求13所述的MRAM器件的形成方法，其特征在于，所述第二保护层的厚度为10nm～30nm。
16.根据权利要求1所述的MRAM器件的形成方法，其特征在于，所述底部电极层的材料包括Ta、TaN、Ti或TiN，厚度为15nm～25nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010223192.8A CN113451353B (zh) | 2020-03-26 | 2020-03-26 | Mram器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010223192.8A CN113451353B (zh) | 2020-03-26 | 2020-03-26 | Mram器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113451353A true CN113451353A (zh) | 2021-09-28 |
| CN113451353B CN113451353B (zh) | 2023-01-24 |
Family
ID=77807108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010223192.8A Active CN113451353B (zh) | 2020-03-26 | 2020-03-26 | Mram器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113451353B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1740396A (zh) * | 2004-08-03 | 2006-03-01 | 三星电子株式会社 | 蚀刻溶液及利用包括该溶液的过程形成半导体器件的方法 |
| US20180033959A1 (en) * | 2015-02-04 | 2018-02-01 | Everspin Technologies, Inc. | Magnetoresistive Stack/Structure and Method of Manufacturing Same |
| CN109273595A (zh) * | 2017-07-18 | 2019-01-25 | 恩智浦有限公司 | 形成隧道磁阻（tmr）元件和tmr传感器元件的方法 |
| CN110061029A (zh) * | 2018-01-19 | 2019-07-26 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器记忆单元及其制造方法 |
-
2020
- 2020-03-26 CN CN202010223192.8A patent/CN113451353B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1740396A (zh) * | 2004-08-03 | 2006-03-01 | 三星电子株式会社 | 蚀刻溶液及利用包括该溶液的过程形成半导体器件的方法 |
| US20180033959A1 (en) * | 2015-02-04 | 2018-02-01 | Everspin Technologies, Inc. | Magnetoresistive Stack/Structure and Method of Manufacturing Same |
| CN109273595A (zh) * | 2017-07-18 | 2019-01-25 | 恩智浦有限公司 | 形成隧道磁阻（tmr）元件和tmr传感器元件的方法 |
| CN110061029A (zh) * | 2018-01-19 | 2019-07-26 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器记忆单元及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113451353B (zh) | 2023-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10707413B1 (en) | Formation of embedded magnetic random-access memory devices | |
| CN109755126B (zh) | 半导体器件的制造方法 | |
| US10483461B2 (en) | Embedded MRAM in interconnects and method for producing the same | |
| CN108321083B (zh) | 半导体结构及其形成方法 | |
| KR20090036876A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법 | |
| US10043744B2 (en) | Avoiding gate metal via shorting to source or drain contacts | |
| KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
| CN108962817B (zh) | 半导体结构及其形成方法 | |
| CN113451353B (zh) | Mram器件的形成方法 | |
| CN113471245A (zh) | Mram器件及其形成方法 | |
| JP2006032919A (ja) | 半導体素子のストレージノードコンタクトの形成方法 | |
| US20090011583A1 (en) | Method of manufacturing a semiconductor device | |
| CN111106158A (zh) | 半导体结构及其形成方法 | |
| US20210202831A1 (en) | Semiconductor structure and formation method thereof | |
| CN114256142A (zh) | 半导体结构及其形成方法 | |
| KR20110080783A (ko) | 반도체 소자의 제조방법 | |
| KR100894771B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100854863B1 (ko) | 반도체 소자의 제조방법 | |
| US20240087950A1 (en) | Wet etch process and methods to form air gaps between metal interconnects | |
| CN113130312B (zh) | 半导体结构的形成方法 | |
| US20230189534A1 (en) | Layered bottom electrode dielectric for embedded mram | |
| KR20110078105A (ko) | 반도체 소자의 버팅 콘택 형성 방법 | |
| KR100641491B1 (ko) | 반도체의 극 미세 컨택 플러그 형성방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| CN118265299A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |