CN113451152A - 一种芯片的封装结构及其封装方法 - Google Patents

一种芯片的封装结构及其封装方法 Download PDF

Info

Publication number
CN113451152A
CN113451152A CN202110806844.5A CN202110806844A CN113451152A CN 113451152 A CN113451152 A CN 113451152A CN 202110806844 A CN202110806844 A CN 202110806844A CN 113451152 A CN113451152 A CN 113451152A
Authority
CN
China
Prior art keywords
gold
chip
heat dissipation
indium
plated layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110806844.5A
Other languages
English (en)
Inventor
鲍漫
王卫军
刘怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Semiconductor Jiangyin Co Ltd
Original Assignee
Stats Chippac Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Semiconductor Jiangyin Co Ltd filed Critical Stats Chippac Semiconductor Jiangyin Co Ltd
Priority to CN202110806844.5A priority Critical patent/CN113451152A/zh
Publication of CN113451152A publication Critical patent/CN113451152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种芯片的封装结构及其封装方法，属于半导体芯片封装技术领域。其散热盖（3）呈帽状结构，与基板（9）通过AD胶（2）连接，芯片（7）、元器件（8）分别安装在基板（9）上，所述金属共晶层（44）固连芯片（7）与散热盖（3），并铺满凹槽（35）的顶部。本发明通过优化散热盖结构设计，减少了芯片装片时的散热材料和焊料溢出，提高了产品的导热和散热性能。

Description

一种芯片的封装结构及其封装方法
技术领域
本发明涉及一种芯片的封装结构及其封装方法，属于半导体芯片封装技术领域。
背景技术
随着技术的发展，芯片封装尺寸越来越趋近于微型化，焊球阵列封装(Ball GridArray，BGA)往往用于高端处理器芯片的封装。高端处理器的芯片运算速度大幅增加，芯片于其内运作所产生的热能亦随之增加，因此，芯片封装体急需解决其导热和散热问题。
发明内容
本发明的目的在于克服现有技术存在的不足，提供一种高导热和散热的芯片的封装结构及其封装方法。
本发明是这样实现的：
本发明提供了一种芯片的封装结构的封装方法，其工艺步骤如下:
步骤一、提供压制成帽状结构的散热盖，其包括帽檐部和帽体部；所述帽檐部的下表面与基板连接，所述帽体部呈隆起的内部腔体，在所述帽体部的中央设置凹槽；凹槽的尺寸与芯片的尺寸匹配；步骤二、利用溅射或化学镀的方法在散热盖内侧的凹槽内形成镀金层Ⅰ，该镀金层Ⅰ同时布满凹槽的四周槽壁；
步骤二、通过喷洒工艺，再在镀金层Ⅰ上喷洒助焊剂Ⅰ；
步骤三、通提供裁切尺寸不大于凹槽尺寸的高导热金属铟片，通过助焊剂Ⅰ将高导热金属铟片固定；
步骤四、将装有高导热金属铟片的散热盖放入真空负压回焊炉进行焊接,高导热金属铟片浸润在助焊剂Ⅰ中，经过高温真空负压回焊炉，在助焊剂Ⅰ作用下，高导热金属铟片与散热盖的凹槽内的金属金结合形成金铟共晶层，所述金铟共晶层铺满凹槽的底部。
步骤五、通过表面贴装技术，将芯片正面的金属凸块蘸取助焊剂后贴装至基板的焊盘的芯片位置上，将元器件贴装至基板的芯片周边的元器件位置，再通过回流焊将芯片、元器件与基板焊接固连；
步骤六、使用底部填充胶对芯片底部狭窄间距进行填充；
步骤七、利用溅射或化学镀的方法在芯片的背面形成镀金层Ⅱ或镀银层；再在镀金层Ⅱ或镀银层的表面喷洒助焊剂Ⅱ；
步骤八、在基板上划AD胶，AD胶设置在元器件的四周；
步骤九、通过AD胶将焊接好金铟共晶层的散热盖的帽檐部的下表面与基板四周粘结固连，
步骤十、再过回流焊炉，焊接芯片与金铟共晶层；所述金铟共晶层浸润在助焊剂Ⅱ中，经过高温真空负压回焊炉，在助焊剂Ⅱ作用下，镀金层Ⅱ或镀银层的金属金或银与金铟共晶层的金属铟再次形成金铟共晶层或金银铟共晶层；
步骤十一、在基板的背面焊盘上植低温球，过回流焊炉焊接低温球。
可选地，步骤四中，使用陶瓷压头适当低压来确保金铟共晶层冷却后的表面平整度。
可选地，所述镀金层Ⅰ的厚度为0.04~0.2微米。
可选地，所述助焊剂Ⅰ为有机酸助焊剂。
可选地，所述助焊剂Ⅱ为有机酸助焊剂。
可选地，所述元器件包括电容、电阻、电感。
可选地，所述散热盖的外侧面设置散热结构，所述散热结构包括若干条凹槽，所述凹槽呈平行状、米字状、同心圆状。
有益效果
本发明提出的高导热和散热的芯片封装结构及其封装方法，通过散热盖结构优化设计和高导热混合金属层的设置，减少了芯片装片时的散热材料和焊料溢出，避免了空洞的产生，提高了产品性能。
附图说明
图1为本发明一种散热盖的结构示意图；
图2A至图2K为本发明一种芯片的封装结构的封装方法的示意图；
图中：
低温球1
AD胶2
散热盖3
帽檐部31
帽体部33
凹槽35
镀金层Ⅰ41
助焊剂Ⅰ42
高导热金属铟片43
金铟共晶层44
金铟共晶层或金银铟共晶层45
镀金层Ⅱ或镀银层5
芯片7
元器件8
基板9。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细说明。为了易于说明，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“在…上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向旋转90度或处于其他定向，本文所使用的空间相对描述可因此进行类似的解释。
如图1所示，为本发明实施例的一种芯片的封装结构的结构示意图及其局部放大仰视图。
本发明一种芯片的封装结构，其包括散热盖3、芯片7、元器件8和基板9，所述散热盖3呈帽状结构，其包括帽檐部31和帽体部33，所述帽檐部31的下表面与基板9通过AD胶2连接，所述帽体部33呈隆起的内部腔体，其内部容纳所述芯片7和元器件8，所述芯片7、元器件8分别安装在基板9上。所述元器件8包括电容、电阻、电感。
所述帽体部33的中央设置凹槽35，所述凹槽35的顶部和四周槽壁设置镀金层Ⅰ41，镀金层Ⅰ41的厚度为0.04~0.2微米。
所述芯片7的背面设置镀金层Ⅱ或镀银层5。
所述金属共晶层44是镀金层Ⅰ41、高导热金属铟片、镀金层Ⅱ或镀银层5的高温负压熔融形成的金铟共晶层或金银铟共晶层，所述金属共晶层44固连芯片7与散热盖3，并铺满凹槽35的顶部。
所述散热盖3的外侧面设置散热结构，所述散热结构包括若干条凹槽，所述凹槽呈平行状、米字状、同心圆状。
本发明一种芯片的封装结构的封装方法，其工艺步骤如下:
步骤一、如图2A所示，提供压制成帽状结构的散热盖3，其包括帽檐部31和帽体部33，所述帽体部33呈隆起的内部腔体，形成容纳空间，保护内部功能器件，如芯片7、电容、电阻等。并在帽体部33的中央开设凹槽35，凹槽35的尺寸与芯片7的尺寸匹配；利用溅射或化学镀的方法在散热盖3内侧的凹槽35内形成镀金层Ⅰ41，镀金层Ⅰ41同时布满凹槽35的四周槽壁。一般地，镀金层Ⅰ41的厚度为0.04~0.2微米。
步骤二、如图2B所示，通过喷洒工艺，再在镀金层Ⅰ41上喷洒助焊剂Ⅰ42；助焊剂Ⅰ42的材质为有机酸助焊剂，如以乳酸、柠檬酸等为基础有机酸的水溶性助焊剂，其受热易挥发，也方便用水清洗。
步骤三、如图2C所示，通提供裁切尺寸不大于凹槽35尺寸的高导热金属铟片43，通过助焊剂Ⅰ42将高导热金属铟片43固定；
步骤四、如图2D所示，将装有高导热金属铟片43的散热盖放入真空负压炉进行焊接, 因为金属铟的熔点只有(156℃)，远低于锡的熔点(232℃)，高导热金属铟片43浸润在助焊剂Ⅰ42中，经过高温真空负压回焊炉，在助焊剂Ⅰ42作用下，高导热金属铟片43与散热盖3的凹槽35内的金属金结合形成金铟共晶层44，铺满散热盖3的凹槽35的底部，同时助焊剂Ⅰ42受热挥发。使用陶瓷压头适当低压来确保金铟共晶层44冷却后的表面平整度。
步骤五、如图2E所示，通过表面贴装技术，将芯片7正面的金属凸块蘸取助焊剂后贴装至基板9的焊盘的芯片位置上，将电容、电阻、电感等元器件8贴装至基板9的芯片7的周边的元器件位置，再通过回流焊将芯片7、元器件8与基板9焊接固连；
步骤六、如图2F所示，使用底部填充胶对芯片7底部狭窄间距进行填充，以降低芯片7与基板9之间因热膨胀系数差异所造成的应力冲击，增强芯片7和基板9之间的结合力，底部填充胶主要成分为环氧树脂和二氧化硅；
步骤七、如图2G所示，利用溅射或化学镀的方法在芯片7的背面形成镀金层Ⅱ或镀银层5；再在镀金层Ⅱ或镀银层5的表面喷洒助焊剂Ⅱ4为有机酸助焊剂，如以乳酸、柠檬酸等为基础有机酸的水溶性助焊剂，其受热易挥发，也方便用水清洗。
步骤八、如图2H所示，在基板9上划AD胶2，AD胶2设置在元器件8的四周；
步骤九、如图2I所示，通过AD胶2将焊接好金铟共晶层44的散热盖3的帽檐部31的下表面与基板9四周粘结固连，
步骤十、如图2J所示，再过回流焊炉，焊接芯片7与金铟共晶层44；金铟共晶层44浸润在助焊剂Ⅱ4中，经过高温真空负压回焊炉，在助焊剂Ⅱ4作用下，镀金层Ⅱ或镀银层5的金属金或银与金铟共晶层44的金属铟再次形成金铟共晶层或金银铟共晶层45，同时，助焊剂Ⅱ4受热挥发。用预先焊接好高导热金属片的散热盖3直接与芯片7的背面焊接，避免了高导热金属铟片43的偏移。
步骤十一、如图2K所示，在基板9的背面焊盘上植低温球1，过回流焊炉焊接低温球。由于金属铟的熔点较低，正常植球的温度245℃，会造成铟金属片二次重熔产生空洞，使用低温球后，植球温度降低可以避免铟金属片二次重熔，提高了封装产品的品质。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种芯片的封装结构的封装方法，其工艺步骤如下:
步骤一、提供压制成帽状结构的散热盖（3），其包括帽檐部（31）和帽体部（33）；所述帽檐部（31）的下表面与基板（9）连接，所述帽体部（33）呈隆起的内部腔体，在所述帽体部（33）的中央设置凹槽（35）；凹槽（35）的尺寸与芯片（7）的尺寸匹配；利用溅射或化学镀的方法在散热盖（3）内侧的凹槽（35）内形成镀金层Ⅰ（41），该镀金层Ⅰ（41）同时布满凹槽（35）的四周槽壁；
步骤二、通过喷洒工艺，再在镀金层Ⅰ（41）上喷洒助焊剂Ⅰ（42）；
步骤三、通提供裁切尺寸不大于凹槽（35）尺寸的高导热金属铟片（43），通过助焊剂Ⅰ（42）将高导热金属铟片（43）固定；
步骤四、将装有高导热金属铟片（43）的散热盖（3）放入真空负压回焊炉进行焊接,高导热金属铟片（43）浸润在助焊剂Ⅰ（42）中，经过高温真空负压回焊炉，在助焊剂Ⅰ（42）作用下，高导热金属铟片（43）与散热盖（3）的凹槽（35）内的金属金结合形成金铟共晶层（44），所述金铟共晶层（44）铺满凹槽（35）的底部；
步骤五、通过表面贴装技术，将芯片（7）正面的金属凸块蘸取助焊剂后贴装至基板（9）的焊盘的芯片位置上，将元器件（8）贴装至基板（9）的芯片（7）周边的元器件位置，再通过回流焊将芯片（7）、元器件（8）与基板（9）焊接固连；
步骤六、使用底部填充胶对芯片（7）底部狭窄间距进行填充；
步骤七、利用溅射或化学镀的方法在芯片（7）的背面形成镀金层Ⅱ或镀银层（5）；再在镀金层Ⅱ或镀银层（5）的表面喷洒助焊剂Ⅱ（4）；
步骤八、在基板（9）上划AD胶（2），AD胶（2）设置在元器件（8）的四周；
步骤九、通过AD胶（2）将焊接好金铟共晶层（44）的散热盖（3）的帽檐部（31）的下表面与基板（9）四周粘结固连，
步骤十、再过回流焊炉，焊接芯片（7）与金铟共晶层（44）；所述金铟共晶层（44）浸润在助焊剂Ⅱ（4）中，经过高温真空负压回焊炉，在助焊剂Ⅱ（4）作用下，镀金层Ⅱ或镀银层（5）的金属金或银与金铟共晶层（44）的金属铟再次形成金铟共晶层或金银铟共晶层（45）；
步骤十一、在基板（9）的背面焊盘上植低温球（1），过回流焊炉焊接低温球。
2.根据权利要求1所述的封装方法，其特征在于，步骤四中，使用陶瓷压头适当低压来确保金铟共晶层（44）冷却后的表面平整度。
3.根据权利要求1所述的封装方法，其特征在于，所述镀金层Ⅰ（41）的厚度为0.04~0.2微米。
4.根据权利要求1所述的封装方法，其特征在于，所述助焊剂Ⅰ（42）为有机酸助焊剂。
5.根据权利要求1所述的封装方法，其特征在于，所述助焊剂Ⅱ（4）为有机酸助焊剂。
6.根据权利要求1所述的封装方法，其特征在于，所述元器件（8）包括电容、电阻、电感。
7.根据权利要求1至6中任一项所述的封装方法，其特征在于，所述散热盖（3）的外侧面设置散热结构，所述散热结构包括若干条凹槽，所述凹槽呈平行状、米字状、同心圆状。
CN202110806844.5A 2021-07-16 2021-07-16 一种芯片的封装结构及其封装方法 Pending CN113451152A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110806844.5A CN113451152A (zh) 2021-07-16 2021-07-16 一种芯片的封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110806844.5A CN113451152A (zh) 2021-07-16 2021-07-16 一种芯片的封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN113451152A true CN113451152A (zh) 2021-09-28

Family

ID=77816565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110806844.5A Pending CN113451152A (zh) 2021-07-16 2021-07-16 一种芯片的封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN113451152A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115116991A (zh) * 2022-08-29 2022-09-27 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法
WO2024098674A1 (zh) * 2022-11-08 2024-05-16 宁波施捷电子有限公司 一种芯片封装方法及设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115116991A (zh) * 2022-08-29 2022-09-27 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法
CN115116991B (zh) * 2022-08-29 2022-11-04 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法
WO2024098674A1 (zh) * 2022-11-08 2024-05-16 宁波施捷电子有限公司 一种芯片封装方法及设备

Similar Documents

Publication Publication Date Title
US7880313B2 (en) Semiconductor flip chip package having substantially non-collapsible spacer
US9082763B2 (en) Joint structure for substrates and methods of forming
US8823180B2 (en) Package on package devices and methods of packaging semiconductor dies
US6577013B1 (en) Chip size semiconductor packages with stacked dies
US6507104B2 (en) Semiconductor package with embedded heat-dissipating device
US20080093733A1 (en) Chip package and manufacturing method thereof
CN113451152A (zh) 一种芯片的封装结构及其封装方法
CN110931479A (zh) 半导体封装体
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
CN110416097B (zh) 防止铟金属溢出的封装结构及封装方法
US11682653B2 (en) Semiconductor device package and method for manufacturing the same
CN111900142A (zh) 一种芯片的封装结构及其封装方法
TWI233682B (en) Flip-chip package, semiconductor chip with bumps, and method for manufacturing semiconductor chip with bumps
CN110797325A (zh) 一种具有电磁屏蔽功能的封装结构及其封装方法
US20050001303A1 (en) Method of manufacturing multi-chip stacking package
TWI639216B (zh) 埋入式基板封裝結構
US20050093153A1 (en) BGA package with component protection on bottom
CN111834310B (zh) Bga散热结构和bga散热封装方法
CN215183927U (zh) 一种芯片的封装结构
CN102208358A (zh) 一种在基板上焊接倒装芯片的方法及封装器件
JP2003158215A (ja) 半導体装置及びその製造方法
JP2002026073A (ja) 半導体装置およびその製造方法
TWM548889U (zh) 埋入式基板封裝結構
CN116250066A (zh) 芯片封装结构、电子设备及芯片封装结构的制备方法
KR100437278B1 (ko) 반도체 플립칩 패키지 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination