CN113450706A - 检测电路及其驱动方法、显示面板和显示装置 - Google Patents
检测电路及其驱动方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN113450706A CN113450706A CN202110711070.8A CN202110711070A CN113450706A CN 113450706 A CN113450706 A CN 113450706A CN 202110711070 A CN202110711070 A CN 202110711070A CN 113450706 A CN113450706 A CN 113450706A
- Authority
- CN
- China
- Prior art keywords
- circuit
- terminal
- sub
- control
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明提供一种检测电路及其驱动方法、显示面板和显示装置,涉及显示技术领域,可以用于检测显示面板中电压信号线的搭接状况。该检测电路包括:写入子电路,在第一控制信号端传输的第一信号的控制下,将数据信号端传输的检测电压传输至驱动子电路的第一端;驱动子电路,在第一控制信号端传输的第二信号和传输至所述驱动子电路的第一端的检测电压的作用下,使驱动子电路的第一端和驱动子电路的第二端之间产生关态电流;发光控制子电路,在发光控制端的信号的控制下,与驱动子电路配合,使检测信号输入端与检测信号输出端之间在一段时间内形成电流通路。本发明提供的检测电路,可以作为显示面板中的dummy像素,同时用于检测电压信号线的搭接状况。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种检测电路及其驱动方法、显示面板和显示装置。
背景技术
随着显示技术的不断发展,人们对显示产品的分辨率、功耗和画质的要求越来越高。为了满足这些要求,目前经常采用LTPO,来制作显示产品的驱动背板中的像素驱动电路。这种LTPO技术即:同时利用低温多晶硅薄膜晶体管(Low Temperature Poly-siliconTFT,简称LTPS TFT)和金属氧化物薄膜晶体管(Oxide TFT)作为像素驱动电路中的功能管,由于低温多晶硅薄膜晶体管迁移率高,可以加快对像素电容的充电速度,金属氧化物薄膜晶体管具有更低的泄漏电流,将这两种晶体管的优势相结合,有助于高分辨率、低功耗、高画质的显示产品的开发。
为了将VDD信号引入至像素电路,需要在多层绝缘层上刻蚀过孔,以使显示面板中,与源漏电极层同层设置的第二电压信号线可以通过上述过孔电连接至与底部遮光层(Bottom Shield Metal简称BSM)同层设置的电源电压输出部。然而,在LTPO技术引入后,第二电压信号线与电源电压输出部之间的绝缘层的层数增多,厚度较大,这导致实际刻蚀的过孔深度难以控制,进而导致第二电压信号线与电源电压输出部之间的连接容易发生不良。
发明内容
本发明的目的在于提供一种检测电路及其驱动方法、显示面板和显示装置,其中,检测电路可以作为显示面板中的dummy像素,同时可以用于检测电压信号线的搭接状况。
为达到上述目的,本发明提供如下技术方案:
一方面,本发明的一些实施例提供了一种检测电路,其特征在于,包括:写入子电路、驱动子电路和发光控制子电路;
所述写入子电路,分别与所述驱动子电路的第一端、数据信号端以及第一控制信号端耦接;所述写入子电路被配置为,在来自所述第一控制信号端传输的第一信号的控制下,将所述数据信号端传输的检测电压传输至所述驱动子电路的第一端;所述驱动子电路的控制端与所述第一控制信号端耦接,所述驱动子电路被配置为,在来自所述第一控制信号端传输的第二信号和传输至所述驱动子电路的第一端的检测电压的作用下,使所述驱动子电路的第一端和所述驱动子电路的第二端之间产生关态电流;所述发光控制子电路,分别与检测信号输入端、检测信号输出端、发光控制信号端、以及所述驱动子电路耦接,所述发光控制子电路被配置为:在来自所述发光控制端的信号的控制下,与所述驱动子电路配合,使所述检测信号输入端与所述检测信号输出端之间在一段时间内形成电流通路。
在一些实施例中,所述写入子电路了包括第一晶体管,所述第一晶体管的控制极与所述第一控制信号端耦接,所述第一晶体管的第一极与所述数据信号端耦接,所述第一晶体管的第二极与所述驱动子电路的第一端耦接。
在一些实施例中,所述驱动子电路包括驱动晶体管,所述驱动晶体管的控制极为所述驱动子电路的控制端,所述驱动晶体管的第一极为所述驱动子电路的第一端,所述驱动晶体管的第二极为所述驱动子电路的第二端。
在一些实施例中,所述发光控制子电路包括:第二晶体管,所述第二晶体管的控制极与所述发光控制信号端耦接,所述第二晶体管的第一极与所述检测信号输入端耦接,所述第二晶体管的第二极与所述驱动子电路的第一端耦接;第三晶体管,所述第三晶体管的控制极与所述发光控制信号端耦接,所述第三晶体管的第一极与所述驱动子电路的第二端耦接,所述第三晶体管的第二极与所述检测信号输出端耦接。
在一些实施例中,所述写入子电路、所述驱动子电路和所述发光控制子电路中的晶体管均为低温多晶硅薄膜晶体管。
在一些实施例中,所述检测电路还包括以下至少一者:补偿子电路,分别与所述驱动子电路的第二端、所述驱动子电路的控制端以及第二控制信号端耦接,所述补偿子电路被配置为,在来自所述第二控制信号端传输的信号的控制下,将所述驱动子电路的阈值电压补偿至所述驱动子电路的控制端;或者,存储子电路,所述存储子电路的第一端与所述检测信号输入端耦接,所述存储子电路的第二端与所述驱动子电路的控制端耦接;或者,第一复位子电路,所述第一复位子电路与初始电压端、所述驱动子电路的控制端以及第三控制信号端耦接;所述第一复位子电路被配置为:在来自所述第三控制信号端的信号的控制下,对所述驱动子电路的控制端进行复位;或者,第二复位子电路,所述第二复位子电路与初始电压端、所述检测信号输出端以及所述第一控制信号端耦接;所述第二复位子电路被配置为:在来自所述第一控制信号端的信号的控制下,对所述检测信号输出端进行复位。
在一些实施例中,所述补偿子电路、所述存储子电路、所述第一复位子电路和所述第二复位子电路按照以下至少一种方式设置:所述补偿子电路包括第四晶体管,所述第四晶体管的控制极与所述第二控制信号端耦接,所述第四晶体管的第一极与所述驱动子电路的第二端耦接,所述第四晶体管的第二极与所述驱动子电路的控制端耦接;或者,所述存储子电路包括存储电容,所述存储电容的第一端与所述检测信号输入端耦接,所述存储电容的第二端与所述驱动子电路的控制端耦接;或者,所述第一复位子电路包括第五晶体管,所述第五晶体管的控制极与所述第三控制信号端耦接,所述第五晶体管的第一极与所述初始电压端耦接,所述第五晶体管的第二极与所述驱动子电路的控制端耦接;或者,所述第二复位子电路包括第六晶体管,所述第六晶体管的控制极与所述第一控制信号端耦接,所述第六晶体管的第一极与所述初始电压端耦接,所述第六晶体管的第二极与所述检测信号输出端耦接。
在一些实施例中,所述补偿子电路、所述第一复位子电路中的晶体管的均为金属氧化物薄膜晶体管;所述第二复位子电路中的晶体管为低温多晶硅薄膜晶体管。
另一方面,本发明实施例提供一种显示面板,具有显示区和周边区,所述周边区包括与所述显示区邻接的虚拟像素区和位于所述虚拟像素区远离所述显示区一侧的绑定区;所述显示面板包括:衬底;设置于所述衬底的一侧、且位于所述虚拟像素区的检测电路,所述检测电路为如上述任一实施例所述的检测电路;电源电压输出部,与所述检测电路位于所述衬底的同一侧,且所述电源电压输出部位于所述绑定区;位于所述电源电压输出部远离所述衬底一侧的多层绝缘层;多条电压信号线,所述多条电压信号线通过所述多层绝缘层上的过孔连接至所述电源电压输出部;所述多条电压信号线包括至少一条第一电压信号线,第一电压信号线与所述检测电路的检测信号输入端电连接;以及位于所述虚拟像素区的发光器件,所述发光器件的阳极连接所述检测电路的检测信号输出端,所述发光器件的阴极连接公共电压端。
另一方面,本发明实施例提供一种显示装置,包括上述显示面板。
再一方面,本发明实施例提供一种应用于上述检测电路的驱动方法,所述驱动方法包括至少一个检测周期,检测周期至少包括写入阶段和发光阶段;所述驱动方法包括:在所述写入阶段:所述写入子电路在来自第一控制信号端传输的第一信号的控制下,将数据信号端传输的检测电压传输至驱动子电路的第一端;在发光阶段:所述驱动子电路在来自所述第一控制信号端传输的第二信号和传输至所述驱动子电路的第一端的检测电压的作用下,使所述驱动子电路的第一端和所述驱动子电路的第二端之间产生关态电流;发光控制子电路在来自发光控制端的信号的控制下,与所述驱动子电路配合,使检测信号输入端与检测信号输出端之间在一段时间内形成电流通路。
本发明提供的检测电路及其驱动方法、显示面板和显示装置具有如下有益效果:
本发明提供的检测电路中,写入子电路在第一控制信号端传输的第一信号的控制下,将数据信号端传输的检测电压传输至驱动子电路的第一端;同时在驱动子电路的控制端连接第一控制信号端,驱动子电路在第一控制信号端传输的第二信号和传输至驱动子电路第一端的检测电压的共同作用下,驱动子电路的关态电压较大,驱动子电路的第一端和驱动子电路的第二端之间会产生关态电流;发光控制子电路,在来自发光控制信号端的信号的控制下,与驱动子电路配合,使检测信号输入端与检测信号输出端之间在一段时间内形成电流通路。
需要说明的是,在驱动子电路的第一端的电压逐渐升高至检测信号输入端传输的电压时,驱动子电路的关态电压可以恢复至正常值,此时,驱动子电路的第一端和驱动子电路的第二端之间处于正常截止状态,几乎不存在关态电流,因此,在上述检测阶段中,仅“一段时间内”产生了电流通路。本发明提供的检测电路,可以在该“一段时间内”检测该检测电路的检测信号输出端M是否有电信号,从而可以确定检测信号输入端LS是否有接收到电信号,以实现检测功能。
本发明提供的检测电路的驱动方法和显示面板所能实现的有益效果,与上述技术方案提供的检测电路所能达到的有益效果相同,在此不做赘述。
附图说明
图1为本发明实施例提供的一种显示面板的俯视示意图;
图2A为本发明实施例提供的一种显示面板的剖面图;
图2B为本发明实施例提供的一种显示面板周边区的局部结构图;
图3为本发明一些实施例提供的一种检测电路的结构图;
图4为本发明一些实施例提供的另一种检测电路的结构图;
图5为本发明一些实施例提供的又一种检测电路的结构图;
图6为本发明一些实施例提供的又一种检测电路的结构图;
图7为本发明一些实施例提供的一种检测电路的时序图;
图8为本发明实施例提供的显示装置的结构图。
具体实施方式
下面将结合附图,对本公开一些实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。基于本公开所提供的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本公开保护的范围。
除非上下文另有要求,否则,在整个说明书和权利要求书中,术语“包括(comprise)”被解释为开放、包含的意思,即为“包含,但不限于”。在说明书的描述中,术语“一些实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外,所述的特定特征、结构或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下,术语“第一”、“第二”等类似表达仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在描述一些实施例时,可能使用了“耦接”和“连接”及其衍伸的表达。例如,描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如,描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而,术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触,但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言,其不排除适用于或被配置为执行额外任务或步骤的设备。
本公开的实施例提供的检测电路中所采用的晶体管可以为薄膜晶体管(英文:Thin Film Transistor;简称TFT)、场效应晶体管(英文:Metal Oxide Semiconductor;简称MOS)或其他特性相同的开关器件,本公开的实施例中均以薄膜晶体管为例进行说明。
检测电路所采用的各薄膜晶体管的控制极为晶体管的栅极,第一极为薄膜晶体管的源极和漏极中一者,第二极为薄膜晶体管的源极和漏极中另一者。由于薄膜晶体管的源极、漏极在结构上可以是对称的,所以其源极、漏极在结构上可以是没有区别的,也就是说,本公开的实施例中的薄膜晶体管的第一极和第二极在结构上可以是没有区别的。示例性的,在薄膜晶体管为P型晶体管的情况下,薄膜晶体管的第一极为源极,第二极为漏极;示例性的,在薄膜晶体管为N型晶体管的情况下,晶体管的第一极为漏极,第二极为源极。
本公开的实施例提供的检测电路中,第一节点、第二节点等并非表示实际存在的部件,而是表示电路图中相关电连接的汇合点,也就是说,这些节点是由电路图中相关电连接的汇合点等效而成的节点。
请参阅图1,本公开一些实施例提供了一种显示面板001,上述显示面板001包括显示区Q1,也可称为有效显示区(Active Area,简称AA区),和位于显示区Q1至少一侧的周边区Q2。其中,图1以周边区Q2围绕显示区Q1一圈为例进行示意,可以理解,在另一些示例中,周边区Q2也可以仅设置在显示区Q1的一侧、两侧或三侧等。
其中,显示区AA内设置有多个亚像素P。以显示面板001为主动发光显示面板(例如OLED显示面板)为例,每个亚像素P包括像素驱动电路和发光器件,像素驱动电路与发光器件耦接,像素驱动电路与一条栅扫描信号线GL和一条数据信号线DL耦接。像素驱动电路在栅扫描信号线GL所传输的栅扫描信号的控制下,将数据信号线DL所传输的数据信号传输给发光器件,从而驱动发光器件D发光。
在一些实施例中,采用LTPO技术,来制作显示产品的驱动背板中的像素驱动电路。在采用LTPO技术制作的像素驱动电路中,同时包括低温多晶硅薄膜晶体管(LowTemperature Poly-silicon TFT,简称LTPS TFT)和金属氧化物薄膜晶体管(Oxide TFT)。由于低温多晶硅薄膜晶体管迁移率高,可以加快对像素电容的充电速度,金属氧化物薄膜晶体管具有更低的泄漏电流,将这两种晶体管的优势相结合,有助于提高显示产品的分辨率、降低功耗和提升画质。
在制作低温多晶硅薄膜晶体管的有源层时,需要引入大量的氢。所引入的大量的氢会对金属氧化物薄膜晶体管中的有源层造成损伤。为了避免所引入的大量的氢对金属氧化物薄膜晶体管中的有源层产生损伤,在相关技术中,一般先制作低温多晶硅晶体管的有源层,并在低温多晶硅晶体管的有源层上制作多层绝缘层,然后才制作金属氧化物薄膜晶体管的有源层。
如图2A和图2B所示,显示面板001包括显示区AA和周边区,周边区包括绑定区。
其中,显示区AA设置有像素驱动电路,像素驱动电路同时包括低温多晶硅薄膜晶体管010及金属氧化物薄膜晶体管020。低温多晶硅薄膜晶体管010的有源层和金属氧化物薄膜晶体管020的有源层设置在不同层。
绑定区设置有电源电压输出部01,电源电压输出部01与底部遮光层(BottomShield Metal简称BSM)011同层设置。电源电压输出部01用于提供VDD电压信号。
为了将VDD电压信号引入至像素驱动电路,需要在多层绝缘层上刻蚀打孔,形成过孔02,以使显示面板001中,与源漏电极层同层设置的第二电压信号线032可以通过上述过孔02电连接至与底部遮光层011同层设置的电源电压输出部01。然而,由于第二电压信号线032与电源电压输出部01之间的绝缘层厚度较大,实际的刻蚀深度难以控制,导致第二电压信号线032与电源电压输出部01之间的连接容易发生不良。因此,需要对其进行检测。
目前,第二电压信号线032是否通过第一过孔02电连接至底部遮光层011同层设置的电源电压输出部01上的检测方法较少,例如相关技术中需要采用聚焦离子束(FocusedIon Beam,简称FIB)来进行切割以实现检测,检测过程较为困难。
基于此,本发明实施例提供一种检测电路100,请参阅图3和图4,该检测电路100包括:写入子电路10、驱动子电路20和发光控制子电路30。
写入子电路10与驱动子电路20的第一端N1、数据信号端DATA以及第一控制信号端P-GATE耦接。该写入子电路10被配置为,在来自第一控制信号端P-GATE传输的第一信号的控制下,将数据信号端DATA传输的检测电压V1传输至驱动子电路20的第一端N1。
驱动子电路20的控制端N3与第一控制信号端P-GATE耦接。驱动子电路20被配置为,在来自第一控制信号端P-GATE传输的第二信号和传输至驱动子电路20的第一端N1的检测电压V1的作用下,使驱动子电路20的第一端N1和驱动子电路20的第二端N2之间产生关态电流。
发光控制子电路30,与检测信号输入端LS、检测信号输出端M、发光控制信号端EM、以及驱动子电路20耦接。发光控制子电路30被配置为:在来自发光控制信号端EM的信号的控制下,与驱动子电路20配合,使检测信号输入端LS与所述检测信号输出端M之间在一段时间内形成电流通路。
本发明实施例提供的检测电路100,在写入阶段,写入子电路10在来自第一控制信号端P-GATE传输的第一信号的控制下,将数据信号端DATA传输的检测电压V1传输至驱动子电路20的第一端;在发光阶段初始时刻,驱动子电路20的控制端N3接收第一控制信号端P-GATE传输的第一信号变为第二信号时,驱动子电路20的控制端N3和驱动子电路20的第一端N1会产生较大的电压差,此时,驱动子电路的关态电压较大,驱动子电路20的第一端N1和驱动子电路20的第二端N2之间会产生关态电流,发光控制子电路30,在来自发光控制信号端EM的信号的控制下,与驱动子电路20配合,使检测信号输入端LS与检测信号输出端M之间在一段时间内形成电流通路。
此处,需要说明的是,在驱动子电路20的第一端N1的电压逐渐升高至检测信号输入端LS传输的电压时,驱动子电路的关态电压可以恢复至正常值,此时,驱动子电路20的第一端N1和驱动子电路20的第二端N2之间处于正常截止状态,几乎不存在关态电流,因此,在上述检测阶段中,仅“一段时间内”产生了电流通路。从而可以通过检测该检测电路100的检测信号输出端M是否有电信号,来实现检测检测信号输入端LS是否有接收到电信号。
继续参阅图1,上述显示面板001的周边区Q2包括多个虚拟像素区21。其中,虚拟(dummy)像素区21可以用于设置该检测电路100。也即检测电路100可以为与显示区像素电路一同制作的dummy像素电路,工艺简单,不需要增加额外的制作工艺。
示例性的,如图2A和图2B所示,显示面板001包括:衬底,依次设置于衬底一侧的电源电压输出部01、多层绝缘层、多条电压信号线和发光器件。
其中,电源电压输出部01位于检测电路100靠近所述衬底的一侧。
多条电压信号线包括第一电压信号线031和第二电压信号线032。第一电压信号线031和第二电压信号线032同层设置,第一电压信号线031和第二电压信号线032分别通过多层绝缘层上的过孔02连接至电源电压输出部01。其中,第二电压信号线032还与显示区的像素驱动电路连接,第一电压信号线031还与检测电路100的检测信号输入端电连接。
发光器件的阳极连接检测电路100的检测信号输出端,发光器件的阴极连接公共电压端VSS。
本发明提供的显示面板001,由于在其外围区的虚拟像素区21设置有检测电路100,绝缘层刻蚀打孔后,第一电压信号线031通过电源电压输出部01接入检测电路100的检测信号输入端LS,由此,当第一电压信号线031通过电源电压输出部01接入检测电路100的检测信号输入端LS后,检测电路100中,检测信号输入端LS和检测信号输出端M之间如果至少在一段时间内形成电流通路,则说明第一电压信号线031和电源电压输出部01搭接良好,反之,则说明未搭接良好。其中,第一电压信号线031与第二电压信号线032同层设置,通过检测第一电压信号线031与电源电压输出部01的搭接情况,进而可以确定第二电压信号线032是否和电源电压输出部01搭接良好。
在一些实施例中,如图4所示,写入子电路10包括第一晶体管T1,第一晶体管T1的控制极与第一控制信号端P-GATE耦接,第一晶体管T1的第一极与数据信号端DATA耦接,第一晶体管T1的第二极与驱动子电路20的第一端N1耦接。
在一些实施例中,驱动子电路20包括驱动晶体管Td,驱动晶体管Td的控制极即为驱动子电路20的控制端N3,驱动晶体管Td的第一极即为驱动子电路20的第一端N1,驱动晶体管Td的第二极为驱动子电路20的第二端N2。
在一些实施例中,发光控制子电路30包括:第二晶体管T2和第三晶体管T3。
其中,第二晶体管T2的控制极与发光控制信号端EM耦接,第二晶体管T2的第一极与检测信号输入端LS耦接,第二晶体管T2的第二极与驱动子电路20的第一端N1耦接。
第三晶体管T3的控制极与发光控制信号端EM耦接,第三晶体管T3的第一极与驱动子电路20的第二端N2耦接,第三晶体管T3的第二极与检测信号输出端M耦接。
示例性的,第一晶体管T1、第二晶体管T2、第三晶体管T3和驱动晶体管Td类型可以是低温多晶硅薄膜晶体管,低温多晶硅薄膜晶体管的载流子迁移率较高,可保证检测电路100具有较好的驱动性能。进一步地,第一晶体管T1、第二晶体管T2、第三晶体管T3和驱动晶体管Td类型可以是P型的LTPS薄膜晶体管。需要说明的是,本公开的实施例包括但不限于此。例如,本发明的实施例提供的检测电路中的一个或多个薄膜晶体管也可以采用N型晶体管,只需将选定类型的薄膜晶体管的各极参照本公开的实施例中的相应薄膜晶体管的各极相应耦接,并且使相应的电压端提供对应的高电平电压或低电平电压即可。
在一些实施例中,如图5所示,检测电路还包括补偿子电路50。
补偿子电路50,与驱动子电路20的第二端N2、驱动子电路20的控制端N3以及第二控制信号端N-gate+1耦接。补偿子电路50被配置为,在来自第二控制信号端N-gate+1传输的信号的控制下,将驱动子电路20的阈值电压Vth补偿至驱动子电路20的控制端N3。
在一些示例中,该补偿子电路50包括第四晶体管T4,第四晶体管T4的控制极与第二控制信号端N-gate+1耦接,第四晶体管T4的第一极与驱动子电路20的第二端N2耦接,第四晶体管T4的第二极与驱动子电路20的控制端N3耦接。
示例性的,在第二控制信号端N-gate+1提供的信号为高电压信号时,第四晶体管T4打开;驱动晶体管Td为二极管连接状态,检测电压V1经过驱动晶体管Td传输至驱动晶体管的控制端N3,驱动晶体管的控制端N3的电压变为V1+Vth,即检测电压V1经驱动晶体管Td变为补偿信号V1+Vth;补偿信号V1+Vth经第四晶体管T4传输至驱动晶体管的控制端N3,即补偿信号写入完成,也实现了阈值电压Vth的补偿。
在一些实施例中,如图5所示,检测电路还包括存储子电路60。
存储子电路60,与检测信号输入端LS、驱动子电路20的控制端N3耦接。
示例性的,存储子电路60包括存储电容Cst,存储电容Cst的第一端与检测信号输入端LS耦接,存储电容Cst的第二端与驱动子电路20的控制端N3耦接。
在一些实施例中,如图5所示,检测电路还包括第一复位子电路71。
第一复位子电路71,与初始电压端Vinit、驱动子电路20的控制端N3以及第三控制信号端RESET耦接。第一复位子电路71被配置为:在来自第三控制信号端RESET的信号的控制下,对驱动子电路20的控制端N1进行复位。
示例性的,第一复位子电路71包括第五晶体管T5,第五晶体管T5的控制极与第三控制信号端RESET耦接,第五晶体管T5的第一极与初始电压端Vinit耦接,第五晶体管T5的第二极与驱动子电路20的控制端耦接。
在第三控制信号端RESET提供的高电压信号的控制下,第五晶体管T5打开,初始电压端Vinit提供的电压经过第五晶体管T5,传输至驱动子电路20的控制端N3,对驱动子电路20的控制端N3的电压进行复位
在一些实施例中,如图5所示,检测电路还包括第二复位子电路72。
第二复位子电路72,与初始电压端Vinit、检测信号输出端M以及所述第一控制信号端P-GATE耦接。第二复位子电路72被配置为:在来自所述第一控制信号端P-GATE的信号的控制下,对检测信号输出端M进行复位。
在一些示例中,第二复位子电路72包括第六晶体管T6,第六晶体管T6的控制极与第一控制信号端P-GATE耦接,第六晶体管T6的第一极与初始电压端Vinit耦接,第六晶体管T6的第二极与检测信号输出端M耦接。
示例性的,第一控制信号端P-GATE提供的低电压信号的控制下,第六晶体管T6打开,初始电压端Vinit提供的电压经过第六晶体管T6,传输至检测信号输出端M,对检测信号输出端M进行复位。
示例性的,第四晶体管T4和第五晶体管T5可以是金属氧化物薄膜晶体管,金属氧化物薄膜晶体管具有更低的泄漏电流。第六晶体管T6可以是低温多晶硅薄膜晶体管,低温多晶硅薄膜晶体管的载流子迁移率较高,可保证检测电路100具有较好的驱动性能。进一步的,第四晶体管T4和第五晶体管T5可以是N型的Oxide薄膜晶体管;第六晶体管T6可以是P型的LTPS薄膜晶体管。
在一些实施例,如图3~图6所示,检测电路100还包括发光器件40。
发光器件40,包括阳极和阴极,阳极与检测信号输出端M耦接,阴极连接公共电压端VSS。示例地,该发光器件为有机发光二极管(organic light emitting diode,OLED)、微型发光二极管(Micro Light Emitting Diode,Micro LED),迷你发光二极管(Mini LightEmitting Diode,Mini LED)等。
在本公开的一些实施例中,写入子电路10、驱动子电路20、发光控制子电路30、补偿子电路50、存储子电路60、第一复位子电路71以及第二复位子电路72的具体实现方式不局限于上面描述的方式,其可以为任意使用的实现方式,例如为本领域技术人员熟知的常规连接方式,只需保证实现相应功能即可。上述示例并不能限制本公开的保护范围。在实际应用中,技术人员可以根据情况选择使用或不适用上述各电路中的一个或多个,基于前述各电路的各种组合变型均不脱离本发明的原理,对此不再赘述。
在一些实施例中,如图6所示,检测电路100包括上述全部子电路,即检测电路100包括写入子电路10、驱动子电路20、发光控制子电路30、发光器件40、补偿子电路50、存储子电路60、第一复位子电路71和第二复位子电路72。
其中,驱动子电路20包括驱动晶体管Td。
写入子电路10包括第一晶体管T1。第一晶体管T1的控制极与第一控制信号端P-GATE耦接,第一晶体管T1的第一极与数据信号端DATA耦接,第一晶体管T1的第二极与驱动晶体管Td的第一端N1耦接。
发光控制子电路30包括:第二晶体管T2和第三晶体管T3。
第二晶体管T2的控制极与发光控制信号端EM耦接,第二晶体管T2的第一极与检测信号输入端LS耦接,第二晶体管T2的第二极与驱动晶体管Td的第一端N1耦接。
第三晶体管T3的控制极与发光控制信号端EM耦接,第三晶体管T3的第一极与驱动晶体管Td的第二端N2耦接,第三晶体管T3的第二极与检测信号输出端M耦接。
发光器件40,包括阳极和阴极,阳极与检测信号输出端M耦接,阴极连接公共电压端VSS。
补偿子电路50包括第四晶体管T4。
第四晶体管T4的控制极与第二控制信号端N-gate+1耦接,第四晶体管T4的第一极与驱动晶体管Td的第二端N2耦接,第四晶体管T4的第二极与驱动晶体管Td的控制端N3耦接。
第一复位子电路71包括第五晶体管T5。
第五晶体管T5的控制极与第三控制信号端RESET耦接,第五晶体管T5的第一极与初始电压端Vinit耦接,第五晶体管T5的第二极与驱动子电路20的控制端耦接。
第二复位子电路72包括第六晶体管T6。
第六晶体管T6的控制极与第一控制信号端P-GATE耦接,第六晶体管T6的第一极与初始电压端Vinit耦接,第六晶体管T6的第二极与检测信号输出端M耦接。
本发明提供的检测电路100,只需要使第一电压信号线031通过电源电压输出部01接入检测电路100的检测信号输入端LS,检测电路100在各信号端的控制下,驱动晶体管Td的控制端N3和驱动晶体管Td的第一端N1产生较大的电压差,此时,驱动晶体管Td的关态电压较大,驱动晶体管Td的第一端N1和驱动晶体管Td的第二端N2之间会产生关态电流,能够在检测信号输入端LS和检测信号输出端M之间在一段时间内形成电流通路,从而可以通过检测该检测电路100的检测信号输出端M是否有电信号,来实现检测检测信号输入端LS是否有接收到电信号。
下面在图6的基础上,对本公开的一些实施例提供的检测电路100的驱动方法进行介绍。
本发明的一些实施例提供一种检测电路100的驱动方法,应用于如上述实施例所述的检测电路100。如图7所示,该驱动方法中的一个帧周期T包括两个阶段:写入阶段T2和发光阶段T3。
在写入阶段T2,在第一控制信号端P-GATE提供的电压VP-gate的控制下,写入子电路10将数据信号端DATA提供的检测电压V1传输至驱动子电路20的第一端N1。
其中VP-gate为低电压信号。示例性的,VP-gate为-7V。V1为-3V。
在T2阶段结束时,N1点电压为V1。
在T2阶段,还可以包括对检测信号输出端M进行复位。
此时,第一控制信号端P-GATE提供的VP-gate为低电压信号,在第一控制信号端P-GATE提供的低电压信号VP-gate的控制下,第二复位子电路72打开,对检测信号输出端M进行复位。
在发光阶段T3初始时刻,驱动子电路20在第一控制信号端P-GATE传输的第二信号的控制下,使驱动子电路20的第一端N1和驱动子电路20的第二端N2之间产生关态电流。
在T3阶段,第一控制信号端P-GATE提供的VP-gate为高电压信号,示例性的,VP-gate为7V。
可以理解的是,在发光阶段T3初始时刻,驱动子电路20的控制端N3接收第一控制信号端P-GATE传输的第一信号变为第二信号,也即VP-gate由-7V变为7V,此时,驱动子电路20的控制端N3的电压Vg=VP-gate=7V,驱动子电路20的第一端N1电压Vs=V1=-3V,驱动子电路20的控制端N3和驱动子电路20的第一端N1的电压差Vgs=VP-gate-V1=10V,此时,驱动子电路20的关态电压较大,会使驱动子电路20的第一端N1和驱动子电路20的第二端N2之间产生关态电流。其中,关态电压为晶体管在关闭状态时栅极与源极的电压差值。
可以理解的是,当数据信号端DATA提供的检测电压V1更小,即小于-3V时,驱动子电路20的控制端N3和驱动子电路20的第一端N1的电压差Vgs只会更大,驱动子电路20的关态电压也会更大,同样会使驱动子电路20的第一端N1和驱动子电路20的第二端N2之间会产生关态电流。
发光控制子电路30在发光控制端EM的信号的控制下,与驱动子电路20配合,使第一检测信号端LS与第二检测信号端M之间在一段时间内形成电流通路。
其中,可以理解的是,在一段时间内形成电流通路是指,在发光阶段T3初始时刻,驱动子电路20的第一端N1和驱动子电路20的第二端N2之间会产生关态电流,发光控制子电路30在发光控制端EM的信号的控制下导通,第一检测信号端LS与第二检测信号端M之间形成电流通路,随着第一检测信号端LS的信号输入到驱动子电路20的第一端N1,第一检测信号端LS为高电压信号,驱动子电路20的第一端N1的电压逐渐升高至检测信号输入端LS传输的电压时,驱动子电路20的第一端N1和驱动子电路20的第二端N2之间处于正常截止状态,几乎不存在关态电流,因此,在上述检测阶段中,仅“一段时间内”产生了电流通路。。
在一些实施例中,如图7所示,一个所述帧周期还包括初始化阶段T1。在第三控制信号端RESET提供的信号的控制下,第一复位子电路71打开,将初始电压端Vinit提供的电压传输至驱动子电路20的控制端N3。
另外,值得说明的是,在显示区正常显示时,该检测电路100的一个帧周期T也可以包括上述两个阶段:写入阶段T2和发光阶段T3。
在写入阶段T2,在第一控制信号端P-GATE提供的电压VP-gate的控制下,写入子电路10将数据信号端DATA提供的数据电压Vdata传输至驱动子电路20的第一段N1。
其中,VP-gate为低电压,示例性的,VP-gate为-7V。此时,数据信号端DATA提供的数据电压Vdata为高电压信号,示例性的,Vdata为0~7V。
在T2阶段结束时,N1点数据电压为Vdata。
在发光阶段T3初始时刻,驱动子电路20的控制端N3接收第一控制信号端P-GATE传输的第一信号变为第二信号,也即VP-gate由-7V变为7V,此时,驱动子电路20的控制端N3电压Vg=VP-gate=7V,驱动子电路20的第一端N1电压Vs=Vdata=0~7V,驱动子电路20的控制端N3和驱动子电路20的第一端N1的电压差Vgs=VP-gate-Vdata=0~7V,该电压差,并不会使驱动子电路20的第一端N1和驱动子电路20的第二端N2之间产生关态电流。因此,在T3阶段,即使发光控制子电路30在发光控制端EM的信号的控制下导通,该检测电路的第一检测信号端LS与第二检测信号端M之间也不会形成电流通路,进而不会影响显示面板的显示效果。
以下以图6所示出的检测电路100为例,结合图7所示的时序图,对该检测电路100的检测过程进行详细的说明。
检测电路100的驱动过程包括多个帧周期T,一个帧周期T包括:初始化阶段T1、写入阶段T2和发光阶段T3。
在初始化阶段T1:
在第三控制信号端RESET提供的信号为高电压信号,在第三控制信号端RESET提供的高电压信号的控制下,第五晶体管T5打开,初始电压端Vinit提供的电压经过第五晶体管T5,传输至驱动晶体管Td的控制端N3,对驱动晶体管Td的控制端N3的电压进行重置。
在上述阶段,第一控制信号端P-GATE提供的电压VP-gate为高电压信号,第一晶体管T1和第六晶体管T6关闭;发光控制信号端EM为高电压信号,第二晶体管T2和第三晶体管T3关闭;第二控制信号端N-gate+1为低电压信号,第四晶体管T4关闭。
在写入阶段T2:
第一控制信号端P-GATE提供的VP-gate为低电压信号,示例性的,VP-gate为-7V,在第一控制信号端P-GATE提供的低电压信号的控制下,第一晶体管T1打开,数据信号端DATA提供的检测电压V1经过第一晶体管T1传输至驱动晶体管Td第一端N1;在T2阶段结束时,N1点电压为V1。此时检测电压V1为小于-3V的低电压信号。示例性的,V1=-3V。
同时写入阶段T2还可以包括阈值电压的补偿。
第二控制信号端N-gate+1提供的信号为高电压信号,在第二控制信号端N-gate+1提供的信号为高电压信号,第四晶体管T4打开;驱动晶体管Td也处于开启状态的,检测电压V1经过驱动晶体管Td传输至驱动晶体管Td的控制端N3,驱动晶体管Td的控制端N3的电压变为V1+Vth,即检测电压V1经驱动晶体管Td变为补偿信号V1+Vth。
需要说明的是,对于显示区中与该检测电路类似的像素电路而言(两者的区别在于像素电路的N3点不连接至第一控制信号端P-GATE),该T2阶段可以将数据信号端DATA提供的数据电压Vdata+Vth补偿至驱动晶体管Td的控制端N3。
示例性的,在T2阶段,还可以包括对检测信号输出端M进行复位。
此时,在第一控制信号端P-GATE提供的低电压信号的控制下,第六晶体管T6打开,初始电压端Vinit提供的电压经过第六晶体管T6,传输至检测信号输出端M,对检测信号输出端M进行复位。
在上述阶段,发光控制信号端EM为高电压信号,第二晶体管T2和第三晶体管T3关闭;第三控制信号端RESET提供的信号为低电压信号,第五晶体管T5关闭。
在发光阶段T3:
发光控制端EM提供的信号为低电压信号,在发光控制端EM提供的信号为低电压信号的控制下,第二晶体管T2和第三晶体管T3打开;此时第一控制信号端P-GATE由低电压信号变为高电压信号,示例性的,VP-gate变为7V。
在发光阶段T3初始时刻,驱动晶体管Td的控制端N3接收第一控制信号端P-GATE传输的低电压信号变为高电压信号,也即VP-gate由-7V变为7V,驱动晶体管Td的控制端N3和驱动晶体管Td的第一端N1会产生较大的电压差。
此时,驱动晶体管Td的控制端N3电压Vg=VP-gate=7V,T2阶段结束是,驱动晶体管Td的第一端N1电压Vs=V1=-3V,驱动晶体管Td的控制端N3和驱动晶体管Td的第一端N1的电压差Vgs=VP-gate-V1=10V,该较大的电压差,会使驱动晶体管Td的第一端N1和驱动晶体管Td的第二端N2之间会产生关态电流。
可以理解的是,当数据信号端DATA提供的检测电压V1更小,即小于-3V时,驱动晶体管Td的控制端N3和驱动晶体管Td的第一端N1的电压差Vgs只会更大,该较大的电压差,同样会使驱动晶体管Td的第一端N1和驱动晶体管Td的第二端N2之间产生关态电流。
第二晶体管T2和第三晶体管T3,在发光控制端EM提供的低电压信号的控制下打开,此时,第一检测信号端LS与第二检测信号端M之间在一段时间内形成电流通路。
其中,可以理解的是,在一段时间内形成电流通路是指,在发光阶段T3初始时刻,驱动晶体管Td的第一端N1和驱动晶体管Td的第二端N2之间会产生关态电流,第二晶体管T2和第三晶体管T3在发光控制端EM的信号的控制下导通,第一检测信号端LS与第二检测信号端M之间形成电流通路,随着第一检测信号端LS的信号输入到驱动晶体管Td的第一端N1,第一检测信号端LS为高电压信号,驱动晶体管Td的第一端N1的电压逐渐升高至检测信号输入端LS传输的电压时,驱动晶体管Td的第一端N1和驱动晶体管Td的第二端N2之间处于正常截止状态,几乎不存在关态电流,因此,在上述检测阶段中,仅“一段时间内”产生了电流通路。
当第二检测信号端M与发光器件40的阳极耦接时,由于第一检测信号端LS与第二检测信号端M之间在一段时间内形成电流通路,发光器件40会在一段时间内被点亮,随着第一检测信号端LS的信号输入到驱动晶体管Td的第一端N1,驱动晶体管Td的第一端N1的电压逐渐升高至检测信号输入端LS传输的电压时,驱动子电路的关态电压可以恢复至正常值,驱动子电路20的第一端N1和驱动子电路20的第二端N2之间处于正常截止状态,几乎不存在关态电流,发光器件40变暗。
本发明的一些实施例提供了一种显示装置1000,如图8所示,该显示装置1000包括如上所述的显示面板001,因此,该显示装置1000具有与前述实施例提供的显示面板001相同的结构和有益效果。
由于前述实施例已经对显示面板001的结构和有益效果进行了详细的描述,此处不再赘述。
需要说明的是,在本发明实施例中,显示装置1000可以为:电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何在本申请揭露的技术范围内的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应该以权利要求的保护范围为准。
Claims (11)
1.一种检测电路,其特征在于,包括:写入子电路、驱动子电路和发光控制子电路;
所述写入子电路,分别与所述驱动子电路的第一端、数据信号端以及第一控制信号端耦接;所述写入子电路被配置为,在来自所述第一控制信号端传输的第一信号的控制下,将所述数据信号端传输的检测电压传输至所述驱动子电路的第一端;
所述驱动子电路的控制端与所述第一控制信号端耦接,所述驱动子电路被配置为,在来自所述第一控制信号端传输的第二信号和传输至所述驱动子电路的第一端的检测电压的作用下,使所述驱动子电路的第一端和所述驱动子电路的第二端之间产生关态电流;
所述发光控制子电路,分别与检测信号输入端、检测信号输出端、发光控制信号端、以及所述驱动子电路耦接,所述发光控制子电路被配置为:在来自所述发光控制端的信号的控制下,与所述驱动子电路配合,使所述检测信号输入端与所述检测信号输出端之间在一段时间内形成电流通路。
2.根据权利要求1所述的检测电路,其特征在于,
所述写入子电路了包括第一晶体管,所述第一晶体管的控制极与所述第一控制信号端耦接,所述第一晶体管的第一极与所述数据信号端耦接,所述第一晶体管的第二极与所述驱动子电路的第一端耦接。
3.根据权利要求1所述的检测电路,其特征在于,
所述驱动子电路包括驱动晶体管,所述驱动晶体管的控制极为所述驱动子电路的控制端,所述驱动晶体管的第一极为所述驱动子电路的第一端,所述驱动晶体管的第二极为所述驱动子电路的第二端。
4.根据权利要求1所述的检测电路,其特征在于,
所述发光控制子电路包括:
第二晶体管,所述第二晶体管的控制极与所述发光控制信号端耦接,所述第二晶体管的第一极与所述检测信号输入端耦接,所述第二晶体管的第二极与所述驱动子电路的第一端耦接;
第三晶体管,所述第三晶体管的控制极与所述发光控制信号端耦接,所述第三晶体管的第一极与所述驱动子电路的第二端耦接,所述第三晶体管的第二极与所述检测信号输出端耦接。
5.根据权利要求1~4中任一项所述的检测电路,其特征在于,
所述写入子电路、所述驱动子电路和所述发光控制子电路中的晶体管均为低温多晶硅薄膜晶体管。
6.根据权利要求1~4中任一项所述的检测电路,其特征在于,所述检测电路还包括以下至少一者:
补偿子电路,分别与所述驱动子电路的第二端、所述驱动子电路的控制端以及第二控制信号端耦接,所述补偿子电路被配置为,在来自所述第二控制信号端传输的信号的控制下,将所述驱动子电路的阈值电压补偿至所述驱动子电路的控制端;或者,
存储子电路,所述存储子电路的第一端与所述检测信号输入端耦接,所述存储子电路的第二端与所述驱动子电路的控制端耦接;或者,
第一复位子电路,所述第一复位子电路与初始电压端、所述驱动子电路的控制端以及第三控制信号端耦接;所述第一复位子电路被配置为:在来自所述第三控制信号端的信号的控制下,对所述驱动子电路的控制端进行复位;或者,
第二复位子电路,所述第二复位子电路与初始电压端、所述检测信号输出端以及所述第一控制信号端耦接;所述第二复位子电路被配置为:在来自所述第一控制信号端的信号的控制下,对所述检测信号输出端进行复位。
7.根据权利要求6所述的检测电路,其特征在于,所述补偿子电路、所述存储子电路、所述第一复位子电路和所述第二复位子电路按照以下至少一种方式设置:
所述补偿子电路包括第四晶体管,所述第四晶体管的控制极与所述第二控制信号端耦接,所述第四晶体管的第一极与所述驱动子电路的第二端耦接,所述第四晶体管的第二极与所述驱动子电路的控制端耦接;或者,
所述存储子电路包括存储电容,所述存储电容的第一端与所述检测信号输入端耦接,所述存储电容的第二端与所述驱动子电路的控制端耦接;或者,
所述第一复位子电路包括第五晶体管,所述第五晶体管的控制极与所述第三控制信号端耦接,所述第五晶体管的第一极与所述初始电压端耦接,所述第五晶体管的第二极与所述驱动子电路的控制端耦接;或者,
所述第二复位子电路包括第六晶体管,所述第六晶体管的控制极与所述第一控制信号端耦接,所述第六晶体管的第一极与所述初始电压端耦接,所述第六晶体管的第二极与所述检测信号输出端耦接。
8.根据权利要求6或7所述的检测电路,其特征在于,所述补偿子电路、所述第一复位子电路中的晶体管的均为金属氧化物薄膜晶体管;
所述第二复位子电路中的晶体管为低温多晶硅薄膜晶体管。
9.一种显示面板,其特征在于,具有显示区和周边区,所述周边区包括与所述显示区邻接的虚拟像素区和位于所述虚拟像素区远离所述显示区一侧的绑定区;所述显示面板包括:
衬底;
设置于所述衬底的一侧、且位于所述虚拟像素区的检测电路,所述检测电路为如权利要求1~8中任一项所述的检测电路;
电源电压输出部,与所述检测电路位于所述衬底的同一侧,且所述电源电压输出部位于所述绑定区;
位于所述电源电压输出部远离所述衬底一侧的多层绝缘层;
多条电压信号线,所述多条电压信号线通过所述多层绝缘层上的过孔连接至所述电源电压输出部;所述多条电压信号线包括至少一条第一电压信号线,第一电压信号线与所述检测电路的检测信号输入端电连接;以及
位于所述虚拟像素区的发光器件,所述发光器件的阳极连接所述检测电路的检测信号输出端,所述发光器件的阴极连接公共电压端。
10.一种显示装置,其特征在于,包括:
如权利要求9所述的显示面板。
11.一种驱动方法,其特征在于,应用于如权利要求1~8中任一项所述的检测电路;所述驱动方法包括至少一个检测周期,检测周期至少包括写入阶段和发光阶段;所述驱动方法包括:
在所述写入阶段:所述写入子电路在来自第一控制信号端传输的第一信号的控制下,将数据信号端传输的检测电压传输至驱动子电路的第一端;在发光阶段:所述驱动子电路在来自所述第一控制信号端传输的第二信号和传输至所述驱动子电路的第一端的检测电压的作用下,使所述驱动子电路的第一端和所述驱动子电路的第二端之间产生关态电流;以及,所述发光控制子电路在来自发光控制端的信号的控制下,与所述驱动子电路配合,使检测信号输入端与检测信号输出端之间在一段时间内形成电流通路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110711070.8A CN113450706B (zh) | 2021-06-25 | 2021-06-25 | 检测电路及其驱动方法、显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110711070.8A CN113450706B (zh) | 2021-06-25 | 2021-06-25 | 检测电路及其驱动方法、显示面板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113450706A true CN113450706A (zh) | 2021-09-28 |
CN113450706B CN113450706B (zh) | 2023-04-14 |
Family
ID=77812831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110711070.8A Active CN113450706B (zh) | 2021-06-25 | 2021-06-25 | 检测电路及其驱动方法、显示面板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113450706B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130141314A1 (en) * | 2011-12-01 | 2013-06-06 | Ji-Hyun Ka | Detecting method of defects of line and demultiplexer, defect detecting device, and display panel including the defect detecting device |
KR20160014135A (ko) * | 2014-07-28 | 2016-02-11 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
KR20160014836A (ko) * | 2014-07-29 | 2016-02-12 | 삼성디스플레이 주식회사 | 표시 장치 |
CN105679230A (zh) * | 2016-04-25 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种显示驱动电路、其驱动方法及显示装置 |
CN107452334A (zh) * | 2017-08-30 | 2017-12-08 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板及其驱动方法、显示装置 |
CN108492768A (zh) * | 2018-03-23 | 2018-09-04 | 京东方科技集团股份有限公司 | 一种面板裂纹检测结构及检测方法 |
CN110459155A (zh) * | 2019-08-29 | 2019-11-15 | 合肥鑫晟光电科技有限公司 | 一种显示面板及其检测方法 |
CN110730987A (zh) * | 2019-09-10 | 2020-01-24 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
CN111477134A (zh) * | 2020-04-30 | 2020-07-31 | 合肥鑫晟光电科技有限公司 | 一种显示用基板的检测方法 |
CN111833786A (zh) * | 2020-07-29 | 2020-10-27 | 云谷(固安)科技有限公司 | 显示面板及其裂纹检测方法和显示装置 |
CN112956186A (zh) * | 2018-11-07 | 2021-06-11 | 索尼半导体解决方案公司 | 摄像装置和电子设备 |
-
2021
- 2021-06-25 CN CN202110711070.8A patent/CN113450706B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130141314A1 (en) * | 2011-12-01 | 2013-06-06 | Ji-Hyun Ka | Detecting method of defects of line and demultiplexer, defect detecting device, and display panel including the defect detecting device |
KR20160014135A (ko) * | 2014-07-28 | 2016-02-11 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
KR20160014836A (ko) * | 2014-07-29 | 2016-02-12 | 삼성디스플레이 주식회사 | 표시 장치 |
CN105679230A (zh) * | 2016-04-25 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种显示驱动电路、其驱动方法及显示装置 |
CN107452334A (zh) * | 2017-08-30 | 2017-12-08 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板及其驱动方法、显示装置 |
CN108492768A (zh) * | 2018-03-23 | 2018-09-04 | 京东方科技集团股份有限公司 | 一种面板裂纹检测结构及检测方法 |
CN112956186A (zh) * | 2018-11-07 | 2021-06-11 | 索尼半导体解决方案公司 | 摄像装置和电子设备 |
CN110459155A (zh) * | 2019-08-29 | 2019-11-15 | 合肥鑫晟光电科技有限公司 | 一种显示面板及其检测方法 |
CN110730987A (zh) * | 2019-09-10 | 2020-01-24 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
CN111477134A (zh) * | 2020-04-30 | 2020-07-31 | 合肥鑫晟光电科技有限公司 | 一种显示用基板的检测方法 |
CN111833786A (zh) * | 2020-07-29 | 2020-10-27 | 云谷(固安)科技有限公司 | 显示面板及其裂纹检测方法和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113450706B (zh) | 2023-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11030959B2 (en) | Pixel circuit and driving method thereof, and display device | |
US11605322B2 (en) | Pixel circuit, driving method thereof and display device | |
US10872566B2 (en) | OLED pixel circuit, driving method for the OLED pixel circuit and display device | |
CN111696484B (zh) | 像素驱动电路及其驱动方法、阵列基板及显示装置 | |
US11830427B2 (en) | Pixel circuit, display apparatus and driving method | |
US11361712B2 (en) | Pixel circuit, driving method thereof, and display device | |
US11404001B2 (en) | Pixel driving circuit and method, display panel | |
CN107481668B (zh) | 一种显示面板及显示装置 | |
US11132951B2 (en) | Pixel circuit, pixel driving method and display device | |
CN110136650B (zh) | 像素电路、其驱动方法、阵列基板及显示装置 | |
WO2016206224A1 (zh) | 一种内嵌式触摸显示屏、其驱动方法及显示装置 | |
CN111710303B (zh) | 像素驱动电路及其驱动方法、显示装置 | |
US11862085B2 (en) | Pixel circuit and driving method therefor, array substrate and display apparatus | |
US10714010B2 (en) | Pixel compensation circuit, method for driving the same, organic light-emitting diode display panel, and display device | |
CN110100275B (zh) | 像素阵列基板及其驱动方法、显示面板、显示装置 | |
US11538375B2 (en) | Pixel circuit and testing method | |
US20210193036A1 (en) | Pixel unit, array substrate and display terminal | |
US20190005878A1 (en) | Pixel circuit, pixel driving method and display device | |
US11195454B2 (en) | Pixel driving circuit, driving method thereof, display panel and display device | |
CN111276096A (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN111613178A (zh) | 像素电路及其驱动方法、显示基板和显示装置 | |
CN111724743A (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN111312170A (zh) | 像素驱动电路及显示装置 | |
CN113383424A (zh) | 显示面板及电子装置 | |
CN115881029A (zh) | 像素驱动电路及其驱动方法、显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |