CN111477134A - 一种显示用基板的检测方法 - Google Patents

Abstract

本申请提供了一种显示用基板的检测方法，涉及显示技术领域，能够激发出显示用基板中存在的隐性不良。该显示用基板的检测方法，包括：向多个像素驱动电路中的每个像素驱动电路输入多个信号，以获得像素驱动电路中待检测元件的检测信号；检测信号大于待检测元件的额定工作电压，且小于待检测元件的击穿电压；其中，待检测元件为多个晶体管和至少一个电容中的任一个。

Description

一种显示用基板的检测方法

技术领域

本发明涉及显示技术领域，尤其涉及一种显示用基板的检测方法。

背景技术

有机发光二极管(Organic Light-Emitting Diode，OLED)显示装置具有自发光、发光效率高、响应时间短、清晰度和对比度高、可实现柔性显示等优点，从而被应用在越来越多的场合中。

发明内容

本发明的实施例提供一种显示用基板的检测方法，能够激发出显示用基板中存在的隐性不良，提高显示用基板的不良检测率，降低显示用基板的生产成本和使用寿命。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种显示用基板的检测方法，所述显示用基板包括多个像素驱动电路，所述像素驱动电路包括多个晶体管和至少一个电容；其特征在于，所述显示用基板的检测方法包括：

向多个所述像素驱动电路中的每个像素驱动电路输入多个信号，以获得所述像素驱动电路中待检测元件的检测信号；所述检测信号大于所述待检测元件的额定工作电压，且小于所述待检测元件的击穿电压；其中，所述待检测元件为所述多个晶体管和至少一个电容中的任一个。

可选的，在所述像素驱动电路包括第一晶体管、第二晶体管和电容，所述第一晶体管的栅极与第一栅极驱动信号端电连接，所述第一晶体管的第一极与数据信号端电连接，所述第一晶体管的第二极与所述第二晶体管的栅极电连接；所述第二晶体管的第一极与电源电压信号端电连接，所述第二晶体管的第二极与发光器件的阳极电连接；所述电容的一端与所述第二晶体管的栅极电连接，另一端与所述电源电压信号端电连接的情况下：

向多个所述像素驱动电路中的每个像素驱动电路输入多个信号，包括：向所述像素驱动电路中的所述第一栅极驱动信号端输入第一信号，向所述数据信号端输入第二信号，以获得所述第一晶体管的检测信号。

可选的，向所述第一栅极驱动信号端输入第三信号，向所述数据信号端输入第四信号，向所述电源电压信号端输入第五信号，以获得第二晶体管的检测信号。

可选的，向所述第一栅极驱动信号端输入第六信号，向所述数据信号端输入第七信号，向所述电源电压信号端输入第八信号，以获得所述电容的检测信号。

可选的，在所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和电容，所述第一晶体管的栅极与第一栅极驱动信号端电连接，所述第一晶体管的第一极与数据信号端电连接，所述第一晶体管的第二极与所述第二晶体管的栅极电连接；所述第二晶体管的第一极与电源电压信号端电连接，所述第二晶体管的第二极与发光器件的阳极电连接；所述第三晶体管的栅极与第二栅极驱动信号端电连接，所述第三晶体管的第一极与感测信号端电连接，所述第三晶体管的第二极与所述发光器件的阳极电连接；所述电容的一端与所述第二晶体管的栅极电连接，另一端与所述发光器件的阳极电连接的情况下：

向多个所述像素驱动电路中的每个像素驱动电路输入多个信号，包括：向所述像素驱动电路中的所述第一栅极驱动信号端输入第一信号，向所述数据信号端输入第二信号，以获得第一晶体管的检测信号。

可选的，向所述第一栅极驱动信号端输入第三信号，向所述数据信号端输入第四信号，向所述电源电压信号端输入第五信号，以获得第二晶体管的检测信号。

可选的，向所述第二栅极驱动信号端输入第九信号，向所述感测信号端输入第十信号，以获得所述第三晶体管的检测信号。

可选的，向所述第一栅极驱动信号端输入第六信号，向所述数据信号端输入第七信号，向第二栅极驱动信号端输入第十一信号，向感测信号端输入第十二信号，以获得所述电容的检测信号。

可选的，在向所述像素驱动电路中的所述第一栅极驱动信号端输入第一信号和第三信号的情况下：所述第一信号和所述第三信号相同。

可选的，所述第一信号和所述第三信号为恒压信号。

可选的，在向所述第一栅极驱动信号端输入第三信号，向所述数据信号端输入第四信号，向所述电源电压信号端输入第五信号的情况下：在同一时刻，所述第四信号和所述第五信号中的一个信号为高电平，另一个为低电平。

可选的，所述第四信号和所述第五信号为等幅反相信号。

可选的，所述多个晶体管中的任一个晶体管的检测信号等于所述晶体管的栅极层的电压与其有源层的电压之间的压差。

可选的，所述晶体管的栅极层的电压和所述有源层的电压中的一个电压为正电压，另一个电压为负电压。

可选的，所述电容的检测信号等于其两个极板的电压之间的压差。

本申请提供一种显示用基板的检测方法，通过向像素驱动电路输入多个信号，以获得检测信号，检测信号可以激发出像素驱动电路中待检测元件存在的隐性缺陷，从而使得后续在对像素驱动电路进行测试时，可以及时发现像素驱动电路中存在的隐性不良，并可以及时对该隐性不良进行修复，以此来提高显示用基板的良率、降低生产成本以及保证显示装置的使用寿命。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a为本发明实施例提供的一种显示装置的结构示意图；

图1b为本发明实施例提供的一种像素驱动电路的结构示意图；

图1c为本发明实施例提供的另一种显示装置的结构示意图；

图1d为本发明实施例提供的一种像素驱动电路的结构示意图；

图2a为本发明实施例提供的一种不存在隐性缺陷的晶体管的结构示意图；

图2b为本发明实施例提供的一种电容的结构示意图；

图2c为本发明实施例提供的一种存在隐性缺陷的晶体管的结构示意图；

图3a为本发明实施例提供的一种第一信号和第二信号的波形示意图；

图3b为本发明实施例提供的一种第三信号、第四信号和第五信号的波形示意图；

图3c为本发明实施例提供的一种第六信号、第七信号和第八信号的波形示意图；

图4a为本发明实施例提供的另一种第一信号和第二信号的波形示意图；

图4b为本发明实施例提供的另一种第三信号、第四信号和第五信号的波形示意图；

图4c为本发明实施例提供的一种第九信号和第十信号的波形示意图；

图4d为本发明实施例提供的一种第六信号、第七信号、第十一信号和第十二信号的波形示意图；

图4e为本发明实施例提供的又一种第一信号和第二信号的波形示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请提供一种显示装置，该显示装置例如为OLED显示装置。如图1a和图1c所示，该显示装置1包括设置于衬底10上的多个亚像素P，多个亚像素P例如呈矩阵形式分布，每个亚像素P中对应设置一个像素驱动电路11和一个发光器件D；像素驱动电路11用于将电压信号转换为电流信号，电流信号用于驱动发光器件D发光。

在一些实施例中，参考图1a和图1b所示，同一行亚像素P与同一根第一栅线G1电连接；同一列亚像素P与同一根数据信号线Data和同一根电源电压信号线VDD电连接。每个亚像素P中的像素驱动电路11为2T1C型，即该亚像素P包括两个晶体管和一个电容C。

参考图1b所示，该像素驱动电路11包括第一晶体管T1、第二晶体管T2和电容C，其中第二晶体管T2为驱动晶体管。第一晶体管T1的栅极与第一栅极驱动信号端G1电连接，第一晶体管T1的第一极与数据信号端Data电连接，第一晶体管T1的第二极与节点N电连接。第二晶体管T2的栅极与节点N电连接，第二晶体管T2的第一极与电源电压信号端VDD电连接，第二晶体管T2的第二极与发光器件D的阳极电连接。电容C的一端与节点N电连接，另一端与电源电压信号端VDD电连接。发光器件D的阴极与阴极信号端VSS电连接。

本领域技术人员可以理解的是，第一晶体管T1的第二极与节点N电连接，第二晶体管T2的栅极与节点N电连接，电容C的一端与节点N电连接，也可以描述为第一晶体管T1的第二极与第二晶体管T2的栅极电连接，电容C的一端与第二晶体管T2的栅极或第一晶体管T1的第二极电连接，该些描述所体现的结构均是相同的。

在另一些实施例中，参考图1c和图1d所示，同一行亚像素P与同一根第一栅线G1、同一根第二栅线G2电连接；同一列亚像素P与同一根数据信号线Data、同一根电源电压信号线VDD和同一根感测信号线Sense电连接。每个亚像素P中的像素驱动电路11为3T1C型，即该像素驱动电路11包括3个晶体管和一个电容C。

参考图1d所示，像素驱动电路11包括第一晶体管T1、第二晶体管T2、第三晶体管T3和电容C，其中第二晶体管T2为驱动晶体管。第一晶体管T1的栅极与第一栅极驱动信号端G1电连接，第一晶体管T1的第一极与数据信号端Data电连接，第一晶体管T1的第二极与第二晶体管T2的栅极电连接。第二晶体管T2的第一极与电源电压信号端VDD电连接，第二晶体管T2的第二极与发光器件D的阳极电连接。第三晶体管T3的栅极与第二栅极驱动信号端G2电连接，第三晶体管T3的第一极与感测信号端Sense电连接，第三晶体管T3的第二极与发光器件D的阳极电连接。电容C的一端与第二晶体管T2的栅极电连接，另一端与发光器件D的阳极电连接。发光器件D的阴极与阴极信号端VSS电连接。阴极信号端VSS用于提供阴极信号，该阴极信号例如可以为-3V。

基于上述，可以理解的是，第一栅极驱动信号端G1的信号由第一栅线G1提供，第二栅极驱动信号端G2的信号由第二栅线G2提供；数据信号端Data的信号由数据信号线Data提供，感测信号端Sense的信号由感测信号线Sense提供。

在一些实施例中，像素驱动电路11中的晶体管均为N型晶体管或P型晶体管。

在一些实施例中，像素驱动电路11中的晶体管均为薄膜晶体管。

本申请中仅以上述的2T1C型和3T1C型像素驱动电路11为例对像素驱动电路11的结构进行示意，并不因此而限定本申请中像素驱动电路11的结构。在另一些实施例中，像素驱动电路11还可以为其它结构，例如为6T1C型、7T1C型等像素驱动电路11。

在制备上述的显示装置1时，需要先在衬底10上制备像素驱动电路11，以形成显示用基板，再在显示用基板上制备其它膜层，其它膜层例如发光层、封装层等。

因此，本领域技术人员可以理解的是，显示用基板上制备有像素驱动电路11，像素驱动电路11包括多个晶体管和至少一个电容C。

基于上述，本申请提出一种显示用基板的检测方法，包括：向多个像素驱动电路中的每个像素驱动电路11输入多个信号，以获得像素驱动电路11中待检测元件的检测信号。检测信号大于待检测元件的额定工作电压，且小于待检测元件的击穿电压；其中，待检测元件为多个晶体管和至少一个电容C中的任一个。

根据像素驱动电路11的具体结构，向像素驱动电路11输入的多个信号的数量不同。

示例的，参考图1b所示，向该像素驱动电路11输入的多个信号例如可以包括数据信号、第一栅极驱动信号和电源电压信号。

又示例的，参考图1d所示，向该像素驱动电路11输入的多个信号例如可以包括数据信号、第一栅极驱动信号、第二栅极驱动信号、电源电压信号和感测信号。

向像素驱动电路11输入多个信号，以获得像素驱动电路11中待检测元件的检测信号；其中，待检测元件与其检测信号一一对应。检测信号为预设值，根据待检测元件的额定工作电压和击穿电压设置，本申请中的检测信号大于待检测元件的额定工作电压，且小于待检测元件的击穿电压。该处的待检测元件的击穿电压为正常的待检测元件正常工作的极限电压，当待检测元件的电压超过击穿电压时，待检测元件将被击穿，从而无法正常工作；正常的待检测元件为不存在缺陷的待检测元件。

由于像素驱动电路11中的各个待检测元件均由膜层组成，例如，参考图2a所示，晶体管110包括依次层叠在缓冲层1105上的有源层1100、栅绝缘层1101、栅极层1102、层间绝缘层1103和源漏极1104，缓冲层1105设置在衬底10上。参考图2b所示，电容C的两个极板例如由部分缓冲层1105和部分有源层1100构成。

当待检测元件中各个膜层的厚度和材料不同时，待检测元件的检测信号的大小不同。

示例的，当待检测元件为晶体管110时，晶体管110中的栅极层1102和有源层1100之间的压差等于检测信号的大小。

示例的，当第一晶体管T1为待检测元件，且其有源层1100的材料为多晶硅(P-si)时，其检测信号的大小和有源层1100与栅极层1102之间的压差有关，而有源层的电压和其材质有关。

又例如，当第二晶体管T2为待检测元件，且其有源层1100的材料为IGZO(IndiumGallium Zinc Oxide，氧化铟镓锌)时，其检测信号的大小和有源层1100与栅极层1102之间的压差有关，而有源层的电压和其材质有关。

由于第一晶体管T1的有源层1100材料和第二晶体管T2中的有源层1100材料并不相同，从而，第一晶体管T1的检测信号的大小和第二晶体管T2中检测信号的大小可能并不相同。

像素驱动电路11中各个待检测元件的检测信号可以通过实验获得，在实验过程中，从待检测元件的额定工作电压依次等间距增大，然后通过统计显示用基板中相同类型的待检测元件中被击穿的数量，绘制出检测信号与待检测元件被击穿的数量之间的电压曲线，该曲线的起点为待检测元件的额定工作电压，终点为待检测元件的击穿电压。其中待检测元件的击穿电压为显示用基板中大部分或所有的待检测元件被击穿时电压。在电压曲线中，除了起点和终点外的其它点均可以作为检测信号使用，选取时根据实际的检测需求选择即可。

示例的，晶体管110的检测信号的范围例如为20V-30V；电容C的检测信号的范围例如为70V-100V。

当像素驱动电路11中的待检测元件中各个膜层不存在隐性缺陷时，该隐性缺陷例如为裂痕、异物、凸起等缺陷，向待检测元件输入检测信号，则待检测元件不会被击穿，因此检测信号小于正常的待检测元件的击穿电压；当待检测元件中存在隐性缺陷时，向待检测元件输入检测信号时，待检测元件将会被击穿。

上述的隐性缺陷指的是，虽然存在该缺陷，但像素驱动电路11还可以正常工作一定的时间，与隐性缺陷相对的为显性缺陷，例如膜层是断开的，因此存在显性缺陷时，像素驱动电路11直接无法正常工作，而本申请中关注的是像素电路存在隐性缺陷时的检测问题。

在像素驱动电路11中，常常出现隐性缺陷的膜层包括栅绝缘层1101、驱动晶体管的有源层、电容C的两个极板。

下面以晶体管110中的栅绝缘层1101存在隐性缺陷为例，说明隐性缺陷对晶体管110的影响。

示例的，参考图2c所示，当晶体管110中的栅绝缘层1101中存在异物1101′时，异物1101′所在处的栅绝缘层1101将向远离衬底10的一侧形成一个凸起，从而也导致位于栅绝缘层1101上的栅极层1102也出现凸起。该异物1101′一般为碳、铜等导电物质，从而使得栅绝缘层1101的导电性增大，栅绝缘层1101的导电性增大会导致位于栅绝缘层1101两侧的栅极层1102和有源层1100之间的导电性增大，最终致使栅极层1102和有源层1100之间的击穿电压相对于无缺陷的(正常的)晶体管110中的栅极层1102和有源层1100之间的击穿电压降低。

或者在另一些实施例中，栅绝缘层1101在制作的过程中因为表面受力不均匀，也会产生褶皱，形成凸起。凸起会导致栅极层1102的表面出现裂痕，而列痕会增大栅极层1102中的离子的迁移率，最终也会导致栅极层1102和有源层1100之间的击穿电压降低。

又或者，在另一些实施例中，在制作栅绝缘层1101和有源层1100的过程中，导致部分膜层脱落，使得栅绝缘层1101和/或有源层1100的表面出现裂痕，由于裂痕会增大膜层中离子的迁移率，最终导致栅极层1102和有源层1100之间的击穿电压降低。

上述列举的隐性缺陷最终均会导致栅极层1102和有源层1100之间的击穿电压小于无缺陷的栅极层1102和有源层1100之间的击穿电压。

参考图2c所示，存在于栅绝缘层1101的异物1101′会导致位于栅绝缘层1101上侧栅极层1102也出现缺陷，随着膜层的叠加，该隐性缺陷会导致越来越多的膜层出现缺陷，以及缺陷的范围也在呈逐渐扩大的趋势，因此，隐性缺陷的危害很大。虽然像素驱动电路11存在隐性缺陷时，还可以正常工作，但隐性缺陷会导致在像素驱动电路11之后制备的膜层出现隐性或者显性缺陷的概率更高，从而当对显示装置1进行高温、高压、高湿的恶化测试时，显示装置1的不良率更高，显示装置1的使用寿命更短。

若待检测元件中存在隐性缺陷，其击穿电压将小于无隐性缺陷的待检测元件的击穿电压，因此，当向存在隐性缺陷的待检测元件中输入检测信号后，该存在隐性缺陷的待检测元件将被击穿。被击穿的存在隐性缺陷的待检测元件，在后续向显示用基板输入测试信号时，便可以被及时发现，该测试信号也用于检测像素驱动电路11，其测试原理与本申请中的不同，本申请中的检测信号位于测试信号之前被输入像素驱动电路11，也就是说本申请中的检测信号用于为测试信号测试像素驱动电路11做准备。

示例的，测试信号例如为栅极驱动电路输出的栅极驱动信号和数据信号线Data输出的数据信号，测试的过程例如模拟正常显示的过程，或者，通过设置一些检测电极，并向像素驱动电路11传输不同的测试信号，以测得检测电极处的信号是否正常，从而判断像素驱动电路11中对应的晶体管或电容C能否正常工作。

当通过后续的测试信号发现像素驱动电路11中的隐性缺陷时，可以通过使用激光镭射的方法将该像素驱动电路11暗点化，实现对显示用基板的修复，从而降低显示用基板的制作成本。

在一种相关技术中，当显示用基板制备完成后，才会对显示用基板整体进行检测，此时若发现显示用基板中的膜层存在缺陷(包括隐性缺陷和显性缺陷)，不一定能修复好显示用基板，尤其是当显示用基板中的制备了价格昂贵的发光层后，若发光层下的膜层存在缺陷，以及导致发光层出现缺陷，且无法修复时，一方面可能导致整个显示用基板的使用寿命降低或者无法使用，另一方面导致显示用基板的不良率和生产成本较高。

在另一种相关技术中，虽然也在像素驱动电路11制备完成后对像素驱动电路11进行检测，但由于存在隐性缺陷的像素驱动电路11还能正常工作，因此也并不能检测出该些隐性缺陷，从而导致会在存在隐性缺陷的像素驱动电路11上制作其它膜层，而该些隐性缺陷会造成在其上的各膜层出现缺陷的概率更多，最终依然会影响显示装置1的不良率、使用寿命和生产成本。

而在本申请中，通过向像素驱动电路11输入多个信号，以获得检测信号，检测信号可以激发出像素驱动电路11中待检测元件存在的隐性缺陷，从而使得后续在对像素驱动电路11进行测试时，可以及时发现像素驱动电路11中存在的隐性不良，并可以及时对该隐性不良进行修复，以此来提高显示用基板的良率、降低生产成本以及保证显示装置1的使用寿命。

检测信号可以激发出像素驱动电路11中待检测元件存在的隐性缺陷，可以理解为，检测信号可以使得存在隐性缺陷的待检测元件被击穿，从而使得该存在隐性缺陷的待检测元件无法正常工作，该过程即为激发。

下面以像素驱动电路11中的第一晶体管T1、第二晶体管T2和第三晶体管T3均为N型晶体管为例进行说明。

在一些实施例中向多个像素驱动电路中的每个像素驱动电路11输入多个信号，包括：结合图1b和图3a所示，向像素驱动电路11中的第一栅极驱动信号端G1输入第一信号S1，向数据信号端Data输入第二信号S2，以获得第一晶体管T1的检测信号。

第一栅极驱动信号端G1提供的第一信号S1为高电平，第一晶体管T1开启，将数据信号端Data提供的低电平的第二信号S2传输至节点N，第一信号S1和第二信号S2之间的压差等于检测信号。如果第一晶体管T1的栅绝缘层1101或有源层1100中存在隐性不良，则第一晶体管T1的栅极层1102和有源层1100会被击穿，使得该栅极层1102与有源层1100电连接在一起。若第一晶体管T1不存在隐性不良，则其栅极层1102和有源层1100不会电连接在一起。

本领域技术人员可以理解的是，由于晶体管的源漏极1104与有源层1100接触，因此晶体管的有源层1100的电压等于其第一极和第二极的电压，晶体管的栅极层1102电压等于其栅极的电压。以第一晶体管T1为例，第一晶体管T1的有源层1100的电压等于第二信号S2的大小，栅极层1102电压等于第一信号S1的大小。

当向第一晶体管T1输入检测信号后，可以再向第一晶体管T1输入测试信号，用以判断第一晶体管T1中是否存在隐性不良。示例的，向第一晶体管T1的栅极输入低电平的第一栅极驱动信号，向数据信号端Data输入高电平的数据信号时，该低电平的第一栅极驱动信号和高电平的数据信号即为测试信号。若第一晶体管T1中存在隐性不良，由于检测信号的作用，第一晶体管T1的栅极层1102和有源层1100电连接在一起，则可以在节点N处检测到高电平。若第一晶体管T1中不存在隐性不良，则低电平的栅极驱动信号并不能打开第一晶体管T1，高电平的数据信号将无法传输至节点N，则不会在节点N处检测到高电平。

结合图1b和图3b所示，向第一栅极驱动信号端G1输入高电平的第三信号S3，向数据信号端Data输入低高电平间隔且连续的第四信号S4，向电源电压信号端VDD输入高低电平间隔且连续第五信号S5，以获得第二晶体管T2的检测信号。第二晶体管T2的检测信号的大小等于第四信号S4与第五信号S5之间的压差。

第一栅极驱动信号端G1提供的第三信号S3为高电平，第一晶体管T1开启，将数据信号端Data提供的低高电平间隔且连续的第四信号S4传输至节点N，当第四信号S4为高电平时，第二晶体管T2开启，此时处于低电平的第五信号S5传输至第二晶体管T2的第一极和第二极。如果第二晶体管T2的栅绝缘层1101或有源层1100中存在隐性不良，则第二晶体管T2的栅极层1102和有源层1100会被击穿，使得该栅极层1102与有源层1100电连接在一起。若第二晶体管T2不存在隐性不良，则其栅极层1102和有源层1100不会电连接在一起。

图3b所示，本领域技术人员可以理解的是，当第四信号S4为高电平时，第五信号S5为低电平；当第四信号S4为低电平时，第五信号S5为高电平。

当向第二晶体管T2输入检测信号后，可以再向第二晶体管T2输入测试信号，用以判断第二晶体管T2中是否存在隐性不良。示例的，向第一晶体管T1的栅极输入高电平的第一栅极驱动信号，向数据信号端Data输入低电平的数据信号，第一晶体管T1开启，将低电平的数据信号传输至节点N，同时向电源电压信号端VDD输入高电平的电源电压信号；该高电平的第一栅极驱动信号、低电平的数据信号和高电平的电源电压信号即为测试信号。若第二晶体管T2中存在隐性不良，由于检测信号的作用，第二晶体管T2的栅极层1102和有源层1100电连接在一起，则可以在第二晶体管T2的第二极处检测到高电平信号。若第二晶体管T2中不存在隐性不良，节点N为低电平，并不能打开第二晶体管T2，则无法在第二晶体管T2的第二极处检测到高电平信号。

在另一些实施例中，若电源电压信号端VDD提供的高电平信号可以驱动发光器件D发光，则可以根据发光器件D是否发光判断第二晶体管T2有无隐性缺陷。若发光器件D发光，则说明第二晶体管T2有隐性缺陷，若发光器件D未发光，则说明第二晶体管T2无隐性缺陷。

结合图1b和图3c所示，向第一栅极驱动信号端G1输入高电平的第六信号S6，向数据信号端Data输入低电平的第七信号S7，向电源电压信号端VDD输入高电平的第八信号S8，以获得电容C的检测信号。电容C的检测信号的大小等于第七信号S7与第八信号S8之间的压差。

第一栅极驱动信号端G1提供的第六信号S6为高电平，第一晶体管T1开启，将数据信号端Data提供的低电平的第七信号S7传输至节点N，向电容C的一个极板充电，该极板的电位等于低电平，电容C的另一个极板的电位等于高电平的电源电压信号。如果电容C的两个极板中的至少一个极板存在隐性不良，则两个极板会被击穿，从而电连接在一起。若电容C不存在隐性不良，则其两个极板不会电连接在一起。此时无需输入测试信号即可判断电容C有无隐性缺陷，直接可以对节点N进行检测，若检测到节点N的电位为低电平，则说明电容C不存在不良，若检测到节点N的电位为高电平，则说明电容C存在隐性不良。

本申请通过先向像素驱动电路11中输入检测信号，用于击穿存在隐性缺陷的待检测元件，然后再通过向像素驱动电路11中输入测试信号，用于判断待检测元件是否存在隐性不良，从而可以提前检测出存在隐性缺陷的元件，并可以及时对存在缺陷的元件进行修复，以降低显示用基板、显示装置1的不良率、生产成本，以及提高显示装置1的使用寿命。

可选的，向多个像素驱动电路11中的每个像素驱动电路11输入多个信号，包括：

参考图1d和图4a所示，向像素驱动电路11中的第一栅极驱动信号端G1输入高电平的第一信号S1，向数据信号端Data输入低电平的第二信号S2，以获得第一晶体管T1的检测信号。对第一晶体管T1的检测方法参考上述对第一晶体管T1检测方法的描述。

参考图1d和图4b所示，向第一栅极驱动信号端G1输入高电平的第三信号S3，向数据信号端Data输入低高电平间隔且连续的第四信号S4，向电源电压信号端VDD输入高低电平间隔且连续的第五信号S5，以获得第二晶体管T2的检测信号。对第二晶体管T2的检测方法参考上述对第二晶体管T2检测方法的描述。

参考图1d和图4c所示，向第二栅极驱动信号端G2输入高电平的第九信号S9，向感测信号端Sense输入低电平的第十信号S10，以获得第三晶体管T3的检测信号。第三晶体管T3的检测信号的大小等于第九信号S9与第十信号S10之间的压差。

第二栅极驱动信号端G2提供的第九信号S9为高电平，第三晶体管T3开启，感测信号端Sense提供的低电平的第十信号S10将流入第三晶体管T3中。如果第三晶体管T3的栅绝缘层1101或有源层1100中存在隐性不良，则受第九信号S9和第十信号S10的作用，第三晶体管T3的栅极层1102和有源层1100会被击穿，使得该栅极层1102与有源层1100电连接在一起。若第三晶体管T3不存在隐性不良，则其栅极层1102和有源层1100不会电连接在一起。

当向第三晶体管T3输入检测信号后，可以再向第三晶体管T3输入测试信号，用以判断第三晶体管T3中是否存在隐性不良。示例的，向第三晶体管T3的栅极端输入低电平的第二栅极驱动信号，向感测信号端Sense输入高电平的感测信号，该低电平的第二栅极驱动信号和高电平的感测信号即为测试信号。若第三晶体管T3中存在隐性不良，由于检测信号的作用，第三晶体管T3的栅极层1102和有源层1100电连接在一起，则可以在第三晶体管T3的第二极处检测到高电平，或者可以理解为在节点S处检测到高电平信号。若第三晶体管T3中不存在隐性不良，则低电平的第二栅极驱动信号并不能打开第三晶体管T3，则无法在第三晶体管T3的第二极(或者节点S)处检测到高电平信号。

参考图1d和图4d所示，向第一栅极驱动信号端G1输入低高电平间隔且连续的第六信号S6，向数据信号端Data输入高电平的第七信号S7，向第二栅极驱动信号端G2输入低高电平间隔且连续的第十一信号S11，向感测信号端Sense输入低电平的第十二信号S12，以获得电容C的检测信号。电容C的检测信号的大小等于第七信号S7与第十二信号S12之间的压差。

在一些实施例中，第六信号S6与第十一信号S11相同。

第一栅极驱动信号端G1提供的第六信号S6为高电平，第一晶体管T1开启，将数据信号端Data提供的第七信号S7传输至节点N，节点N的电位等于电容C中与其相连的极板的电位，即电容C的一个极板的电位等于第七信号S7。第二栅极驱动信号端G2提供的第十一信号S11为高电平，第三晶体管T3开启，将感测信号端Sense提供的第十二信号S12传输至节点S，节点S与电容C的另一个极板相连，因此电容C的另一个极板的电位等于第十二信号S12。如果电容C的两个极板中的至少一个极板存在隐性缺陷，则受第七信号S7和第十二信号S12的影响，电容C的两个极板会被击穿；如果电容C的两个极板中不存在隐性缺陷，则电容C的两个极板不会被击穿，电容C可以正常工作。

当向电容C输入检测信号后，可以向第一栅极驱动信号端G1提供高电平的第一栅极驱动信号，向数据信号端Data提供高电平的数据信号，向电源电压信号端VDD提供低电平的电源电压信号，该高电平的第一栅极驱动信号、高电平的数据信号和低电平的电源电压信号为测试信号。检测节点S的电位，若节点S的电位为高电平，则说明电容C存在隐性缺陷；若节点S的电位为低电平，则说明电容C不存在隐性缺陷。其中，若电容C存在隐性缺陷，由于其两个极板电连接，节点N的高电位会直接通过电容C传输至节点S；若电容C不存在隐性缺陷，则节点N的高电位可以打开第二晶体管T2，第二晶体管T2则可以把低电平的电源电压信号传输至节点S。

需要说明的是，在图3a-图4d中H表示高电平信号或者高电压信号(HighVoltage)，L表示低电平信号或低电压信号(Low Voltage)。在本申请中，高电平信号和高电压信号是相同的意思表示，低电平信号和低电压信号是相同的意思表示。

通过本申请中的检测方法，可以实现对3T1C型像素驱动电路11中所有元件(第一晶体管T1至第三晶体管T3、电容C)的检测，且检测方式简单，从而可以确保显示用基板的品质。

需要说明的是，在本申请中，结合图4a和图4e所示，在向第一晶体管T1输入检测信号时，第一栅极驱动信号端G1提供的第一信号S1也可以为低高电平间隔且连续的信号，数据信号端Data提供的第二信号也可以为高低电平间隔且连续的信号，则第一晶体管T1的检测信号等于第一信号S1的最大幅值与第二信号S2的最小幅值之间的压差。示例的，当检测信号等于+20V时，第一信号S1的最大幅值例如为+10V，第二信号S2的最小幅值例如为-10V。又示例的，当检测信号等于+20V时，第一信号S1的最大幅值例如为+30V，第二信号S2的最小幅值例如为+10V。

可选的，结合图3a和图3b所示，第一信号S1和第三信号S3相同。由于第一信号S1和第三信号S3均是控制第一晶体管T1开启的第一栅极驱动信号，因此可以设置的相同，从而减小本申请中的信号的数量，降低检测难度。

可选的，结合图3c和图4d所示，第八信号S8与第十二信号S12相同。

第八信号S8用于和第七信号S7击穿存在隐性缺陷的电容C的两个极板，该电容C与晶体管110的连接关系例如如图1b所示；第十二信号S12也用于和第七信号S7击穿存在隐性缺陷的电容C的两个极板，该电容C与晶体管110的连接关系如图1d所示，因此虽然第八信号S8和第十二信号S12是从不同的信号端输入像素驱动电路11中，但其作用是相同，从而可以将其设置的相同，以减少本申请中信号的数量，降低检测难度。

可选的，结合图3a和图3b所示，第一信号S1和第三信号S3为恒压信号。恒压信号可以理解随着时间的变化，第一信号S1和第三信号S3的幅值大小和相位并不会改变。

由于第一信号S1和第三信号S3是第一栅极驱动信号端G1提供的第一栅极驱动信号，用于控制第一晶体管T1打开，将第一信号S1和第三信号S3设置为恒压信号可以使得第一晶体管T1的控制较为简单。

可选的，参考图3b所示，在向第一栅极驱动信号端G1输入第三信号S3，向数据信号端Data输入第四信号S4，向电源电压信号端VDD输入第五信号S5的情况下：

在同一时刻，第四信号S4和第五信号S5中的一个信号为高电平，另一个为低电平。

示例的，在2000μs-4000μs时间段内，第四信号S4为高电平，第五信号S5为低电平。

又示例的，在2000μs-4000μs时间段内，第四信号S4力例如为+20V，第五信号S5例如为-10V。

第四信号S4会被传输至第二晶体管T2的栅极，第五信号S5会被传输至第二晶体管T2的第一极和第二极，为了延长第二晶体管T2的使用寿命，因此将第四信号S4和第五信号S5设置为在同一时刻，一个信号为高电平，另一个为低电平，以此降低第四信号S4和第五信号S5对驱动晶体管(第二晶体管T2)的激励，延长驱动晶体管的使用寿命。

可选的，参考图3b所示，第四信号S4和第五信号S5为等幅反相信号。

等幅反相信号可以理解为，在同一时刻，两个信号的幅值大小相等，相位相反。

示例的，第四信号S4的幅值例如为+15V，第五信号S5的幅值例如为-15V。

可选的，多个晶体管中的任一个晶体管110的检测信号等于晶体管110的栅极层1102的电压与其有源层1100的电压之间的压差。

对晶体管110中存在的不良经过数据统计分析后发现，其中栅绝缘层1101和有源层1100出现隐性缺陷的概率较大。当栅绝缘层1101和有源层1100出现隐性缺陷时，均会影响栅极层1102和有源层1100之间的压差，所以检测信号等于晶体管110的栅极层1102与其有源层1100之间的压差，该检测信号用于击穿栅极层1102和有源层1100，使其电连接在一起。

可选的，电容C的检测信号等于其两个极板之间的压差。

参考图2b所示，电容C的一个极板由缓冲层1105制成，另一个极板由有源层1100制成。

可选的，压差等于检测信号的两个信号中的一个电压为正电压，另一个电压为负电压。

对于晶体管110而言，其检测信号等于晶体管110的栅极层1102与其有源层1100之间的压差。示例的，对于N型晶体管，其栅极层1102的电压例如为正电压，有源层1100的电压例如为负电压。

对于电容C而言，其检测信号等于两个极板的电压之间的压差。参考图1d所示，该电容C的检测信号等于第七信号S7和第十二信号S12之间的压差，示例的，第七信号S7为正电压，第十二信号S12为负电压。

当待检测元件的检测电压由两个正负不同的信号之间的压差获得时，能够延长待检测元件的使用寿命。

本申请中描述的A、B两个膜层之间的压差包括A膜层的电压减去B膜层的电压得到二者之间的压差，和B膜层的电压减去A膜层的电压得到二者之间的压差，其中A膜层和B膜层表示本申请中与检测信号的大小相关的膜层。示例的，当A膜层为栅极层1102，B膜层为有源层1100时，该晶体管的检测信号＝A膜层的电压-B膜层的电压，或者，该晶体管的检测信号＝B膜层的电压-A膜层的电压。

本申请中的高电平是相对于低电平而言的，高电平不一定是正电压，低电平也不一定均是负电压；因此，高电平可以理解为大于低电平的信号。

本申请中的G1、G2、Data、VDD和Sense既可以表示对应的信号端，也可以表示该信号端提供的信号类型。示例的，第一信号S1为第一栅极驱动信号端G1提供的信号，则本领域技术人员可以理解的是，第一信号S1为栅极驱动信号G1。

本申请中的晶体管的第一极例如为晶体管的源极，第二极例如为晶体管的漏极，其中源极为晶体管的信号输入端，漏极为晶体管的信号输出端。

本申请中的高低间隔且连续和低高间隔且连续的信号，其波形均为矩形波，高低间隔和低高间隔仅为了示意在同一时刻，该两个信号的电平不同。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种显示用基板的检测方法，所述显示用基板包括多个像素驱动电路，所述像素驱动电路包括多个晶体管和至少一个电容；其特征在于，所述显示用基板的检测方法包括：

向多个所述像素驱动电路中的每个像素驱动电路输入多个信号，以获得所述像素驱动电路中待检测元件的检测信号；所述检测信号大于所述待检测元件的额定工作电压，且小于所述待检测元件的击穿电压；其中，所述待检测元件为所述多个晶体管和至少一个电容中的任一个。

2.根据权利要求1所述的显示用基板的检测方法，其特征在于，

在所述像素驱动电路包括第一晶体管、第二晶体管和电容，所述第一晶体管的栅极与第一栅极驱动信号端电连接，所述第一晶体管的第一极与数据信号端电连接，所述第一晶体管的第二极与所述第二晶体管的栅极电连接；所述第二晶体管的第一极与电源电压信号端电连接，所述第二晶体管的第二极与发光器件的阳极电连接；所述电容的一端与所述第二晶体管的栅极电连接，另一端与所述电源电压信号端电连接的情况下：

向多个所述像素驱动电路中的每个像素驱动电路输入多个信号，包括：

向所述像素驱动电路中的所述第一栅极驱动信号端输入第一信号，向所述数据信号端输入第二信号，以获得所述第一晶体管的检测信号；和/或，

向所述第一栅极驱动信号端输入第三信号，向所述数据信号端输入第四信号，向所述电源电压信号端输入第五信号，以获得第二晶体管的检测信号；和/或，

向所述第一栅极驱动信号端输入第六信号，向所述数据信号端输入第七信号，向所述电源电压信号端输入第八信号，以获得所述电容的检测信号。

3.根据权利要求1所述的显示用基板的检测方法，其特征在于，在所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和电容，所述第一晶体管的栅极与第一栅极驱动信号端电连接，所述第一晶体管的第一极与数据信号端电连接，所述第一晶体管的第二极与所述第二晶体管的栅极电连接；所述第二晶体管的第一极与电源电压信号端电连接，所述第二晶体管的第二极与发光器件的阳极电连接；所述第三晶体管的栅极与第二栅极驱动信号端电连接，所述第三晶体管的第一极与感测信号端电连接，所述第三晶体管的第二极与所述发光器件的阳极电连接；所述电容的一端与所述第二晶体管的栅极电连接，另一端与所述发光器件的阳极电连接的情况下：

向多个所述像素驱动电路中的每个像素驱动电路输入多个信号，包括：

向所述像素驱动电路中的所述第一栅极驱动信号端输入第一信号，向所述数据信号端输入第二信号，以获得第一晶体管的检测信号；和/或，

向所述第一栅极驱动信号端输入第三信号，向所述数据信号端输入第四信号，向所述电源电压信号端输入第五信号，以获得第二晶体管的检测信号；和/或，

向所述第二栅极驱动信号端输入第九信号，向所述感测信号端输入第十信号，以获得所述第三晶体管的检测信号；和/或，

向所述第一栅极驱动信号端输入第六信号，向所述数据信号端输入第七信号，向第二栅极驱动信号端输入第十一信号，向感测信号端输入第十二信号，以获得所述电容的检测信号。

4.根据权利要求2或3所述的显示用基板的检测方法，其特征在于，在向所述像素驱动电路中的所述第一栅极驱动信号端输入第一信号和第三信号的情况下：所述第一信号和所述第三信号相同。

5.根据权利要求4所述的显示用基板的检测方法，其特征在于，所述第一信号和所述第三信号为恒压信号。

6.根据权利要求2或3所述的显示用基板的检测方法，其特征在于，在向所述第一栅极驱动信号端输入第三信号，向所述数据信号端输入第四信号，向所述电源电压信号端输入第五信号的情况下：

在同一时刻，所述第四信号和所述第五信号中的一个信号为高电平，另一个为低电平。

7.根据权利要求6所述的显示用基板的检测方法，其特征在于，所述第四信号和所述第五信号为等幅反相信号。

8.根据权利要求1所述的显示用基板的检测方法，其特征在于，所述多个晶体管中的任一个晶体管的检测信号等于所述晶体管的栅极层的电压与其有源层的电压之间的压差。

9.根据权利要求8所述的显示用基板的检测方法，其特征在于，所述晶体管的栅极层的电压和所述有源层的电压中的一个电压为正电压，另一个电压为负电压。

10.根据权利要求1所述的显示用基板的检测方法，其特征在于，所述电容的检测信号等于其两个极板的电压之间的压差。

Images