CN113450685A - 阵列基板的检查方法及显示装置 - Google Patents

Abstract

本发明提供一种能够高效地检查未安装发光元件的阵列基板的电气特性的阵列基板的检查方法及显示装置。阵列基板的检查方法是安装多个发光元件的阵列基板的检查方法，阵列基板具有与多个像素相对应地设置的多个晶体管、多个安装电极和多个检查端子，包括：准备未安装多个发光元件的阵列基板的步骤；将具有在多个像素的范围内延伸的支承部和沿支承部的延伸方向排列的多个检查探头的多个检查治具按每个由沿第1方向排列的多个像素构成的像素行配置并使多个检查探头与沿第1方向排列的多个检查端子分别接触的步骤；以及通过多个检查治具对每个像素行检查电气特性的步骤。

Description

阵列基板的检查方法及显示装置

技术领域

本发明涉及阵列基板的检查方法及显示装置。

背景技术

近年来，作为显示元件，使用了无机发光二极管(微型LED(micro LED))、即无机发光元件的无机EL显示器受到关注。例如在专利文献1中，记载了一种用于进行无机发光元件的点亮检查的检查治具。

现有技术文献

专利文献

专利文献1：中国专利申请公开第109686828号说明书

发明内容

在将多个发光元件安装于阵列基板的状态下进行检查的情况下，存在若在阵列基板的电路或布线中发现了不良情况则也会将已经安装好的多个发光元件废弃的情况。另外，需要对安装多个发光元件的像素电路分别检查电气特性，存在检查所需的工序增加、时间增多的情况。因此，制造成本有可能会增大。

本发明的目的在于提供一种能够高效地检查未安装发光元件的阵列基板的电气特性的阵列基板的检查方法及显示装置。

本发明的一个方案的阵列基板的检查方法是安装多个发光元件的阵列基板的检查方法，上述阵列基板具有：与多个像素相对应地设置的多个晶体管；与上述晶体管电连接、且供多个上述发光元件安装的多个安装电极；和与多个上述安装电极电连接的多个检查端子，检查方法包括：准备未安装多个上述发光元件的上述阵列基板的步骤；将具有在多个上述像素的范围内延伸的支承部和沿上述支承部的延伸方向排列的多个检查探头的多个检查治具按每个由沿第1方向排列的多个上述像素构成的像素行配置、并使多个上述检查探头与沿上述第1方向排列的多个上述检查端子分别接触的步骤；以及通过多个上述检查治具对每个上述像素行检查电气特性的步骤。

本发明的一个方案的阵列基板的检查方法是安装多个发光元件的阵列基板的检查方法，上述阵列基板具有：与多个像素相对应地设置的多个晶体管；与上述晶体管电连接、且供上述发光元件安装的多个安装电极；按每个由沿第1方向排列的多个上述像素构成的像素行设置、且向多个上述发光元件供给基准电位的多根阴极电源线；和与多根上述阴极电源线电连接的多个阴极检查端子，检查方法包括：准备未安装多个上述发光元件的上述阵列基板的步骤；准备具有在多个上述像素的范围内延伸的支承部和设于上述支承部的多个检查探头的检查治具，并将多个上述检查探头按每个上述像素行配置，且使其与沿与上述第1方向交叉的第2方向排列的多个上述阴极检查端子分别接触的步骤；以及通过多个上述检查探头对每个上述像素行至少进行上述阴极检查端子与上述阴极布线之间的导通检查的步骤。

本发明的一个方案的显示装置具有阵列基板、和安装于上述阵列基板的多个发光元件，上述阵列基板具有：与多个像素相对应地设置的多个晶体管；与上述晶体管电连接、且供上述发光元件安装的多个安装电极；和与上述安装电极电连接的多个检查端子。

附图说明

图1是示意地表示第1实施方式的显示装置的俯视图。

图2是表示一个像素Pix的俯视图。

图3是表示像素电路的电路图。

图4是示意地表示多个像素的俯视图。

图5是将图4的相邻的两个像素放大示出的俯视图。

图6是图5的VI-VI’剖视图。

图7是示意地表示未安装发光元件的阵列基板的剖视图。

图8是用于说明第1实施方式的阵列基板的检查方法的说明图。

图9是用于说明第1实施方式的阵列基板的检查方法的流程图。

图10是用于说明第2实施方式的阵列基板的、每个像素行的检查方法的说明图。

图11是用于说明第2实施方式的阵列基板的、每个像素列的检查方法的说明图。

图12是用于说明第2实施方式的阵列基板的检查方法的流程图。

图13是用于说明第3实施方式的阵列基板的检查方法的流程图。

图14是用于说明第4实施方式的阵列基板的检查方法的说明图。

附图标记说明

1 显示装置

2 阵列基板

3 发光元件

10、10A、10B 检查系统

12 驱动电路

21 基板

22 阴极电极

23 阳极电极

24 安装电极

49 副像素

51 阳极检查端子

52 阴极检查端子

60 阴极布线

80、80(n)、80(n+1)、80(n+2)、80A 检查治具

81 支承部

82、82(n)、82(n+1)、82(n+2) 检查探头

83、83(n)、83(n+1)、83(n+2) 连结部

100 检查控制电路

101 检查驱动电路

102 检测电路

GL 栅极线

SL 信号线

LVDD 阳极电源线

LVSS 阴极电源线

Pix 像素

Vo 输出信号

VTG 检查信号

PXA、PXA(n)、PXA(n+1)、PXA(n+2) 像素行

PXB、PXB(m)、PXB(m+1)、PXB(m+2) 像素列

具体实施方式

针对用于实施本发明的方式(实施方式)，一边参照附图一边详细地进行说明。本发明并不受以下实施方式所记载的内容限定。另外，以下所记载的结构要素中包含本领域技术人员能够容易设想到的结构要素、和实质相同的结构要素。而且，以下所记载的结构要素能够适当组合。此外，公开内容原则上只是一个例子，本领域技术人员能够容易想到的保持着发明主旨的适当变更当然含在本发明的范围内。另外，关于附图，为了使说明更加明确，而存在与实际样态相比示意地示出各部分的宽度、厚度、形状等的情况，但原则上是一个例子，并不限定对本发明的解释。另外，在本说明书和各附图中，存在对与关于已经出现过的附图而在前叙述过的要素相同的要素标注相同的附图标记并适当省略详细的说明的情况。

在本说明书及权利要求书中，在表现在某个构造体之上配置其他构造体的样态时，在仅表述为“上”的情况下，只要没有特别告知，则包含以与某个构造体接触的方式在其正上方配置其他构造体的情况、和在某个构造体的上方经由另一其他构造体配置其他构造体的情况这两方。

(第1实施方式)

图1是示意地表示第1实施方式的显示装置的俯视图。如图1所示，显示装置1包含阵列基板2、像素Pix、驱动电路12、驱动IC(Integrated Circuit，集成电路)210和阴极布线60。阵列基板2是用于驱动各像素Pix的驱动电路基板，也被称为背板或有源矩阵基板。阵列基板2具有基板21、多个晶体管、多个电容及各种布线等。虽然没有特别进行图示，但也可以在阵列基板2上连接有用于输入控制信号及电力(用于使驱动电路12及驱动IC210驱动)的柔性印刷基板(FPC)等。

如图1所示，显示装置1具有显示区域AA和周边区域GA。显示区域AA是与多个像素Pix重叠地配置、且显示图像的区域。周边区域GA是与多个像素Pix不重叠的区域，配置在显示区域AA的外侧。

多个像素Pix在基板21的显示区域AA中，沿第1方向Dx及第2方向Dy排列。此外，第1方向Dx及第2方向Dy是相对于基板21的表面平行的方向。第1方向Dx与第2方向Dy正交。但是，第1方向Dx也可以不与第2方向Dy正交而是交叉。第3方向Dz是与第1方向Dx及第2方向Dy正交的方向。第3方向Dz例如与基板21的法线方向相对应。此外，以下俯视示出了从第3方向Dz进行观察时的情况下的位置关系。

驱动电路12是基于来自驱动IC210或外部的各种控制信号来驱动多根栅极线GL(参照图3)的电路。驱动电路12依次或同时选择多根栅极线GL，向所选择的栅极线GL供给栅极驱动信号。由此，驱动电路12选择与栅极线GL连接的多个像素Pix。

驱动IC210是控制显示装置1的显示的电路。驱动IC210作为COG(Chip On Glass)安装于基板21的周边区域GA。并不限定于此，驱动IC210也可以安装在与基板21的周边区域GA连接的柔性印刷基板或刚性基板上。

阴极布线60设于基板21的周边区域GA。阴极布线60以包围着显示区域AA的多个像素Pix及周边区域GA的驱动电路12的方式设置。多个发光元件3的阴极与公共的阴极布线60电连接，被供给基准电位(例如接地电位)。更具体而言，发光元件3的阴极端子32(参照图6)经由阴极电极22及阴极电源线LVSS，与阴极布线60连接。

图2是表示一个像素Pix的俯视图。如图2所示，一个像素Pix包含多个副像素49。例如，像素Pix具有第1副像素49R、第2副像素49G和第3副像素49B。第1副像素49R显示作为第1颜色的原色的红色。第2副像素49G显示作为第2颜色的原色的绿色。第3副像素49B显示作为第3颜色的原色的蓝色。如图2所示，在一个像素Pix中，第1副像素49R、第2副像素49G和第3副像素49B在第1方向Dx上排列。此外，第1颜色、第2颜色、第3颜色各自不限于红色、绿色、蓝色，能够选择补色等任意颜色。以下，在无需区别第1副像素49R、第2副像素49G和第3副像素49B各自的情况下，称为副像素49。

第1副像素49R、第2副像素49G及第3副像素49B分别具有第1发光元件3R、第2发光元件3G及第3发光元件3B、和阳极电极23。显示装置1通过在第1副像素49R、第2副像素49G及第3副像素49B中按第1发光元件3R、第2发光元件3G及第3发光元件3B射出不同的光而显示图像。第1发光元件3R射出红色的光。第2发光元件3G射出绿色的光。第3发光元件3B射出蓝色的光。此外，在以下的说明中，在无需对第1发光元件3R、第2发光元件3G及第3发光元件3B进行区别地说明的情况下，简示为发光元件3。

发光元件3分别设于多个副像素49。发光元件3是在俯视时具有3μm以上、300μm以下左右的大小的发光二极管(LED：Light Emitting Diode)片。虽然不是严格的定义，但片尺寸低于100μm的发光元件被称为微型LED(micro LED)。各像素具备微型LED的显示装置1也被称为微型LED显示装置。此外，微型LED的微型并不限定发光元件3的大小。

此外，多个发光元件3也可以射出四色以上的不同的光。另外，多个副像素49的配置并不限定于图2所示的结构。例如，第1副像素49R可以沿第1方向Dx与第2副像素49G相邻。第1副像素49R、第2副像素49G及第3副像素49B也可以配置成三角格子状。另外，第1副像素49R、第2副像素49G及第3副像素49B的、在第1方向Dx上的配置顺序也可以不同。

图3是表示像素电路的电路图。图3所示的像素电路是设于基板21、且将驱动信号(电流)向各发光元件3供给的电路。如图3所示，多根栅极线GL分别沿第1方向Dx延伸，与多个第1副像素49R、第2副像素49G及第3副像素49B连接。多根第1信号线SL-1、第2信号线SL-2及第3信号线SL-3分别沿第2方向Dy延伸。第1信号线SL-1与沿第2方向Dy排列的多个第1副像素49R连接。第2信号线SL-2与沿第2方向Dy排列的多个第2副像素49G连接。第3信号线SL-3与沿第2方向Dy排列的多个第3副像素49B连接。此外，在以下的说明中，在无需对第1信号线SL-1、第2信号线SL-2及第3信号线SL-3进行区别地说明的情况下，简示为信号线SL。

如图3所示，各副像素49分别包含两个晶体管和一个电容。具体而言，各副像素49包含驱动晶体管DRT、写入晶体管SST和电容Cs。各副像素49还包含阳极检查端子51(检查端子)和阴极检查端子52。

各副像素49所具有的多个晶体管分别由n型TFT(Thin Film Transistor，薄膜晶体管)构成。但是，并不限定于此，各晶体管也可以分别由p型TFT构成。

驱动晶体管DRT的栅极与写入晶体管SST的漏极连接。驱动晶体管DRT的源极与阳极电源线LVDD连接。驱动晶体管DRT的漏极与发光元件3的阳极及阳极检查端子51连接。发光元件3的阴极与阴极电源线LVSS及阴极检查端子52连接，被供给基准电位。

写入晶体管SST的栅极与栅极线GL连接。写入晶体管SST的源极与信号线SL连接。写入晶体管SST的漏极与驱动晶体管DRT的栅极连接。

电容Cs的一端与驱动晶体管DRT的栅极和写入晶体管SST的漏极连接，另一端与公共布线LCs连接。公共布线LCs与阴极电源线LVSS电连接，被供给基准电位。电容Cs为了抑制因驱动晶体管DRT的寄生电容和漏电流导致的栅极电压的变动，而被施加于像素电路。

写入晶体管SST作为选择两个节点之间的导通和不导通的开关元件而发挥功能。驱动晶体管DRT作为根据栅极与漏极之间的电压来控制在发光元件3中流动的电流的电流控制元件而发挥功能。

具体而言，驱动电路12选择多根栅极线GL，向所选择的栅极线GL供给栅极驱动信号。当栅极线GL的电位根据栅极驱动信号变成H(高)电平时，写入晶体管SST导通。由此，基于从信号线SL供给的影像信号向电容Cs蓄存电荷。驱动晶体管DRT的栅极漏极间的电压是根据电容Cs的电荷量而确定的。

在驱动晶体管DRT中，基于从阳极电源线LVDD供给的阳极电源电位PVDD而流动电流。驱动晶体管DRT将与栅极漏极间的电压相应的电流向发光元件3供给。发光元件3以与该电流相应的亮度发光。另外，在写入晶体管SST截止后也是，在发光元件3中，从阳极电源线LVDD经由驱动晶体管DRT供给有电流。

接下来，说明像素Pix的俯视下的具体的结构例。图4是示意地表示多个像素的俯视图。在图4中，放大示出了排列在显示区域AA中的多个像素Pix中的、2行4列的八个像素Pix。具体而言，如图4所示，像素Pix(1、1)、Pix(2、1)、Pix(3、1)、Pix(4、1)沿第1方向Dx排列。另外，像素Pix(1、1)、Pix(1、2)沿第2方向Dy排列。像素Pix(2、1)、Pix(2、2)沿第2方向Dy排列。像素Pix(3、1)、Pix(3、2)沿第2方向Dy排列。像素Pix(4、1)、Pix(4、2)沿第2方向Dy排列。此外，在无需对像素Pix(1、1)、Pix(2、1)、Pix(3、1)、Pix(4、1)、Pix(1、2)、Pix(2、2)、Pix(3、2)、Pix(4、2)进行区别地说明的情况下，简示为像素Pix。

多个像素Pix分别具有第1发光元件3R(第1副像素49R)、第2发光元件3G(第2副像素49G)、第3发光元件3B(第3副像素49B)、第1信号线SL-1、第2信号线SL-2、第3信号线SL-3及栅极线GL。第1发光元件3R与第1信号线SL-1电连接。第2发光元件3G与第2信号线SL-2电连接。第3发光元件3B与第3信号线SL-3电连接。

在本实施方式中，在沿第1方向Dx相邻的两个像素Pix中，多个发光元件3和多根信号线SL(信号线组SLG)归拢在一起接近地配置。相邻的一个像素Pix和另一个像素Pix将与第2方向Dy平行的假想线作为对称轴以反转那样的位置关系配置。

沿第1方向Dx相邻的两个像素Pix(例如像素Pix(2、2)和像素Pix(3、2))是被沿第1方向Dx相邻的两个信号线组SLG和沿第2方向Dy相邻的两根栅极线GL包围的区域。

显示装置1将透光区域CA的面积设定得比非透光区域NCA的面积大。也就是说，显示装置1是以穿透而看到显示区域AA的对面侧的样态使用的、所谓透明显示器。但是，显示装置1并不限定于此，也可以是透光区域CA的面积小、提高了发光元件3的配置密度的显示装置。此外，非透光区域NCA是设有信号线SL、栅极线GL等各种布线、与发光元件3连接的阳极电极23等各种电极的区域，透光区域CA是没有设置各种布线和各种电极的区域。

接下来，关注沿第1方向Dx相邻的像素Pix(1、1)和像素Pix(2、1)，说明各像素Pix的结构的具体例。图5是将图4的相邻的两个像素放大示出的俯视图。此外，在以下的说明中，存在将第1方向Dx的一侧方向(图5右侧方向)表示为+Dx方向、将第1方向Dx的另一侧方向(图5左侧方向)表示为-Dx方向的情况。同样地，存在将第2方向Dy的一侧方向(图5上侧方向)表示为+Dy方向、将第2方向Dy的另一侧方向(图5下侧方向)表示为-Dy方向的情况。

信号线组SLG包含沿第1方向Dx相邻的多根信号线SL。具体而言，与图5左侧的像素Pix(1、1)连接的三根信号线SL、和与图5右侧的像素Pix(2、1)连接的三根信号线SL沿第1方向Dx相邻地配置，形成为归拢在一起的信号线组SLG。

在多个像素Pix各自中，第1发光元件3R、第2发光元件3G及第3发光元件3B沿第1方向Dx相邻地配置，设在信号线组SLG与栅极线GL的交叉部附近。具体而言，在第1方向Dx上，信号线组SLG设在构成像素Pix(1、1)的多个发光元件3与构成像素Pix(2、1)的多个发光元件3之间。另外，在第2方向Dy上，与信号线组SLG交叉的栅极线GL设在构成像素Pix(1、1)的多个发光元件3与构成像素Pix(2、1)的多个发光元件3之间。

构成像素Pix(1、1)的第1发光元件3R、第2发光元件3G及第3发光元件3B按该顺序沿第1方向Dx排列，在第1方向Dx(-Dx方向)与信号线组SLG相邻地配置。另外，构成像素Pix(1、1)的第1发光元件3R、第2发光元件3G及第3发光元件3B在与信号线组SLG交叉的栅极线GL的-Dy方向与栅极线GL相邻地配置。

构成像素Pix(2、1)的第1发光元件3R、第2发光元件3G及第3发光元件3B按该顺序沿第1方向Dx排列，在第1方向Dx(+Dx方向)与信号线组SLG相邻地配置。另外，构成像素Pix(2、1)的第1发光元件3R、第2发光元件3G及第3发光元件3B在栅极线GL的+Dy方向与栅极线GL相邻地配置。像素Pix(1、1)的多个发光元件3和像素Pix(2、1)的多个发光元件3在第1方向Dx上以相同的配置关系排列。但是，多个发光元件3的配置顺序也可以按每个像素Pix不同。

发光元件3分别经由写入晶体管SST的半导体层71与各信号线SL连接。另外，发光元件3分别经由接触孔H4与阳极电源线LVDD电连接。阳极电源线LVDD及阴极电源线LVSS与栅极线GL重叠地设置，沿第1方向Dx延伸。此外，在图4及图5中，为了使附图容易观察，以双点划线示出阳极电源线LVDD及阴极电源线LVSS。

发光元件3分别设在安装电极24之上。阳极检查端子51沿第2方向Dy与安装电极24连接。多个安装电极24沿第1方向Dx排列，多个阳极检查端子51也沿第1方向Dx排列。阴极检查端子52与阴极电源线LVSS连接。多个阴极检查端子52沿着阴极电源线LVSS沿第1方向Dx排列。此外，阳极检查端子51与安装电极24直接连接，形成为一体的电极。阴极检查端子52与阴极电源线LVSS直接连接。但是，并不限定于此，阳极检查端子51可以经由连接布线等与安装电极24电连接，阴极检查端子52也可以经由连接布线等与阴极电源线LVSS电连接。

此外，图4及图5所示的各像素Pix的配置原则上是一个例子，也可以适当进行变更。例如，图5所示的像素Pix(1、1)的多个发光元件3和像素Pix(2、1)的多个发光元件3也可以沿第1方向Dx排列。

接下来，说明显示装置1的截面构造。图6是图5的VI-VI’剖视图。图7是示意地表示未安装发光元件的阵列基板的剖视图。此外，图7是沿与图5的VI-VI’线正交的方向切断的剖视图。

如图6及图7所示，发光元件3设在阵列基板2之上。阵列基板2具有基板21、阳极电极23、安装电极24、对置电极25、各种晶体管、各种布线及各种绝缘膜。各种布线包含例如与多个晶体管(写入晶体管SST)连接的多根栅极线GL及多根信号线SL等布线。

基板21是绝缘基板，能够使用例如石英、无碱玻璃等玻璃基板、或聚酰亚胺等树脂基板。在作为基板21而使用了具有挠性的树脂基板的情况下，能够作为薄板显示器而构成显示装置1。另外，基板21并不限于聚酰亚胺，也可以使用其他树脂材料。

此外，在本说明书中，在与基板21的表面垂直的方向上，将从基板21朝向发光元件3的方向设为“上侧”或简述为“上”。另外，将从发光元件3朝向基板21的方向设为“下侧”或简述为“下”。

在基板21之上设有内涂层膜91。驱动晶体管DRT及写入晶体管SST设在内涂层膜91之上。半导体层61及半导体层71(参照图7)设在内涂层膜91之上。

栅极绝缘膜92覆盖半导体层61、71地设在内涂层膜91之上。栅极绝缘膜92是例如氧化硅膜。栅极电极64及栅极线GL(参照图7)设在栅极绝缘膜92之上。

在图6及图7所示的例子中，驱动晶体管DRT是栅极电极64被设在半导体层61的上侧的顶栅构造。但是，并不限定于此，驱动晶体管DRT也可以是栅极电极64被设在半导体层61的下侧的底栅构造，还可以是栅极电极64被设在半导体层61的上侧及下侧双方的双栅构造。对于写入晶体管SST也能够采用与驱动晶体管DRT相同的构造。

层间绝缘膜93覆盖栅极电极64及栅极线GL地设在栅极绝缘膜92之上。源极电极62(参照图7)、漏极电极63、信号线SL(源极电极72)及漏极电极73设在层间绝缘膜93之上。

如图7所示，漏极电极63经由将栅极绝缘膜92及层间绝缘膜93贯穿的接触孔H1，与半导体层61的漏极区域连接。源极电极62经由将栅极绝缘膜92及层间绝缘膜93贯穿的接触孔H2，与半导体层61的源极区域连接。

如图6及图7所示，第1有机绝缘膜94覆盖驱动晶体管DRT、写入晶体管SST及信号线SL地设在层间绝缘膜93之上。作为第1有机绝缘膜94而使用感光性丙烯酸酯(acryl)等的有机材料。第1有机绝缘膜94及第2有机绝缘膜96是将阵列基板2的表面平坦化的平坦化膜。

在第1有机绝缘膜94之上，对置电极25、电容绝缘膜95、阳极电极23按该顺序层叠。对置电极25例如由ITO(Indium Tin Oxide，氧化铟锡)等具有透光性的导电性材料构成。

电容绝缘膜95覆盖对置电极25地设置，在与接触孔H3、H4(参照图7)重叠的区域具有开口。电容绝缘膜95例如是氮化硅膜。阳极电极23隔着电容绝缘膜95与对置电极25相对。阳极电极23经由接触孔H3与漏极电极63电连接。由此，阳极电极23与驱动晶体管DRT电连接。

在隔着电容绝缘膜95相对的阳极电极23与对置电极25之间形成有电容Cs。第2有机绝缘膜96设在阳极电极23之上。安装电极24设在第2有机绝缘膜96之上，经由接触孔H6(参照图7)与阳极电极23电连接。

如图7所示，阳极检查端子51与安装电极24同层地，设在第2有机绝缘膜96之上。阳极检查端子51经由安装电极24与阳极电极23及驱动晶体管DRT电连接。另外，阴极电源线LVSS及阴极检查端子52与安装电极24及阳极检查端子51同层地，设在第2有机绝缘膜96之上。阴极电源线LVSS在任意部位，与阴极电极22(参照图6)电连接。

如图6所示，发光元件3(第1发光元件3R、第2发光元件3G、第3发光元件3B)安装于各自所对应的安装电极24。各发光元件3的阳极端子33与安装电极24之间的接合只要能够在两者之间确保良好的导通且不会损坏阵列基板2上的形成物，则没有特别限定。作为阳极端子33与安装电极24的接合，能够列举例如使用了低温熔融的焊锡材料的回流焊工序、经由导电胶将发光元件3载置到阵列基板2上后进行烧结的手法。

在此，也能够不在阵列基板2上设置第2有机绝缘膜96及安装电极24而是直接在阳极电极23上安装发光元件3。但是，通过设置第2有机绝缘膜96及安装电极24，能够抑制因在安装发光元件3时所施加的力导致电容绝缘膜95破损。也就是说，能够抑制在形成电容Cs的阳极电极23与对置电极25之间发生绝缘破坏。

如图6所示，发光元件3具有半导体层31、阴极端子32及阳极端子33。半导体层31能够采用将n型包覆层、活性层及p型包覆层层叠而成的结构。半导体层31能够使用例如氮化镓(GaN)、铝铟磷(AlInP)、氮化铟镓(InGaN)等化合物半导体。半导体层31也可以使用按第1发光元件3R、第2发光元件3G及第3发光元件3B而不同的材料。另外，作为活性层，为了高效化也可以采用使由几个原子层构成的阱层和阻挡层周期地层叠而成的多量子阱构造(MQW构造)。

在多个发光元件3之间设有元件绝缘膜97。元件绝缘膜97由树脂材料形成。元件绝缘膜97至少覆盖发光元件3的侧面，发光元件3的阴极端子32从元件绝缘膜97露出。元件绝缘膜97以元件绝缘膜97的上表面和阴极端子32的上表面形成同一面的方式，平坦地形成。但是，元件绝缘膜97的上表面的位置也可以与阴极端子32的上表面的位置不同。

阴极电极22覆盖多个发光元件3及元件绝缘膜97地设置，与多个发光元件3的阴极端子32电连接。阴极电极22能够使用例如ITO等具有透光性的导电性材料。由此，能够将来自发光元件3的射出光高效地取出到外部。

接下来，参照图7至图9，说明阵列基板2的检查方法。图8是用于说明第1实施方式的阵列基板的检查方法的说明图。图9是用于说明第1实施方式的阵列基板的检查方法的流程图。

如图8所示，本实施方式的检查系统10具有未安装发光元件3的阵列基板2、检查治具80、检查控制电路100、检查驱动电路101、检测电路102和存储电路103。

如图7所示，成为检查系统10的检查对象的阵列基板2使用未安装发光元件3的阵列基板2、即安装发光元件3之前的阵列基板2。在阵列基板2中，安装电极24、阴极电源线LVSS、阳极检查端子51及阴极检查端子52设在最表面。

如图8所示，将沿第1方向Dx排列的多个像素Pix设为像素行PXA。像素行PXA(n)、PXA(n+1)、PXA(n+2)分别表示第n行、第n+1行、第n+2行的像素行PXA。同样地，将沿第2方向Dy排列的多个像素Pix(副像素49)设为像素列PXB。像素列PXB(m)、PXB(m+1)、PXB(m+2)分别表示第m列、第m+1列、第m+2列的像素列PXB。

检查治具80按每个像素行PXA设置，分别具有支承部81和多个检查探头82。检查治具80(n)、80(n+1)、80(n+2)分别配置于像素行PXA(n)、PXA(n+1)、PXA(n+2)。检查治具80(n)的多个检查探头82分别与属于像素行PXA(n)的各像素Pix(副像素49)的、沿第1方向Dx排列的阳极检查端子51接触。同样地，检查治具80(n+1)的多个检查探头82分别与属于像素行PXA(n+1)的各像素Pix(副像素49)的、沿第1方向Dx排列的阳极检查端子51接触。检查治具80(n+2)的多个检查探头82分别与属于像素行PXA(n+2)的各像素Pix(副像素49)的、沿第1方向Dx排列的阳极检查端子51接触。

支承部81是在属于像素行PXA的多个像素Pix的范围内延伸的杆状部件。支承部81由将多个检查探头82电连接的导电性材料形成。设于一个检查治具80的多个检查探头82经由支承部81电连接。另外，按每个像素行PXA设置的检查治具80(n)、80(n+1)、80(n+2)相互绝缘。

多个检查探头82沿着支承部81的延伸方向排列。多个像素Pix的多个检查探头82的配置间距与副像素49在第1方向Dx上的配置间距相等。由此，多个检查探头82与沿第1方向Dx排列的阳极检查端子51接触。另外，多个检查治具80按每个像素行PXA配置，能够对每个像素行PXA检测电气特性。

检查控制电路100是控制阵列基板2的各种检查的电路。检查控制电路100可以包含于驱动IC210(图1)，也可以作为与驱动IC210不同的检查用的IC而独立地设置。检查驱动电路101是基于来自检查控制电路100的控制信号经由信号线SL向阵列基板2的各像素Pix供给检查信号VTG的电路。检查信号VTG是与在进行显示时向信号线SL供给的影像信号相对应的电压信号。

检测电路102是检测从检查治具80输出的输出信号Vo的电路。检测电路102基于输出信号Vo，检测各像素Pix的电气特性。电气特性是例如在像素电路中流动的电流值、布线间有无短路、像素Pix间有无短路等。检查控制电路100基于来自检测电路102的输出信号Vo，在未安装发光元件3的状态下，判别各像素Pix有无缺陷。

存储电路103是基于由检测电路102检测出的输出信号Vo来存储各像素Pix的电气特性的电路。

在图8及图9所示的检查系统10的检查方法中，以与实际显示类似的条件使各像素Pix驱动，进行像素Pix的动作检查。具体而言，如图9所示，检查系统10首先准备未安装发光元件3的阵列基板2(步骤ST10)。

检查系统10按每个像素行PXA配置检查治具80，并使多个检查探头82与沿第1方向Dx排列的多个阳极检查端子51分别接触(步骤ST11)。由此，如图7所示，在检查结束后的阳极检查端子51上，由于检查探头82的接触而形成有凹部51a。另外，在进行了阴极检查端子52的检查的情况下，同样地在阴极检查端子52上由于检查探头82的接触而形成有凹部52a。

检查系统10按每个像素行PXA使栅极线GL驱动(步骤ST12)。具体而言，驱动电路12基于来自检查控制电路100的控制信号，向栅极线GL依次供给栅极驱动信号。由此，多个像素行PXA依次被选择为检查对象。以下，说明多个像素行PXA中的像素行PXA(n)被选择的情况。

接着，检查驱动电路101按每个像素列PXB向信号线SL供给检查信号VTG(步骤ST13)。由此，向属于由驱动电路12选择出的像素行PXA(n)的多个像素Pix依次供给检查信号VTG。在阳极电源线LVDD中，被供给与阳极电源电位PVDD相当的电压信号，在检查治具80中，被供给基准电位(阴极电源电位)。由此，在未安装发光元件3的阵列基板2中也是，像素行PXA(n)的各像素Pix被驱动，在检查治具80中，流动有与检查信号VTG相应的电流。

检测电路102对属于像素行PXA(n)的多个像素Pix(副像素49)的每个像素Pix检测输出信号Vo(步骤ST14)。输出信号Vo例如是与检查信号VTG相应地从驱动晶体管DRT向检查治具80(n)流动的电流的电流值。

检查控制电路100基于输出信号Vo判定各像素Pix的像素电路有无缺陷(步骤ST15)。检查控制电路100例如能够对事先存储于存储电路103的阈值和输出信号Vo进行比较，来判定像素电路的动作。另外，在像素Pix的像素电路产生了缺陷的情况下，检查控制电路100将产生了缺陷的像素Pix的位置和/或与缺陷模式相关的信息存储于存储电路103。

检查控制电路100判定对所有的像素行PXA的检查是否结束(步骤ST16)。在对所有的像素行PXA的检查没有结束的情况下(步骤ST16、否)，执行对下一个像素行PXA的检查(步骤ST17)，反复执行步骤ST12到步骤ST15。在对所有的像素行PXA的检查结束了的情况下(步骤ST16、是)，检查系统10结束检查。

像这样，在检查系统10中，检查治具80按每个像素行PXA设置，能够对每个像素行PXA检测各像素Pix的电气特性。由此，由于未安装发光元件3，所以即使在像素Pix产生了缺陷的情况下，也无需废弃发光元件3，能够抑制制造成本。另外，检查治具80按每个像素行PXA设置，设于一个支承部81的多个检查探头82与像素行PXA的多个阳极检查端子51分别接触。因此，与单独地检查像素Pix的情况相比，能够高效地检测像素Pix的电气特性。

(第2实施方式)

图10是用于说明第2实施方式的阵列基板的、每个像素行的检查方法的说明图。图11是用于说明第2实施方式的阵列基板的、每个像素列的检查方法的说明图。图12是用于说明第2实施方式的阵列基板的检查方法的流程图。

在第2实施方式中，说明通过检查系统10检测各像素Pix的阳极-阴极间有无短路的检测方法。另外，在本实施方式中也是，检查系统10A进行对未安装发光元件3的阵列基板2的检查。

如图10及图12所示，检查系统10A按每个像素行PXA配置检查治具80，并使多个检查探头82与沿第1方向Dx排列的多个阳极检查端子51分别接触(步骤ST21)。此外，各检查治具80与多个阳极检查端子51之间的连接关系与上述第1实施方式相同，省略重复的说明。

此外，在第2实施方式中，与第1实施方式不同，驱动电路12不驱动各栅极线GL，检查驱动电路101(未图示)不向信号线SL供给检查信号VTG。因此，各像素Pix的驱动晶体管DRT及写入晶体管SST截止(非连接状态)，多个阳极检查端子51分别与阳极电源线LVDD和信号线SL均不连接。

检测电路102对每个像素行PXA检测检查治具80与阴极电源线LVSS之间的电阻值(步骤ST22)。多根阴极电源线LVSS按每个像素行PXA设置，多根阴极电源线LVSS分别在属于像素行PXA的多个像素Pix的范围内设置。检测电路102也可以检测检查治具80与阴极电源线LVSS之间的电压值、电流值等与电阻值相关的信息。检查控制电路100也可以基于电压值、电流值等与电阻值相关的信息，计算出检查治具80与阴极电源线LVSS之间的电阻值。检测电路102对每个像素行PXA检测所有的像素行PXA的电阻值。

检查控制电路100判定所有的像素行PXA的电阻值是否为基准值以上(步骤ST23)。

在所有的像素行PXA的电阻值为基准值以上的情况下(步骤ST23、是)，检查控制电路100判定成在所有的像素Pix的阳极-阴极间没有发生短路，结束检查。

当在某一个像素行PXA中电阻值比基准值小的情况下(步骤ST23、否)，检查系统10执行对发生了短路的像素Pix进行确定的检查。在以下的说明中，例如说明在像素行PXA(n+1)中发生了短路的情况。

检查控制电路100使在步骤ST22中发生了短路的像素行PXA(n+1)存储于存储电路103(步骤ST24)。

接着，如图11及图12所示，检查系统10按每个像素列PXB配置检查治具80，并使多个检查探头82与沿第2方向Dy排列的多个阳极检查端子51分别接触(步骤ST25)。如图11所示，检查系统10将检查治具80分别以沿第2方向Dy延伸的方式旋转朝向90°，使检查治具80(n)、80(n+1)、80(n+2)分别配置于像素列PXB(m)、PXB(m+1)、PXB(m+2)。

检查治具80(n)的多个检查探头82分别与属于像素列PXB(m)的各像素Pix(副像素49)的、沿第2方向Dy排列的阳极检查端子51接触。同样地，检查治具80(n+1)的多个检查探头82分别与属于像素列PXB(m+1)的各像素Pix(副像素49)的、沿第2方向Dy排列的阳极检查端子51接触。检查治具80(n+2)的多个检查探头82分别与属于像素列PXB(m+2)的各像素Pix(副像素49)的、沿第2方向Dy排列的阳极检查端子51接触。

检测电路102对每个像素列PXB检测检查治具80与阴极电源线LVSS之间的电阻值(步骤ST26)。例如，在上述的步骤ST21到步骤ST24中，在像素行PXA(n+1)中发生了短路的情况下，检测电路102在各检查治具80和像素行PXA(n+1)的阴极电源线LVSS中检测电阻值。

检查控制电路100基于与电阻值相关的信息(输出信号Vo)，判定每个像素列PXB的电阻值是否为基准值以上，对发生了短路的像素列PXB进行确定(步骤ST27)。

检查控制电路100根据在步骤ST24中所存储的发生了短路的像素行PXA的信息、和发生了短路的像素列PXB的信息，对发生了短路的像素Pix进行确定(步骤ST28)。

如以上那样，在本实施方式中，能够进行各像素Pix的阳极-阴极间的导通检查。由于检查治具80能够对每个像素行PXA检测电阻值，所以在没有缺陷的情况下，仅通过扫描一次像素行PXA就能够结束检测，从而能够高效地进行检查。另外，由于能够在未安装发光元件3的状态下检查发生了短路的像素Pix，所以与在安装了发光元件3后发现了缺陷的情况相比，能够进行像素电路的修复或者不对发生了短路的像素Pix安装发光元件3等，抑制了发光元件3的废弃。

(第3实施方式)

图13是用于说明第3实施方式的阵列基板的检查方法的流程图。在第3实施方式中，一边参照图8、图11及图13，一边说明通过检查系统10检测相邻的像素Pix之间有无短路的检测方法。

本实施方式的检查系统10具有结构与图8相同的检查治具80。即，检查系统10按每个像素行PXA配置检查治具80，并使多个检查探头82与沿第1方向Dx排列的多个阳极检查端子51分别接触(步骤ST31)。检查系统10按每个像素行PXA使栅极线GL驱动(步骤ST32)。接着，检查驱动电路101按每个像素列PXB向信号线SL供给检查信号VTG(步骤ST33)。步骤ST31到步骤ST33与上述第1实施方式的步骤ST11到步骤ST13相同，省略重复的说明。

检测电路102从与驱动了栅极线GL的像素行PXA不同的像素行PXA检测输出信号Vo(步骤ST34)。在以下的说明中，作为一个例子，说明检测沿第2方向Dy相邻的像素行PXA(n)与像素行PXA(n+1)之间有无短路的情况。具体而言，在驱动电路12向属于像素行PXA(n)的栅极线GL供给了栅极驱动信号的情况下，检测电路102从连接于与像素行PXA(n)相邻的像素行PXA(n+1)的检查治具80(n+1)检测输出信号Vo。

检查控制电路100基于由检测电路102检测出的输出信号Vo，判定像素行PXA之间是否发生了短路(步骤ST35)。在从像素行PXA(n+1)供给的输出信号Vo(例如电流值)比阈值小的情况下，检查控制电路100判定成在像素行PXA(n)与像素行PXA(n+1)之间没有发生短路(步骤ST35、否)。并且，检查控制电路100依次从第一行至最后一行执行从像素行PXA的驱动到输出信号Vo的检测。

在从像素行PXA(n+1)供给的输出信号Vo(例如电流值)为阈值以上的情况下，检查控制电路100判定成在像素行PXA(n)与像素行PXA(n+1)之间发生了短路(步骤ST35、是)。

在该情况下，在被驱动的像素行PXA(n)中，由于在步骤ST33中按每个像素列PXB向信号线SL供给检查信号VTG，因此能够确定出在相邻的像素行PXA(n)与像素行PXA(n+1)之间发生了短路的像素Pix。另一方面，在没有被驱动的像素行PXA(n+1)中，由于检查治具80(n+1)与多个阳极检查端子51接触，因此无法确定出发生了短路的像素Pix。

检查系统10在像素行PXA(n)和像素行PXA(n+1)中，使驱动与检测的关系反转后再检测有无短路。即，检查系统10驱动发生了短路的像素行PXA(n+1)的栅极线GL，按每个像素列PXB向信号线SL供给检查信号VTG(步骤ST36)。检测电路102从连接于与像素行PXA(n+1)相邻的像素行PXA(n)的检查治具80(n)检测输出信号Vo。由此，检查控制电路100能够基于输出信号Vo，对在像素行PXA(n+1)中发生了短路的像素Pix进行确定(步骤ST37)。

在本实施方式中，通过使用检查治具80按每个像素行PXA进行驱动，能够检测像素行PXA之间有无短路。因此，与单独地检查像素Pix的方法相比能够高效地检测像素Pix之间有无短路。

在图8及图13中，说明了检测在沿第2方向Dy相邻的像素Pix之间是否发生了短路的方法。但是，并不限定于此，也能够检测在沿第1方向Dx相邻的像素Pix之间有无短路。

即，使检查治具80旋转90°，如图11所示那样，按每个像素列PXB配置检查治具80，并使多个检查探头82与沿第2方向Dy排列的多个阳极检查端子51分别接触(与步骤ST31相对应的步骤)。检查系统10与步骤ST32、步骤ST33同样地，按每个像素行PXA使栅极线GL驱动，检查驱动电路101按每个像素列PXB向信号线SL供给检查信号VTG。

检测电路102从与被供给检查信号VTG的像素列PXB不同的像素列PXB检测输出信号Vo(与步骤ST34相对应的步骤)。在以下的说明中，作为一个例子，说明检测沿第1方向Dx相邻的像素列PXB(m)与像素列PXB(m+1)之间有无短路的情况。具体而言，在检查驱动电路101向属于像素列PXB(m)的第1信号线SL-1供给了检查信号VTG的情况下，检测电路102从连接于与像素列PXB(m)相邻的像素列PXB(m+1)的检查治具80(n+1)检测输出信号Vo。

由此，检查控制电路100能够基于从检测电路102供给的输出信号Vo，判定像素列PXB之间是否发生了短路。另外，在发生了短路的情况下，使像素列PXB之间的驱动与检测的关系反转，由此检查控制电路100能够对在哪一个像素行PXA中发生了短路进行确定。换言之，检查控制电路100能够对发生了短路的像素Pix在第2方向Dy上的位置进行确定。

此外，上述的像素Pix之间有无短路的检测方法原则上是一个例子，能够适当进行变更。例如，也可以省略步骤ST36、ST37而仅检测像素Pix之间有无短路。在该情况下，可以通过其他检查工序进行对发生了短路的像素Pix进行确定的检查，也可以不对发生了短路的像素Pix的位置进行确定。另外，可以进行像素行PXA之间的短路检查和像素列PXB之间的短路检查这两方，也可以进行其中某一方。

(第4实施方式)

图14是用于说明第4实施方式的阵列基板的检查方法的说明图。在第4实施方式中，说明阴极侧的布线的导通检查。在本实施方式中也是，进行对未安装发光元件3的阵列基板2的检查。

如图14所示，本实施方式的检查系统10A具有检查治具80A。检查治具80A沿着像素列PXB所具有的多个像素Pix的排列方向(第2方向Dy)设置。检查治具80A例如设于像素列PXB(m+2)。在图14中，说明检查像素列PXB(m+2)的多个阴极检查端子52的情况。检查控制电路100在检查其他像素列PXB(例如像素列PXB(m+1))的情况下，能够使检查治具80A移动而进行各列的检查。

检查治具80A分别具有支承部81、多个检查探头82和连结部83。多个检查探头82及多个连结部83沿着支承部81的延伸方向排列。检查治具80A设于一个像素列PXB。作为一个例子，多个检查探头82分别与属于像素列PXB(m+2)的各像素Pix(副像素49)的、沿第2方向Dy排列的阴极检查端子52接触。检查探头82(n)与属于像素行PXA(n)的阴极检查端子52接触。检查探头82(n+1)与属于像素行PXA(n+1)的阴极检查端子52接触。检查探头82(n+2)与属于像素行PXA(n+2)的阴极检查端子52接触。

检查探头82(n)、82(n+1)、82(n+2)分别经由连结部83(n)、83(n+1)、83(n+2)与支承部81连接。支承部81是在属于像素列PXB的多个像素Pix的范围内延伸的杆状部件。支承部81由绝缘性材料形成，多个检查探头82(n)、82(n+1)、82(n+2)之间通过支承部81绝缘。

检测电路102能够分别从检查探头82(n)、82(n+1)、82(n+2)检测输出信号Vo。输出信号Vo是对应于阴极检查端子52与阴极电源线LVSS之间的电阻值的信号。检查控制电路100能够基于来自检查探头82的输出信号Vo，进行阴极检查端子52与阴极电源线LVSS之间的导通检查(有无断线)。或者，检查控制电路100能够基于来自检查探头82的输出信号Vo，进行按每个像素行PXA设置的阴极电源线LVSS的导通检查(有无断线)。

在第4实施方式的检查系统10B中，一个检查治具80A在多个像素行PXA的范围内设置，能够对每个像素行PXA(阴极电源线LVSS)检测阴极侧的电气特性。由此，与使探头单独地与每个阴极电源线LVSS接触来进行检查的情况相比，能够高效地检测阴极侧的电气特性。

以上，说明了本发明的优选的实施方式，但本发明并不限定于这样的实施方式。在实施方式中公开的内容原则上只是一个例子，能够在不脱离本发明的主旨的范围内进行各种变更。对于在不脱离本发明的主旨的范围内所进行的适当的变更，当然也属于本发明的技术范围。能够在不脱离上述的各实施方式及各变形例的要旨的范围内，进行结构要素的各种省略、置换及变更中的至少一种。

Claims (8)

1.一种阵列基板的检查方法，该阵列基板安装多个发光元件，其特征在于，

所述阵列基板具有：

与多个像素相对应地设置的多个晶体管；

与所述晶体管电连接、且供多个所述发光元件安装的多个安装电极；和

与多个所述安装电极电连接的多个检查端子，

所述阵列基板的检查方法包括：

准备未安装多个所述发光元件的所述阵列基板的步骤；

将具有在多个所述像素的范围内延伸的支承部和沿所述支承部的延伸方向排列的多个检查探头的多个检查治具按每个由沿第1方向排列的多个所述像素构成的像素行配置、并使多个所述检查探头与沿所述第1方向排列的多个所述检查端子分别接触的步骤；以及

通过多个所述检查治具对每个所述像素行检查电气特性的步骤。

2.如权利要求1所述的阵列基板的检查方法，其特征在于，

具有检测来自多个所述检查治具的输出信号的检测电路，

所述阵列基板具有与多个所述晶体管连接的多根栅极线及多根信号线，

按每个像素行驱动所述栅极线，且按每列向所述信号线供给检查信号，

所述检测电路对属于所述像素行的多个像素的每个像素，检测与所述检查信号相应地从所述检查治具输出的输出信号。

3.如权利要求1所述的阵列基板的检查方法，其特征在于，

具有检测来自多个所述检查治具的输出信号的检测电路，

所述阵列基板具有按每个所述像素行设置、且向多个所述发光元件供给基准电位的阴极电源线，

所述检测电路按每个所述像素行，检测关于所述检查治具与所述阴极电源线之间的电阻值的信息。

4.如权利要求3所述的阵列基板的检查方法，其特征在于，

在规定的像素行中所述电阻值比基准值小的情况下，包括：

将多个所述检查治具按每个由沿与所述第1方向交叉的第2方向排列的多个所述像素构成的像素列配置、并使多个所述检查探头与沿所述第2方向排列的多个所述检查端子分别接触的步骤；和

所述检测电路按每个所述像素列检测关于所述检查治具与设于所述规定的像素行的所述阴极电源线之间的电阻值的信息的步骤。

5.如权利要求1所述的阵列基板的检查方法，其特征在于，

具有检测来自多个所述检查治具的输出信号的检测电路，

所述阵列基板具有与多个所述晶体管连接的多根栅极线及多根信号线，

按每个像素行驱动所述栅极线，且按每列向所述信号线供给检查信号，

所述检测电路检测从与被驱动了所述栅极线的所述像素行不同的像素行的所述检查治具输出的输出信号。

6.一种阵列基板的检查方法，该阵列基板安装多个发光元件，其特征在于，

所述阵列基板具有：

与多个像素相对应地设置的多个晶体管；

与所述晶体管电连接、且供所述发光元件安装的多个安装电极；

按每个由沿第1方向排列的多个所述像素构成的像素行设置、且向多个所述发光元件供给基准电位的多根阴极电源线；和

与多根所述阴极电源线电连接的多个阴极检查端子，

所述阵列基板的检查方法包括：

准备未安装多个所述发光元件的所述阵列基板的步骤；

准备具有在多个所述像素的范围内延伸的支承部和设于所述支承部的多个检查探头的检查治具，并将多个所述检查探头按每个所述像素行配置，且使多个所述检查探头与沿与所述第1方向交叉的第2方向排列的多个所述阴极检查端子分别接触的步骤；以及

通过多个所述检查探头对每个所述像素行至少进行所述阴极检查端子与所述阴极电源线之间的导通检查的步骤。

7.一种显示装置，其特征在于，

具有阵列基板和安装于所述阵列基板的多个发光元件，

所述阵列基板具有：

与多个像素相对应地设置的多个晶体管；

与所述晶体管电连接、且供所述发光元件安装的多个安装电极；和

与所述安装电极电连接的多个检查端子，

在多个所述检查端子上，由于检查探头与之接触而形成有凹部。

8.如权利要求7所述的显示装置，其特征在于，

所述阵列基板具有：

按每个由沿第1方向排列的多个所述像素构成的像素行设置、且向多个所述发光元件供给基准电位的阴极电源线；和

与所述阴极电源线电连接、且按每个所述像素行设置的多个阴极检查端子，

在多个所述阴极检查端子上，由于检查探头与之接触而形成有凹部。

Images