CN113422294A - 一种倒台结构的脊波导激光器芯片制作方法 - Google Patents

一种倒台结构的脊波导激光器芯片制作方法 Download PDF

Info

Publication number
CN113422294A
CN113422294A CN202110689159.9A CN202110689159A CN113422294A CN 113422294 A CN113422294 A CN 113422294A CN 202110689159 A CN202110689159 A CN 202110689159A CN 113422294 A CN113422294 A CN 113422294A
Authority
CN
China
Prior art keywords
layer
etching
etching solution
ingaasp
ridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110689159.9A
Other languages
English (en)
Inventor
周鹏
张林建
鲍辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Solsi Communication Technology Co ltd
Original Assignee
Jiangsu Solsi Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Solsi Communication Technology Co ltd filed Critical Jiangsu Solsi Communication Technology Co ltd
Priority to CN202110689159.9A priority Critical patent/CN113422294A/zh
Publication of CN113422294A publication Critical patent/CN113422294A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2202Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及一种倒台结构的脊波导激光器芯片制作方法,包括,在外延片的表面生长SiO2层;利用RIE蚀刻SiO2层和InGaAs接触层,并形成两条具有所设定间距的沟槽,沟槽为直槽;利用RIE蚀刻沟槽底部的InGaAsP PQ层;使用第一蚀刻液蚀刻InGaAsP PQ层下方的InP空间层,并在两条沟槽之间形成直台结构的脊条,第一蚀刻液采用设定比例的HCl与H3PO4混合而成;在沟槽内加入第二蚀刻液,利用第二蚀刻液将直台结构的脊条蚀刻为倒台结构,第二蚀刻液采用设定比例的HBr与H3PO4混合而成;本方法,采用先蚀刻直台结构再蚀刻倒台结构的方式制作脊条,可以大大降低工艺难度和成本,不仅可以减少HBr的侵泡时间,避免蚀刻出锯齿形貌,有利于增强蚀刻效果、提高后续芯片的可靠性。

Description

一种倒台结构的脊波导激光器芯片制作方法
技术领域
本发明涉及芯片制造技术领域,具体涉及一种倒台结构的脊波导激光器芯片制作方法。
背景技术
随着光通信系统的发展,低损耗、大容量、长距离已成为光纤传输系统的发展方向,而半导体激光器芯片是光通信系统的核心。半导体激光器芯片根据对侧向载流子和光场限制方式,主要有脊波导(RWG)和掩埋异质结(BH)两种结构,其中,脊波导(RWG)结构只需一次外延生长,工艺简单,不用刻蚀有源区,制作周期和成本较低,在宽工作温度范围、低寄生电容和高可靠性等方面也存在潜在优势,因此受到众多公司的广泛研究和关注。
现有的脊波导半导体激光器芯片中,脊条通常分为直台结构和倒台结构,由于直台结构的脊波导激光器,阈值电流较高,串联电阻较高,阻抗大,无法满足高频散热的需求,存在高频散热问题,不能够应用于高频激光器,而倒台结构的脊波导激光器,可以有效降低阈值电流,同时也可以降低阻抗,增大金属接触面积,从而有利于降低能量损失,并有利于提高散热能力,可以应用于高频激光器,尤其是可以应用于25G以及100G高频激光器设计上。
然而,现有倒台结构的脊波导激光器芯片的制造工艺中,通常利用HBr与H3PO4比例混合后的蚀刻液在外延片上蚀刻沟槽,以便形成倒台结构的脊条,比如,中国专利CN109412020 A所公开的一种倒台型高速半导体激光器芯片及其制备方法中,就是采用48%HBr和H3PO4按照2:1的体积比混合而成的蚀刻液来进行蚀刻,在蚀刻过程中,外延片浸泡HBr的时间会比较长,如果外延片存在缺陷,蚀刻液会侵入进外延缺陷,导致蚀刻出锯齿形貌,此外,由于外延片表面的InGaAs层是用于接触金属并用于形成欧姆接触的接触层,HBr对外延片表面的InGaAs接触层有影响,尤其是当InGaAs接触层被蚀刻后,不仅会影响阈值电流,而且会导致暗电流变大,从而能严重影响后续芯片的可靠性,亟待解决。
发明内容
本发明第一方面要解决现有倒台结构的脊波导激光器芯片制作工艺中,单纯采用HBr与H3PO4比例混合后的蚀刻液蚀刻沟槽,存在工艺难度大、外延片浸泡HBr的时间长,容易蚀刻出锯齿形貌、且影响InGaAs接触层,导致暗电流变大,严重影响后续芯片的可靠性等问题,提供了一种激光器芯片制作方法,采用先蚀刻直台结构再蚀刻倒台结构的方式制作倒台结构的脊波导激光器芯片,可以大大降低工艺难度,不仅可以减少HBr的侵泡时间,避免蚀刻出锯齿形貌,而且可以有效降低HBr对表面InGaAs接触层的影响,有利于提高后续芯片的可靠性,主要构思为:
一种倒台结构的脊波导激光器芯片制作方法,包括:
在外延片的表面生长SiO2层;
利用RIE蚀刻SiO2层和InGaAs接触层,并形成两条沟槽,所述沟槽为直槽,且两条沟槽之间具有所设定的间距;
利用RIE蚀刻沟槽底部的InGaAsP PQ层;
使用第一蚀刻液蚀刻InGaAsP PQ层下方的InP空间层,并在两条沟槽之间形成直台结构的脊条,所述第一蚀刻液采用设定比例的HCl与H3PO4混合而成;
在沟槽内加入第二蚀刻液,利用第二蚀刻液将所述直台结构的脊条蚀刻为倒台结构,所述第二蚀刻液采用设定比例的HBr与H3PO4混合而成。在本方案中,外延片包括InGaAs接触层、构造于InGaAs接触层下方的InGaAsP PQ层、以及构造于InGaAsP PQ层下方的InP空间层;在制作过程中,先在InGaAs接触层的外表面生长出SiO2层,经过黄光工艺后,可以利用RIE蚀刻SiO2层和InGaAs接触层,并形成两条沟槽,所述沟槽为直槽,且两条沟槽之间具有所设定的间距(所述间距等于脊条的宽度),以便形成部分直台结构的脊条;然后,可以继续利用RIE蚀刻沟槽底部的InGaAsP PQ层,以便增加沟槽的深度和脊条的高度,且所述脊条可以保持直台结构;然后,可以继续蚀刻InGaAsP PQ层下方的InP空间层,在本方案中,是利用HCl与H3PO4比例混合而成的第一蚀刻液蚀刻InGaAsP PQ层下方的InP空间层,以便在两条沟槽之间形成直台结构的脊条,由于直台结构的脊条的形状规整,便于控制蚀刻的形貌,并有利于简化制作工艺;最后,在沟槽内加入由HBr与H3PO4比例混合而成的第二蚀刻液,利用第二蚀刻液将直台结构的脊条蚀刻为倒台结构,从而形成倒台结构的脊条;相比于现有技术,本方法先蚀刻出直台结构的脊条,再在直台结构脊条的基础上蚀刻出倒台结构的脊条,不仅更便于控制蚀刻的形貌,而且有利于简化制作工艺;更重要的是,本方法先后采用第一蚀刻液和第二蚀刻液进行蚀刻,其中第一蚀刻液中不存在HBr,仅第二蚀刻液中存在HBr,且第二蚀刻液仅用于将直台结构蚀刻为倒台结构,蚀刻量大大减小,一方面,可以大大减少HBr的侵泡时间,有利于精确控制蚀刻形状,尤其是对于存在缺陷的外延片,可以有效防止蚀刻液侵入并蚀刻出锯齿形貌;另一方面, HBr与外延片表面InGaAs接触层的接触时间更短,从而可以有效降低HBr对外延片表面InGaAs接触层的影响,有利于提高后续芯片的可靠性,从而可以有效解决现有技术存在的不足,具有显著的进步。
为解决便于控制蚀刻时长的问题,优选的,所述第一蚀刻液中,所述HCl与H3PO4的体积比为3:10;
和/或,所述第二蚀刻液中,所述HBr与H3PO4的体积比为3:10。通过实验发现,将体积比设置为3:10时,更便于精确控制蚀刻时长,不仅有利于控制蚀刻效率,而且可以起到更好的蚀刻效果。
本发明第二方面要解决简化工艺流程、提高效率的问题,进一步的,还包括,蚀刻完成后,在倒台结构脊条两侧的沟槽内填充填充物,并在所述填充物的表面进行曝光、显影、固化得到所需图形;
且所述填充物为光敏性Polyimide。在本方案中,沟槽内的填充物采用的是光敏性Polyimide(聚酰亚胺),采用光敏性Polyimide进行填充,至少具有以下效果:第一、在沟槽内填充光敏性Polyimide,可以对两条沟槽之间的脊条起到加固的作用,第二、光敏性Polyimide的阶电常数比更小,可以解决改善电容的问题,第三、光敏性Polyimide的延展性更好,在持续电流工作的高温情况下,光敏性Polyimide填充物不会产生过大的应力,可以有效解决填充物容易因高温而产生过大应力并损伤脊条的问题,第四、在本方案中,沟槽内所填充的光敏性Polyimide本身就可以作为一种光刻胶,因此后续无需工艺过程中,无需再涂布额外的光刻胶就可以进行曝光、显影、蚀刻等操作,具有工艺流程更简单、成本更低、效率更高等特点,从而可以有效解决简化工艺流程、提高效率的问题。
优选的,利用上光阻机填充所述填充物。
本发明第三方面要解决外延片的成型问题,进一步地,还包括外延片的制作方法,所述外延片的制作方法包括:利用金属有机物化学气相沉积技术,在InP衬底上依次生长n-InP缓冲层、InyAs过渡层,InxAlAs下限制层、InyAs下波导层、InyAs有源层、InyAs上波导层、InxAlAs上限制层、InP帽层、InxGaAsyP光栅层、InP空间层、InGaAsP PQ层以及InGaAs接触层。
为解决电子和空穴很难在InP空间层与InGaAs接触层之间发生跃迁的问题,优选的,所述InP空间层与InGaAs接触层之间构造有两层所述InGaAsP PQ层,且两层所述InGaAsP PQ层的波长不同。在本方案中,InGaAsP PQ层起到中间过渡的目的,使得电子和空穴更容易在InP空间层与InGaAs接触层之间发生跃迁,尤其是当所述InGaAsP PQ层采用双层结构,且两层InGaAsP PQ层的波长不同时,有利于起到更好的带隙过渡效果,更有利于电子和空穴在InP空间层与InGaAs接触层之间发生跃迁;此外,由于InP空间层与InGaAs接触层的晶格常数相差过大,通过设置两层InGaAsP PQ层,不仅可以将外延结构平缓过渡,而且也利于限制空穴与电子在量子阱中复合发光。
优选的,靠近InP衬底的InGaAsP PQ层的波长为1.36um,远离InP衬底的InGaAsPPQ层的波长为1.55um。
与现有技术相比,使用本发明提供的一种倒台结构的脊波导激光器芯片制作方法,采用先蚀刻直台结构再蚀刻倒台结构的方式制作倒台结构的脊条,设计合理,可以大大降低工艺难度和成本,不仅可以减少HBr的侵泡时间,避免蚀刻出锯齿形貌,有利于增强蚀刻效果,而且可以有效降低HBr对表面第一层InGaAs的影响,有利于提高后续芯片的可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例1中提供的一种外延片的结构示意图(侧视图)。
图2为本发明实施例1中提供的一种激光器芯片制作方法中,在外延片的表面生长SiO2层后的示意图。
图3为本发明实施例1中提供的一种激光器芯片制作方法中,利用RIE蚀刻SiO2层和InGaAs接触层后的示意图。
图4为本发明实施例1中提供的一种激光器芯片制作方法中,利用RIE继续蚀刻沟槽底部的InGaAsP PQ层后的示意图。
图5为本发明实施例1中提供的一种激光器芯片制作方法中,利用第一蚀刻液继续蚀刻InGaAsP PQ层下方的InP空间层后的示意图。
图6为本发明实施例1中提供的一种激光器芯片制作方法中,利用第二蚀刻液将直台结构的脊条蚀刻为倒台结构后的示意图(侧视图)。
图7为本发明实施例1中提供的一种激光器芯片制作方法中,利用第二蚀刻液将直台结构的脊条蚀刻为倒台结构后的真实示意图(侧视图)。
图8为本发明实施例1中提供的一种激光器芯片制作方法中,在沟槽内填充填充物后的示意图(侧视图)。
图中标记说明
外延片100、InP衬底101、n-InP缓冲层102、InyAs过渡层103、InxAlAs下限制层104、InyAs下波导层105、InyAs有源层106、InyAs上波导层107、InxAlAs上限制层108、InP帽层109、InxGaAsyP光栅层110、InP空间层111、InGaAsP PQ层112、InGaAs接触层113、SiO2层114
沟槽201、直台结构的脊条202、倒台结构的脊条203
填充物300。
具体实施方式
下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
请参阅图1,本实施例中提供了一种倒台结构的脊波导激光器芯片制作方法,包括制作外延片100,所述外延片100可以采用现有的外延片100,且外延片100也可以采用现有的制作方法进行制作;而在优选的实施方式中,外延片100的制作方法包括:利用金属有机物化学气相沉积技术,在InP衬底101上依次生长n-InP缓冲层102、InyAs过渡层103,InxAlAs下限制层104、InyAs下波导层105、InyAs有源层106、InyAs上波导层107、InxAlAs上限制层108、InP帽层109、InxGaAsyP光栅层110、InP空间层111、InGaAsP PQ层112以及InGaAs接触层113,如图1所示,其中,所述InyAs过渡层103可以是Si doped InyAs过渡层103,所述InxAlAs下限制层104可以是Si doped InxAlAs下限制层104,且所述InxAlAs上限制层108可以是Zn doped InxAlAs上限制层108,InxAlAs下限制层104和InxAlAs上限制层108分别用于限制电子和空穴,并可以通过二者的配合将电子和空穴限制在量子阱里;所述InyAs下波导层105可以是(AlXGa)InyAs 下波导层,主要用于将光传递到光栅层;所述InyAs有源层106可以采用MQW(AlXGa)InyAs有源层106,用于发光;所述InyAs上波导层107可以是(AlXGa)InyAs 上波导层,主要用于将光传递到光栅层;所述InP帽层109可以是Zndoped InP帽层109、InxGaAsyP光栅层110可以是Zn doped InxGaAsyP光栅层110、InP空间层111可以是Zn doped InP空间层111,且InP帽层109、InxGaAsyP光栅层110以及InP空间层111共同起到光栅的效果,以便将删选得到所需波长的光;InGaAs接触层113可以是Zndoped InGaAs接触层113,属于欧姆接触层,主要用于接触金属,导电性最好;
在本实施例中,由于InGaAs接触层113的带隙通常比较小,而所述InP空间层111的带隙通常比较大,使得电子和空穴非常很难在InP空间层111与InGaAs接触层113之间发生跃迁,从而严重影响光传递,为解决这一问题,在本实施例中,在InP空间层111与InGaAs接触层113之间设置了所述InGaAsP PQ层112,InGaAsP PQ层112起到中间过渡的目的,使得电子和空穴更容易在InP空间层111与InGaAs接触层113之间发生跃迁,在优选的实施方式中,所述InGaAsP PQ层112采用的是双层结构,且两层InGaAsP PQ层112的波长不同,如图1所示,有利于起到更好的带隙过渡效果;此外,由于InP空间层与InGaAs接触层的晶格常数相差过大,通过设置两层InGaAsP PQ层,不仅可以将外延结构平缓过渡,而且也利于限制空穴与电子在量子阱中复合发光。
作为举例,在优选的实施方式中,靠近InP衬底101的InGaAsP PQ层112的波长为1.36um,远离InP衬底101的InGaAsP PQ层112的波长为1.55um。
外延片100中各层的厚度可以根据实际的工艺需求而定,这里不再一一举例说明。
基于上述外延片100,本实施例所提供的激光器芯片制作方法,还包括如下步骤
(1)在外延片100的表面生长SiO2层114,如图2所示,并可以对所述SiO2层114进行黄光处理,以便后续进行蚀刻;
(2)利用RIE蚀刻SiO2层114和InGaAs接触层113,并形成两条沟槽201,如图3所示,此时,所述沟槽201的深度等于SiO2层114与InGaAs接触层113的厚度之和,由于同时蚀刻了两层,所以优先采用RIE进行蚀刻,如图3所示,在本实施例中,所述沟槽201为直槽,即沟槽201的横截面为矩形,且两条沟槽201之间具有所设定的间距,如图3所示,两条沟槽201之间的间距就是脊条的宽度,从而可以形成部分直台结构的脊条202;
(3)同样地,可以利用RIE继续蚀刻沟槽201底部的InGaAsP PQ层112,如图4所示,以便增加沟槽201的深度和脊条的高度,且脊条202可以保持直台结构;
(4)利用第一蚀刻液继续蚀刻InGaAsP PQ层112下方的InP空间层111,并在两条沟槽201之间形成完整的直台结构的脊条202,如图5所示,在本实施例中,所述第一蚀刻液是由设定比例的HCl(即,盐酸)与H3PO4混合而成,本实施方式利用第一蚀刻液进行蚀刻,可以顺利蚀刻InGaAsP PQ层112下方的InP空间层111,以便在两条沟槽201之间形成直台结构的脊条202,如图5所示,由于直台结构的脊条202的形状规整,非常便于控制蚀刻的形貌,并有利于简化整个制作工艺;
(5)在沟槽201内加入第二蚀刻液,以便利用第二蚀刻液蚀刻直台结构的脊条202的侧壁,使得第二蚀刻液可以将直台结构的脊条202蚀刻为倒台结构,如图6及图7所示,在本实施例中,所述第二蚀刻液是由设定比例的HBr与H3PO4混合而成。
与现有技术相比,本方法先蚀刻出直台结构的脊条202,再在直台结构的脊条202的基础上蚀刻出倒台结构的脊条203,不仅更便于控制蚀刻的形貌,而且有利于简化制作工艺;更重要的是,本方法先后采用第一蚀刻液和第二蚀刻液进行蚀刻,其中第一蚀刻液中不存在HBr,可以用于蚀刻蚀刻量较大的InP空间层111,即便蚀刻时间相对较长,但由于第一蚀刻液中不存在HBr,因此不存在HBr侵泡时间过长所引起的各种问题;在本实施例中,仅第二蚀刻液中存在HBr,且第二蚀刻液仅用于将直台结构蚀刻为倒台结构,此时,蚀刻量大大减小,从而可以达到缩短蚀刻时间的目的,采用这样方式制作激光器芯片,一方面,可以大大减少HBr的侵泡时间,有利于精确控制蚀刻形状,尤其是对于存在缺陷的外延片100,可以有效防止蚀刻液侵入并蚀刻出锯齿形貌;另一方面,HBr与外延片100表面InGaAs接触层113的接触时间更短,从而可以有效降低HBr对外延片100表面InGaAs接触层113的影响,有利于提高后续芯片的可靠性。
在本实施例中,第一蚀刻液中HCl与H3PO4的比例可以根据实际需求而定,但为便于控制蚀刻时长,第一蚀刻液中HCl与H3PO4的体积比可以为3:10,因为通过实验发现,将体积比设置为3:10时,更便于精确控制蚀刻时长,即,通过将第一蚀刻液中HCl与H3PO4的体积比设置为3:10左右时,可以有效解决便于控制蚀刻时长的问题,在实际制作过程中,不仅有利于控制蚀刻效率,而且可以起到更好的蚀刻效果。
相应地,在本实施例中,第二蚀刻液中HBr与H3PO4的比例可以根据实际需求而定,同样地,为便于控制蚀刻时长,第二蚀刻液中HBr与H3PO4的体积比可以为3:10,因为通过实验发现,将体积比设置为3:10时,更便于精确控制蚀刻时长,即,通过将第二蚀刻液中HBr与H3PO4的体积比设置为3:10左右时,可以有效解决便于控制蚀刻时长的问题,在实际制作过程中,不仅有利于控制蚀刻效率,而且可以起到更好的蚀刻效果。
在更完善的方案中,本实施例所提供的激光器芯片制作方法,还包括(6)蚀刻完成后(即倒台结构的脊条203蚀刻成型后),可以在脊条两侧的沟槽201内填充填充物300,如图8所示,作为一种实施方式,所述填充物300可以是现有技术中常用的光敏性BCB填充物300(即,光敏性苯并环丁烯树脂,Benzoiyilobutene,简写为BCB);而为简化工艺流程、提高制作效率,在另一种优选的实施方式中,所述填充物300可以优先采用光敏性Polyimide(即、聚酰亚胺)进行填充,后续可以在所述填充物300的表面直接进行曝光、显影、固化等操作,以便顺利得到所需电路图形,具体而言,采用光敏性Polyimide进行填充,至少具有以下效果:
第一、在沟槽201内填充光敏性Polyimide,可以对两条沟槽201之间的脊条起到加固的作用;
第二、光敏性Polyimide的阶电常数比更小,绝缘性能更好,可以解决改善电容的问题,因为为提高现有激光器的带宽,需要降低电容,现有技术通常采用垫高二氧化硅方式降低电容,但,由于二氧化硅和InP层膨胀系数不一致,二氧化硅厚度过厚会产生应力,在高温下应力变大会对芯片可靠性有影响,而采用光敏性Polyimide进行填充,既可以有效降低电容,又不会影响芯片的可靠性;
第三、光敏性Polyimide的延展性更好(即,更软),在持续电流工作的高温情况下,光敏性Polyimide填充物300不会产生过大的应力,可以有效解决填充物300容易因高温而产生过大应力并损伤脊条的问题;此外,光敏性Polyimide更耐高温,温度可达430°左右,而BCB大概只有380°,故而采用Polyimide作为填充物300,更满足高频激光器、高速光通信系统的需求;
第四、沟槽201内所填充的光敏性Polyimide本身就可以作为一种光刻胶,因此后续无需工艺过程中,无需再涂布额外的光刻胶就可以进行曝光、显影、蚀刻等操作,具有工艺流程更简单、成本更低、效率更高等特点,从而可以有效解决简化工艺流程、提高效率的问题。
作为举例,在本实施例中,光敏性Polyimide的填充过程可以利用上光阻机进行涂布,这里不再赘述。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种倒台结构的脊波导激光器芯片制作方法,其特征在于,包括:
在外延片的表面生长SiO2层;
利用RIE蚀刻SiO2层和InGaAs接触层,并形成两条沟槽,所述沟槽为直槽,且两条沟槽之间具有所设定的间距;
利用RIE蚀刻沟槽底部的InGaAsP PQ层;
使用第一蚀刻液蚀刻InGaAsP PQ层下方的InP空间层,并在两条沟槽之间形成直台结构的脊条,所述第一蚀刻液采用设定比例的HCl与H3PO4混合而成;
在沟槽内加入第二蚀刻液,利用第二蚀刻液将所述直台结构的脊条蚀刻为倒台结构,所述第二蚀刻液采用设定比例的HBr与H3PO4混合而成。
2.根据权利要求1所述的倒台结构的脊波导激光器芯片制作方法,其特征在于,所述第一蚀刻液中,所述HCl与H3PO4的体积比为3:10。
3.根据权利要求1所述的倒台结构的脊波导激光器芯片制作方法,其特征在于,所述第二蚀刻液中,所述HBr与H3PO4的体积比为3:10。
4.根据权利要求1-3任一所述的倒台结构的脊波导激光器芯片制作方法,其特征在于,蚀刻完成后,在倒台结构脊条两侧的沟槽内填充填充物,并在所述填充物的表面进行曝光、显影、固化得到所需图形;
且所述填充物为光敏性Polyimide。
5.根据权利要求4所述的倒台结构的脊波导激光器芯片制作方法,其特征在于,利用上光阻机填充所述填充物。
6.根据权利要求1-3任一所述的倒台结构的脊波导激光器芯片制作方法,其特征在于,还包括外延片的制作方法,所述外延片的制作方法包括:利用金属有机物化学气相沉积技术,在InP衬底上依次生长n-InP缓冲层、InyAs过渡层,InxAlAs下限制层、InyAs下波导层、InyAs有源层、InyAs上波导层、InxAlAs上限制层、InP帽层、InxGaAsyP光栅层、InP空间层、InGaAsP PQ层以及InGaAs接触层。
7.根据权利要求6所述的倒台结构的脊波导激光器芯片制作方法,其特征在于,所述InP空间层与InGaAs接触层之间构造有两层所述InGaAsP PQ层,且两层所述InGaAsP PQ层的波长不同。
8.根据权利要求7所述的倒台结构的脊波导激光器芯片制作方法,其特征在于,靠近InP衬底的InGaAsP PQ层的波长为1.36um,远离InP衬底的InGaAsP PQ层的波长为1.55um。
CN202110689159.9A 2021-06-22 2021-06-22 一种倒台结构的脊波导激光器芯片制作方法 Pending CN113422294A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110689159.9A CN113422294A (zh) 2021-06-22 2021-06-22 一种倒台结构的脊波导激光器芯片制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110689159.9A CN113422294A (zh) 2021-06-22 2021-06-22 一种倒台结构的脊波导激光器芯片制作方法

Publications (1)

Publication Number Publication Date
CN113422294A true CN113422294A (zh) 2021-09-21

Family

ID=77789730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110689159.9A Pending CN113422294A (zh) 2021-06-22 2021-06-22 一种倒台结构的脊波导激光器芯片制作方法

Country Status (1)

Country Link
CN (1) CN113422294A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114400502A (zh) * 2022-01-04 2022-04-26 福建慧芯激光科技有限公司 一种圆形光斑单模半导体激光器
WO2023131742A1 (en) * 2022-01-05 2023-07-13 Modulight Corporation Method for fabricating semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969179A (zh) * 2010-11-24 2011-02-09 武汉华工正源光子技术有限公司 一种倒台型脊波导半导体激光器的制作方法
CN103545398A (zh) * 2013-10-16 2014-01-29 北京工业大学 基区渐变的单向载流子传输的双异质结光敏晶体管探测器
CN109412020A (zh) * 2018-11-26 2019-03-01 武汉电信器件有限公司 一种倒台型高速半导体激光器芯片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969179A (zh) * 2010-11-24 2011-02-09 武汉华工正源光子技术有限公司 一种倒台型脊波导半导体激光器的制作方法
CN103545398A (zh) * 2013-10-16 2014-01-29 北京工业大学 基区渐变的单向载流子传输的双异质结光敏晶体管探测器
CN109412020A (zh) * 2018-11-26 2019-03-01 武汉电信器件有限公司 一种倒台型高速半导体激光器芯片及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114400502A (zh) * 2022-01-04 2022-04-26 福建慧芯激光科技有限公司 一种圆形光斑单模半导体激光器
CN114400502B (zh) * 2022-01-04 2024-04-09 福建慧芯激光科技有限公司 一种圆形光斑单模半导体激光器
WO2023131742A1 (en) * 2022-01-05 2023-07-13 Modulight Corporation Method for fabricating semiconductor device

Similar Documents

Publication Publication Date Title
JP7267370B2 (ja) 光半導体素子、光モジュール及び光半導体素子の製造方法
US6539039B2 (en) Optical semiconductor device and method of manufacturing the same
JPH05502761A (ja) 燐化インジウム/燐化砒化インジウムガリウム埋込みヘテロ構造半導体レーザの新規な構造体およびその製造方法
CN113422294A (zh) 一种倒台结构的脊波导激光器芯片制作方法
US4958202A (en) Semiconductor light-emitting device and method of manufacturing the same
US8637338B2 (en) Method for producing integrated optical device
US6498889B2 (en) Waveguide optical device and method of fabricating the same
CN117013366A (zh) 一种掩埋异质结激光器制备方法
JP4213154B2 (ja) 半導体装置の製造方法
US9819153B2 (en) Optical semiconductor device and manufacturing method thereof
CN115967012B (zh) 半导体激光器结构及其制备方法
CN115133397B (zh) 脊波导半导体激光器及其制备方法
JP2002198616A (ja) 半導体装置の製造方法および光導波路の製造方法
CN110649465B (zh) 一种新型脊形波导结构及制作方法
CN116111452A (zh) 一种电吸收调制激光器芯片的结构和制造方法
KR100584333B1 (ko) 반도체 레이저 장치 및 그 제조방법
JPH07254750A (ja) 半導体レーザ
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
JPH0685390A (ja) 半導体レーザの製造方法
JP3652454B2 (ja) 半導体レーザ及びその製造方法
JP3994928B2 (ja) 半導体レーザの製造方法
JP2554852B2 (ja) 半導体発光素子
KR100596510B1 (ko) 반도체 광소자의 제조방법
JPH0777281B2 (ja) 半導体レーザの製造方法
JPH04369886A (ja) 半導体レーザの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210921