CN113421607A - 一种闪存的校验修复方法、装置和电子设备 - Google Patents
一种闪存的校验修复方法、装置和电子设备 Download PDFInfo
- Publication number
- CN113421607A CN113421607A CN202110734953.0A CN202110734953A CN113421607A CN 113421607 A CN113421607 A CN 113421607A CN 202110734953 A CN202110734953 A CN 202110734953A CN 113421607 A CN113421607 A CN 113421607A
- Authority
- CN
- China
- Prior art keywords
- voltage
- verification
- block
- bit line
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开了一种闪存的校验修复方法、装置和电子设备,本发明的闪存的校验修复方法在一次的擦除操作后,对X地址译码器选中的字线沿着X方向按照一定宽度跳跃和Y地址译码器选中的位线组沿着Y方向按照一定宽度跳跃以完成单次循环校验,在下一次的擦除操作后,位线组沿着Y方向、字线沿着X方向移位以重复下一个单次循环电压校验。该校验修复方法能缩短单次校验修复的时间及单次擦除操作的时间,降低了意外掉电的概率,进而减小没有被修复的被干扰的存储单元的残留率。
Description
技术领域
本发明属于存储器技术领域,特别涉及一种闪存的校验修复方法、装置和电子设备。
背景技术
早先的非易失存储器(NOR FLASH)块与块之间是相互独立不受干扰的,但随着工艺的进步和对芯片面积的更高要求,块与块之间共用位线和衬底,多个块组成一个大块。现有技术的NOR FLASH存储单元的分布如图1所示,每个块中包含16个扇区,每个扇区中包含4根字线,每根字线上有8192根位线,所有的块均相同,且所有字线与位线连通。
NOR FLASH擦除操作指令包括扇区擦除(选中4根字线)和块擦除(选中32或64根字线)等,通过X地址译码器选中不同的字线,Y地址译码器选中不同的位线组,擦除操作时,在选中的字线上加负高压,衬底上加正高压,位线悬空。此时未选中字线电压接近0V,由于衬底和未选中的字线存在着大的电压差,导致未选中存储单元的阈值电压降低,从而干扰写状态的存储单元。
如图2所示,横坐标表示阈值电压,纵坐标表示概率密度,图中左侧弧线表示擦除单元概率分布,右侧弧线表示同一大块写入单元概率分布。擦除操作时未选中的写入单元阈值电压往左侧漂移,如图中虚线部分,若长时间擦除操作未及时对这些漂移的存储单元进行修复最终将变成擦除状态存储单元,导致读错误,从而影响芯片的可靠性。
传统解决该干扰的方法是在擦除指令结束前,对擦除指令所在的整个大块,进行第一电压校验修复和第二电压校验修复,使漂移的存储单元经过第一电压校验和第二电压校验修复后能通过校验。
如图1所示,该大块具有512根字线和8192根位线共4194304个存储单元。假设感测电路感测一次的量为64bit,则该方案最理想需要感测65536次才能刷新整个大块的状态。
该方法有效解决芯片受到干扰的问题,但同时也产生了以下新问题:第一、增加了一个擦除指令的时间和功耗,从而影响该擦除指令的性能,特别是对于一个小范围存储单元擦除操作(扇区擦除)的影响是明显的;第二、擦除操作会带来干扰,由于需要对所有的存储单元都需要校验修复,增加了擦除指令的时间,从而增加了在擦除操作时意外掉电的概率。而擦除指令刷新修复状态中意外掉电会导致残留没有被修复的被干扰的存储单元,如果继续执行擦除指令,这些没有被修复的存储单元很大可能会校验修复失败。
因此,现有技术有待改进和发展。
发明内容
本发明实施例的目的在于提供了一种闪存的校验修复方法、装置和电子设备,能缩短单次校验修复的时间及单次擦除操作的时间,降低了意外掉电的概率,进而减小没有被修复的被干扰的存储单元的残留率。
第一方面,本发明实施例提供的闪存的校验修复方法,用于在每次对闪存的块擦除操作后,对块中的存储单元进行校验修复,包括以下步骤:
将块中存储单元的所有位线平均分组;
对X地址译码器选中的字线和Y地址译码器选中的位线组对应的存储单元进行电压校验;
电压校验通过的存储单元对应的位线组沿着Y方向跳跃,字线沿着X方向跳跃完成单次循环电压校验,直至完成选中的存储单元的电压校验后,位线组沿着Y方向、字线沿着X方向移位;
对电压校验不通过的存储单元所在的块进行块校验修复。
可选地,Y方向移位幅度为单个位线组,X方向移位幅度为单个字线。
可选地,电压校验包括第一电压校验和第二电压校验,第二电压大于第一电压,选中的字线和位线组对应的存储单元先进行第一电压校验,再进行第二电压校验,电压校验通过后进行X方向、Y方向跳跃,否则记录当前块地址进行并逐个块校验修复。
可选地,以64根位线分为一个位线组。
可选地,Y方向跳跃的宽度为16个位线组。
可选地,X方向跳跃的宽度为4个字线。
可选地,对电压校验不通过的存储单元所在的块进行块校验修复的步骤包括:
依次对记录的块的所在地址进行第一电压校验;
对第一电压校验通过的块的所在地址移位并再次第一电压校验直至结束块校验修复;
对第一电压校验不通过的进行第三电压校验;
对第三电压校验通过的块的所在地址移位并再次第一电压校验直至结束块校验修复;
第三次电压校验不通过的块进行程序修复后再次通过第三电压校验直至结束块校验修复。
可选地,第三电压大于第二电压。
由上可知,本发明实施例提供的一种闪存的校验修复方法,在一次的擦除操作后,对X地址译码器选中的字线沿着X方向按照一定宽度跳跃和Y地址译码器选中的位线组沿着Y方向按照一定宽度跳跃以完成单次循环校验,在下一次的擦除操作后,位线组沿着Y方向、字线沿着X方向移位以重复下一个单次循环电压校验。该校验修复方法能缩短单次校验修复的时间及单次擦除操作的时间,降低了意外掉电的概率,进而减小没有被修复的被干扰的存储单元的残留率。
第二方面,本发明实施例提供的闪存校验修复装置,用于在每次对闪存的块擦除操作后,对块中的存储单元进行校验修复,所述闪存校验修复装置包括:
Y方向跳跃模块,用于在对当前存储单元校验通过后,对Y地址译码器选中的位线组沿着Y方向跳跃;
X方向跳跃模块,用于在对当前存储单元校验通过后,对X地址译码器选中的字线沿着X方向跳跃;
移位模块,用于完成X方向和/或Y方向跳跃选中的所有存储单元的电压校验后,使Y方向跳跃模块中位线组移位和X方向跳跃模块中字线移位;
电压校验模块,用于对X地址译码器选中的字线和Y地址译码器选中的位线组对应的存储单元进行电压校验;
校验修复模块,用于对电压校验不通过的存储单元所在的块进行块校验修复。
第三方面,本发明实施例提供的电子设备包括:
处理器和存储器,存储器中存储有计算机程序,处理器通过调用存储器中存储的计算机程序,用于执行上述所述的方法。
本发明的其他特征和优点将在随后的说明书阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明实施例了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
图1为现有技术的NOR FLASH存储单元的分布图。
图2为现有技术的NOR FLASH存储单元阈值电压分布示意图。
图3为本发明闪存校验修复方法的框图。
图4为本发明闪存校验修复方法的步骤流程图。
图5为本发明逐个块校验修复方法的步骤流程图。
图6为本发明的NOR FLASH存储单元的分布图。
图7为本发明电子设备的示意图。
标号说明:1、电子设备;11、处理器;12、存储器。
具体实施方式
下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本发明的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
如图3所示的一种闪存的校验修复方法,用于在每次对闪存的块擦除操作后,对块中的存储单元进行校验修复,包括以下步骤:
S1、将块中存储单元的所有位线平均分组;
S2、对X地址译码器选中的字线和Y地址译码器选中的位线组对应的存储单元进行电压校验;
S3、电压校验通过的存储单元对应的位线组沿着Y方向跳跃,字线沿着X方向跳跃完成单次循环电压校验,直至完成选中的存储单元的电压校验后,位线组沿着Y方向、字线沿着X方向移位;
S4、对电压校验不通过的存储单元所在的块进行块校验修复。
实现上述校验修复的方法有多种,在此处不做限制,下文仅提供实现上述校验修复的方法的其中一种。
如图6所示,以32Mbit容量大小的大块为例说明,该大块含有q个块,其中q为正整数。字线0-字线511为X方向地址译码器控制的512根字线中的任何一根,每根字线上连接有8192根位线,每64根位线分为一个位线组,则共有128组位线,位线0-位线组127为Y方向地址译码器控制的128组64bit位线组中的任何一组,每根字线有128组64bit位线组。
如图4所示,校验修复具体步骤如下:
设X方向选中的字线地址为字线=n+a*b,其中a为任意可以被整除的512根字线总数整除的整数,表示X方向跳跃的宽度,是控制单次跳跃时长的因子,在本实施例中将a的值设为16。在单次跳跃循环过程中,X方向跳跃的总次数为512÷16=32次,b为X方向跳跃校验次数,初始值为0;
Y方向选中的位线组地址为位线=n+i*j,其中i为任意可以被整除的128组位线组总数整除的整数,表示Y方向跳跃的宽度,是控制单次跳跃时长的另一个因子。在本实施例中将i的值设为4,在单次跳跃过程中,Y方向跳跃的总次数为128÷4=32次,j为Y方向跳跃校验次数,初始值为0。
计数器n为同一大块擦除指令修复状态跳跃校验通过的次数,也是表示单次跳跃循环的次数,初始值为0。
第一次擦除指令后的校验修复状态时,选中字线0和位线组0开始,
首先对选中的字线和位线组的存储单元进行第一电压校验,
若第一电压校验通过,位线组0从Y方向跳跃,j=j+1,b不变,判断跳跃后选中的位线组是否超出128,若位线组不超出128,进入对跳跃后选中的字线和位线组进行第一电压校验。
在这个小循环中,地址译码器所选中的字线和位线组有:
字线0,位线组0;字线0,位线组4直到字线0,位线组127
这个循环中,位线组总共沿着Y方向跳跃了j次,即32次,电压校验的总数为字线0所对应的所有存储单元的数目的1/i,即四分之一。
若位线组超出128,则进入进行X方向跳跃,b=b+1,j=0,判断跳跃后X方向选中是字线是否超出字线512,若字线不超出512,则对跳跃后选中的字线和位线组进行第一电压校验。
在这个小循环中,地址译码器所选中的字线和位线组有:
字线0,位线组0;字线4,位线组0直到字线128,位线组0
这个循环中,字线总共沿着X方向跳跃了b次,即32次,电压校验的总数为位线组0所对应的所有存储单元的数目的1/a,即十六分之一。
由于Y方向跳跃小循环是嵌套在X方向跳跃小循环内的,因此在同一根字线的位线组完成跳跃后,令j=0,表示令位线组复位到初始位置,在下次X方向跳跃过程中,位线组重新从初始位置进行Y方向跳跃。经过单次循环电压校验后,电压校验过的字线和位线组呈现棋盘式分布,单次循环电压校验的存储单元占所有存储单元总数的1/i*1/a,即是六十四分之一。
上述的单次循环电压校验的次数通过计数器来统计,单次循环电压校验后令n=n+1累加,此时字线向X方向移动单个字线的位置,位线组向Y方向移动单个位线组的位置,表示对上一次单次循环电压校验未校验过的存储单元进行校验,如此单次循环电压校验将循环a*i=64次便可以将所有大块中的存储单元全部校验完成,结束当前擦除指令的校验修复状态。
值得注意的是,首先,单次循环电压校验是执行一次擦除操作上进行的,而每次擦除操作均需要在单次循环电压校验之后对字线向X方向移位、对位线组向Y方向移位,这样能保证在64次的擦除操作周期内,电压校验的存储单元是完全不同的,避免了重复在相同存储单元进行电压校验的情况。其次,X方向跳跃和Y方向跳跃是可以互换,其电压校验的结果完全一致。
电压校验包括第一电压校验和第二电压校验,第二电压大于第一电压,上述多次循环电压校验均是先对选中的字线和位线组进行第一电压校验,再进行第二电压校验。若第一电压校验不通过,则对选中的字线和位线组进行第二电压校验,第二电压高于第一电压,重复第一电压校验的动作,若第二电压校验通过,最后结束当前擦除指令的校验修复状态。
若第二电压校验不通过,则记录当前校验的块地址并且中断跳跃校验进行单个块地址逐一校验修复。
如图5所示,单个块地址逐一校验修复具体步骤如下:
首先设定p用于记录块的地址,随后对这个记录的块地址从0开始进行第一电压校验,若第一电压校验通过,则令p+1,即是令块的地址移位到下一块的地址,继续第一电压校验,直到p大于q表示整个大块的所有块均完成电压校验。若第一电压校验不通过,则对当前地址进行第三电压校验,第三校验电压大于第二校验电压,通过抬高校验电压使块中存储单元修复更彻底,保证下次擦除操作对其校验更容易通过。
若第三电压校验通过,则继续令p+1移位到下一地址进行第一电压校验,若第三电压校验不通过,则对当前地址进行程序修复,修复完成后重新对该地址进行第三电压校验修复,直到校验通过,地址累加然后进行第一电压校验,如此循环直至修复完当前块,最后结束一次擦除操作校验修复状态。
传统的校验方法需要感测512*128=65536次刷新存储单元的状态,而本发明在选中的字线和位线组均跳跃校验通过的情况下,单次循环电压校验感测仅需要512/16*128/4=1024次,每次的单次循环电压校验感测的时间分摊到对当前大块的64次擦除操作上,缩短了单次校验修复的时间及单次擦除操作的时间,降低了意外掉电的概率,进而减小没有被修复的被干扰的存储单元的残留率。
本发明还提供一种闪存校验修复装置,用于在每次对闪存的块擦除操作后,对块中的存储单元进行校验修复,包括:
Y方向跳跃模块,用于在对当前存储单元校验通过后,对Y地址译码器选中的位线组沿着Y方向跳跃;
X方向跳跃模块,用于在对当前存储单元校验通过后,对X地址译码器选中的字线沿着X方向跳跃;
移位模块,用于完成X方向和/或Y方向跳跃选中的所有存储单元的电压校验后,使Y方向跳跃模块中位线组移位和X方向跳跃模块中字线移位;
电压校验模块,用于对X地址译码器选中的字线和Y地址译码器选中的位线组对应的存储单元进行电压校验;
校验修复模块,用于对电压校验不通过的存储单元所在的块进行块校验修复。
如图7所示,本发明还提供一种电子设备。电子设备1包括处理器11和存储器12。其中,处理器11与存储器12电性连接。处理器11是电子设备1的控制中心,利用各种接口和线路连接整个电子设备的各个部分,通过运行或调用存储在存储器12内的计算机程序,以及调用存储在存储器12内的数据,执行电子设备的各种功能和处理数据,从而对电子设备1进行整体监控。
在本实施例中,电子设备1中的处理器11会按照如下的步骤,将一个或一个以上的计算机程序的进程对应的指令加载到存储器12中,并由处理器11来运行存储在存储器12中的计算机程序,从而实现各种功能:将块中存储单元的所有位线平均分组;对X地址译码器选中的字线和Y地址译码器选中的位线组对应的存储单元进行电压校验;电压校验通过的存储单元对应的位线组沿着Y方向跳跃,字线沿着X方向跳跃完成单次循环电压校验,直至完成选中的存储单元的电压校验后,位线组沿着Y方向、字线沿着X方向移位;对电压校验不通过的存储单元所在的块进行块校验修复。
存储器12可用于存储计算机程序和数据。存储器12存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器11通过调用存储在存储器12的计算机程序,从而执行各种功能应用以及数据处理。
在本发明所提供的实施例中,应该理解到,所揭露装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者,在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本发明的实施例而已,并不用于限制本发明的保护范围,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。。
Claims (10)
1.一种闪存的校验修复方法,其特征在于,用于在每次对闪存的块擦除操作后,对块中的存储单元进行校验修复,包括以下步骤:
将块中存储单元的所有位线平均分组;
对X地址译码器选中的字线和Y地址译码器选中的位线组对应的存储单元进行电压校验;
电压校验通过的存储单元对应的位线组沿着Y方向跳跃,字线沿着X方向跳跃完成单次循环电压校验,直至完成选中的存储单元的电压校验后,位线组沿着Y方向、字线沿着X方向移位;
对电压校验不通过的存储单元所在的块进行块校验修复。
2.根据权利要求1所述的一种闪存的校验修复方法,其特征在于,Y方向移位幅度为单个位线组,X方向移位幅度为单个字线。
3.根据权利要求1所述的一种闪存的校验修复方法,其特征在于,电压校验包括第一电压校验和第二电压校验,第二电压大于第一电压,选中的字线和位线组对应的存储单元先进行第一电压校验,再进行第二电压校验,电压校验通过后进行X方向、Y方向跳跃,否则记录当前块地址进行并逐个块校验修复。
4.根据权利要求1所述的一种闪存的校验修复方法,其特征在于,以64根位线分为一个位线组。
5.根据权利要求3所述的一种闪存的校验修复方法,其特征在于,Y方向跳跃的宽度为16个位线组。
6.根据权利要求3所述的一种闪存的校验修复方法,其特征在于,X方向跳跃的宽度为4个字线。
7.根据权利要求3所述的一种闪存的校验修复方法,其特征在于,对电压校验不通过的存储单元所在的块进行块校验修复的步骤包括:
依次对记录的块的所在地址进行第一电压校验;
对第一电压校验通过的块的所在地址移位并再次第一电压校验直至结束块校验修复;
对第一电压校验不通过的进行第三电压校验;
对第三电压校验通过的块的所在地址移位并再次第一电压校验直至结束块校验修复;
第三次电压校验不通过的块进行程序修复后再次通过第三电压校验直至结束块校验修复。
8.根据权利要求7所述的一种闪存的校验修复方法,其特征在于,第三电压大于第二电压。
9.一种闪存校验修复装置,其特征在于,用于在每次对闪存的块擦除操作后,对块中的存储单元进行校验修复,所述闪存校验修复装置包括:
Y方向跳跃模块,用于在对当前存储单元校验通过后,对Y地址译码器选中的位线组沿着Y方向跳跃;
X方向跳跃模块,用于在对当前存储单元校验通过后,对X地址译码器选中的字线沿着X方向跳跃;
移位模块,用于完成X方向和/或Y方向跳跃选中的所有存储单元的电压校验后,使Y方向跳跃模块中位线组移位和X方向跳跃模块中字线移位;
电压校验模块,用于对X地址译码器选中的字线和Y地址译码器选中的位线组对应的存储单元进行电压校验;
校验修复模块,用于对电压校验不通过的存储单元所在的块进行块校验修复。
10.一种电子设备,其特征在于,包括处理器(11)和存储器(12),存储器(12)中存储有计算机程序,处理器(11)通过调用存储器(12)中存储的计算机程序,用于执行如权利要求1-8任一所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110734953.0A CN113421607B (zh) | 2021-06-30 | 2021-06-30 | 一种闪存的校验修复方法、装置和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110734953.0A CN113421607B (zh) | 2021-06-30 | 2021-06-30 | 一种闪存的校验修复方法、装置和电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113421607A true CN113421607A (zh) | 2021-09-21 |
CN113421607B CN113421607B (zh) | 2023-08-04 |
Family
ID=77717895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110734953.0A Active CN113421607B (zh) | 2021-06-30 | 2021-06-30 | 一种闪存的校验修复方法、装置和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113421607B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663909A (en) * | 1995-06-30 | 1997-09-02 | Hyundai Electronic Industries Co., Ltc. | Method of erasing a flash memory device |
US6498752B1 (en) * | 2001-08-27 | 2002-12-24 | Aplus Flash Technology, Inc. | Three step write process used for a nonvolatile NOR type EEPROM memory |
US20080219053A1 (en) * | 2007-03-07 | 2008-09-11 | Mosaid Technologies Incorporated | Partial block erase architecture for flash memory |
US20100061148A1 (en) * | 2008-09-08 | 2010-03-11 | Yukio Komatsu | Semiconductor memory device and data write method thereof |
US20130088919A1 (en) * | 2011-10-05 | 2013-04-11 | Min Su Kim | Non-volatile memory device and method of operating the same |
US20140075259A1 (en) * | 2012-09-13 | 2014-03-13 | Eugene Tam | On chip data recovery for non-volatile storage |
CN104681098A (zh) * | 2013-11-27 | 2015-06-03 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的修复方法 |
US20150221388A1 (en) * | 2014-02-06 | 2015-08-06 | Integrated Silicon Solution, Inc. | Abridged erase verify method for flash memory |
CN106158034A (zh) * | 2016-07-06 | 2016-11-23 | 北京兆易创新科技股份有限公司 | 一种存储单元的擦除方法 |
CN111724852A (zh) * | 2019-03-21 | 2020-09-29 | 三星电子株式会社 | 非易失性存储器件及其擦除方法 |
CN112086120A (zh) * | 2020-11-13 | 2020-12-15 | 深圳市芯天下技术有限公司 | 一种字线位线电压转换方法、电路及非型闪存 |
US11049578B1 (en) * | 2020-02-19 | 2021-06-29 | Sandisk Technologies Llc | Non-volatile memory with program verify skip |
-
2021
- 2021-06-30 CN CN202110734953.0A patent/CN113421607B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663909A (en) * | 1995-06-30 | 1997-09-02 | Hyundai Electronic Industries Co., Ltc. | Method of erasing a flash memory device |
US6498752B1 (en) * | 2001-08-27 | 2002-12-24 | Aplus Flash Technology, Inc. | Three step write process used for a nonvolatile NOR type EEPROM memory |
US20080219053A1 (en) * | 2007-03-07 | 2008-09-11 | Mosaid Technologies Incorporated | Partial block erase architecture for flash memory |
US20100061148A1 (en) * | 2008-09-08 | 2010-03-11 | Yukio Komatsu | Semiconductor memory device and data write method thereof |
US20130088919A1 (en) * | 2011-10-05 | 2013-04-11 | Min Su Kim | Non-volatile memory device and method of operating the same |
US20140075259A1 (en) * | 2012-09-13 | 2014-03-13 | Eugene Tam | On chip data recovery for non-volatile storage |
CN104681098A (zh) * | 2013-11-27 | 2015-06-03 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的修复方法 |
US20150221388A1 (en) * | 2014-02-06 | 2015-08-06 | Integrated Silicon Solution, Inc. | Abridged erase verify method for flash memory |
CN106158034A (zh) * | 2016-07-06 | 2016-11-23 | 北京兆易创新科技股份有限公司 | 一种存储单元的擦除方法 |
CN111724852A (zh) * | 2019-03-21 | 2020-09-29 | 三星电子株式会社 | 非易失性存储器件及其擦除方法 |
US11049578B1 (en) * | 2020-02-19 | 2021-06-29 | Sandisk Technologies Llc | Non-volatile memory with program verify skip |
CN112086120A (zh) * | 2020-11-13 | 2020-12-15 | 深圳市芯天下技术有限公司 | 一种字线位线电压转换方法、电路及非型闪存 |
Also Published As
Publication number | Publication date |
---|---|
CN113421607B (zh) | 2023-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9400705B2 (en) | Hardwired remapped memory | |
CN103473146A (zh) | 存储器控制方法、存储器控制器以及电子装置 | |
US8904097B2 (en) | Measure of health for writing to locations in flash | |
CN101847443B (zh) | 非易失性存储器器件和相关的编程方法 | |
CN103187102B (zh) | 半导体存储器测试方法和半导体存储器 | |
CN113035259A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
CN111785315B (zh) | 降低擦除干扰和擦除时间的方法、系统、存储介质及终端 | |
CN102929740A (zh) | 检测存储设备坏块的方法和装置 | |
US10176876B2 (en) | Memory control method and apparatus for programming and erasing areas | |
CN104969198A (zh) | 数据路径完整性验证 | |
CN101627445A (zh) | 测试装置 | |
CN102376362A (zh) | 应用于快闪存储器的方法与相关的控制器 | |
CN111831486B (zh) | 半导体装置和包括该半导体装置的半导体系统 | |
CN113421607A (zh) | 一种闪存的校验修复方法、装置和电子设备 | |
TWI442406B (zh) | 針對一快閃記憶體的控制器之錯誤管理機制來提升驗證效率之方法以及相關之記憶裝置及其控制器 | |
US20230268019A1 (en) | Method and device for testing memory chip | |
CN110444244A (zh) | 存储设备读错误纠错能力的测试装置 | |
CN102591738B (zh) | 数据管理方法、存储器控制器与嵌入式存储器储存装置 | |
CN111785316B (zh) | 一种克服擦除干扰的方法、系统、存储介质和终端 | |
CN110299181A (zh) | 非易失性存储器装置、其操作方法及数据存储装置 | |
CN112102875B (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
CN111785313B (zh) | 降低过擦除现象和擦除时间方法、系统、存储介质及终端 | |
CN104217757B (zh) | 非易失性存储器的编程方法 | |
CN115312100B (zh) | 一种后编程方法、擦除方法、装置、电子设备及存储介质 | |
CN116913349B (zh) | 擦除干扰检测方法、修复方法、装置、芯片及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |