CN113410308B - 一种金属-氧化物半导体场效应晶体管的检测系统 - Google Patents
一种金属-氧化物半导体场效应晶体管的检测系统 Download PDFInfo
- Publication number
- CN113410308B CN113410308B CN202110695821.1A CN202110695821A CN113410308B CN 113410308 B CN113410308 B CN 113410308B CN 202110695821 A CN202110695821 A CN 202110695821A CN 113410308 B CN113410308 B CN 113410308B
- Authority
- CN
- China
- Prior art keywords
- heat transfer
- region
- network model
- transfer network
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 230000005669 field effect Effects 0.000 title claims abstract description 22
- 238000001514 detection method Methods 0.000 title claims abstract description 15
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 21
- 150000004706 metal oxides Chemical class 0.000 title abstract description 21
- 238000012546 transfer Methods 0.000 claims abstract description 66
- 238000012937 correction Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 74
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 238000010586 diagram Methods 0.000 claims description 8
- 238000003708 edge detection Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 238000012935 Averaging Methods 0.000 claims description 4
- 238000007689 inspection Methods 0.000 claims description 4
- 238000012886 linear function Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种金属‑氧化物半导体场效应晶体管的检测系统，基于控制模块建立所述晶体管各个组成部分从上至下的第一传热网络模型；建立所述晶体管内各组成部分从下至上的第二传热网络模型；将所述第一传热网络模型与所述第二传热网络模型进行比较，得到比较值，在确定所述比较值等于0时，表示所述第一传热网络模型与所述第二传热网络模型均构建正确；反之，还需对所述第一传热网络模型和/或所述第二传热网络模型进行模型修正；在确定所述第一传热网络模型与所述第二传热网络模型均构建正确时，计算晶体管内各组成部分的温度信息控制显示模块显示出来。实现对晶体管的准确检测。
Description
技术领域
本发明涉及微电子技术领域，特别涉及一种金属-氧化物半导体场效应晶体管的检测系统。
背景技术
目前，随着模拟电路技术及数字电路技术的不断发展，金属-氧化物半导体场效应晶体管作为其中不可或缺的一部分也越来越受到人们的关注。根据第一个现有的高压-金属氧化物半导体场效应晶体管(MOSFET)，其漂移区位于具有相同导电类型的半导体衬底；栅极、源极和漏极位于具有的相反导电类型的外延膜中。高压MOSFET的源极区域位于与外延膜相同的导电类型的区域中。在与外延膜具有相同导电类型的区域下方，存在具有相同导电类型的埋层。根据第二个现有的高压-金属氧化物半导体场效应晶体管，该晶体管的栅极，源极和漏极区域位于与半导体衬底导电性相反类型的漂移区中。源极区域位于与衬底具有相同导电类型的高压MOSFET中。
现有技术中存在以下问题：1、掺杂埋层和外延膜的存在使制造高压晶体管的工艺过程复杂化；2、由于重掺杂埋层附近的高电场强度，使得晶体管漏源极之间的击穿电压降低；3、第二个现有的晶体管的衬底具有相同类型导电性的区域与衬底短路，这将限制晶体管的源极电压不得高于衬底的电压，因为与晶体管的衬底具有相同导电性的区域与衬底之间的击穿电压为零。同时现有技术中不能实现对晶体管的准确检测。
发明内容
本发明旨在至少一定程度上解决上述技术中的技术问题之一。为此，本发明的目的在于提出一种金属-氧化物半导体场效应晶体管的检测系统。
为达到上述目的，本发明实施例提出了一种金属-氧化物半导体场效应晶体管的检测系统，晶体管包括：第一局部氧化物、第二局部氧化物、多晶硅总线区、第一栅极氧化物、第二栅极氧化物、基极、源极、多晶硅栅极、漂移区域、P-衬底及漏极；其中，
所述P-衬底作为第二导电类型，设置在最底部；
所述漂移区域作为第一导电类型，设置在所述P-衬底中；
所述基极作为第二导电类型，设置在距离所述漂移区域的左端的L处且与所述漂移区域重叠；
所述源极作为第一导电类型，设置在所述基极内；
在所述漂移区域上设置第一局部氧化物及第二局部氧化物；
在所述基极上方的两侧设置第一栅极氧化物与第二栅极氧化物，所述第一栅极氧化物上方设置所述多晶硅总线区；所述第二栅极氧化物上方设置所述多晶硅栅极；
所述第一局部氧化物与所述多晶硅总线区部分接触；
所述第二局部氧化物与所述多晶硅栅极部分接触；
在所述第二局部氧化物的右侧设置所述漏极，所述漏极作为第一导电类型，设置在所述漂移区域内；
检测系统包括：
控制模块，用于：
建立所述晶体管内各组成部分从上至下的第一传热网络模型；
其中，W(s)为第一传热网络模型；ri为从上至下的第i个组成部分的热阻；ti为从上至下的第i个组成部分的传热时间；s为晶体管内各组成部分的材料系数；N为晶体管内组成部分的总个数。
建立所述晶体管内各组成部分从下至上的第二传热网络模型；
其中，U(s)为第二传热网络模型；C1为从下至上的第一个组成部分的热容值；R1为从下至上的第一个组成部分的热阻；RN为从下至上的第N个组成部分的热阻；
将所述第一传热网络模型与所述第二传热网络模型进行比较，得到比较值，在确定所述比较值等于0时，表示所述第一传热网络模型与所述第二传热网络模型均构建正确；反之，还需对所述第一传热网络模型和/或所述第二传热网络模型进行模型修正；
其中，Q为比较值；sgn为符号函数；exp为对数函数；f为晶体管的通断频率；U1为集射工作电压；U0为晶体管的额定电压；
在确定所述第一传热网络模型与所述第二传热网络模型均构建正确时，计算晶体管内各组成部分的温度信息控制显示模块显示出来。
根据本发明的一些实施例，还包括：
厚度检测模块，用于：
向所述第一局部氧化物的上表面发送第一激光脉冲，获取所述第一激光脉冲经所述上表面反射后的第一飞行时间；
向所述第一局部氧化物的下表面发送第二激光脉冲，获取所述第二激光脉冲经所述下表面反射后的第二飞行时间；
根据所述第一飞行时间及所述第二飞行时间，计算所述第一局部氧化物的厚度，在确定所述厚度小于预设厚度时，发出报警提示；
所述计算所述第一局部氧化物的厚度d：
其中，T1为第一飞行时间；T2为第二飞行时间；λ为第一局部氧化物的折射率；c为光速。
根据本发明的一些实施例，还包括：
获取模块，用于获取所述第一栅极氧化物在厚度方向的图像，作为待检测图像；
图像处理模块，与所述获取模块连接，用于：
接收所述获取模块发送的待检测图像，对所述待检测图像进行灰度化处理，得到灰度图像，基于线性函数对所述灰度图像进行线性扩展，对所述灰度图像中像素点的灰度进行拉伸，得到对比度增强图像；
对所述对比度增强图像基于小波阈值进行降噪处理，得到降噪图像；
基于Canny算子边缘检测算法对所述降噪图像进行边缘检测，生成边缘线，得到边缘框图；
在所述边缘框图的竖直方向上，随机划分A个宽度为a的区域；
分别获取每一个区域内包括的像素点的数量；
获取目标区域包括的像素点的数量；所述目标区域的宽度为a，长度为b；
根据每一个区域内包括的像素点的数量及目标区域包括的像素点的数量，分别确定每一个区域的长度，在确定每一个区域的长度均在预设长度范围内时，对每一个区域的长度求平均，得到平均长度，进而得到所述第一栅极氧化物的厚度。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1是根据本发明一个实施例的一种金属-氧化物半导体场效应晶体管的剖面示意图。
附图标记：
第一局部氧化物1、多晶硅总线区2、第一栅极氧化物3、基极4、源极5、第二栅极氧化物6、多晶硅栅极7、漂移区域8、P-衬底9、第二局部氧化物10、漏极11。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
如图1所示，本发明实施例提出了一种金属-氧化物半导体场效应晶体管，包括：第一局部氧化物1、第二局部氧化物10、多晶硅总线区2、第一栅极氧化物3、第二栅极氧化物6、基极4、源极5、多晶硅栅极7、漂移区域8、P-衬底9及漏极11；其中，
所述P-衬底9作为第二导电类型，设置在最底部；
所述漂移区域8作为第一导电类型，设置在所述P-衬底9中；
所述基极4作为第二导电类型，设置在距离所述漂移区域8的左端的L处且与所述漂移区域8重叠；
所述源极5作为第一导电类型，设置在所述基极4内；
在所述漂移区域8上设置第一局部氧化物1及第二局部氧化物10；
在所述基极4上方的两侧设置第一栅极氧化物3与第二栅极氧化物6，所述第一栅极氧化物3上方设置所述多晶硅总线区2；所述第二栅极氧化物6上方设置所述多晶硅栅极7；
所述第一局部氧化物1与所述多晶硅总线区2部分接触；
所述第二局部氧化物10与所述多晶硅栅极7部分接触；
在所述第二局部氧化物10的右侧设置所述漏极11，所述漏极11作为第一导电类型，设置在所述漂移区域8内。
根据本发明的一些实施例，所述漂移区域8的深度为8um。
根据本发明的一些实施例，所述第一局部氧化物1及所述第二局部氧化物10的厚度为1.2um。
根据本发明的一些实施例，所述漂移区域8内掺杂硼离子。
根据本发明的一些实施例，所述第一栅极氧化物3及所述第二栅极氧化物6的厚度为0.042um。
根据本发明的一些实施例，所述漏极11-源极5的击穿电压大于650V，所述源极5相对于所述P-衬底9的击穿电压大于30V。
本发明提出的一种金属-氧化物半导体场效应晶体管，该晶体管包含位于与半导体衬底(P-衬底9)相反类型导电性的区域的载流子漂移区(即漂移区域8)，其栅区，漏区和源区位于与衬底相同类型的导电性的高压MOSFET的区域，即均为第一导电类型，为了增加与P-衬底9相同导电类型的区域和P-衬底9之间的击穿电压，与P-衬底9相同导电类型的区域和漂移区域8重叠。多晶硅总线电连接到与P-衬底9相同类型导电性的区域，并且在其与P-衬底9具有相同类型的导电性的区域重叠的区域覆盖漂移区域8。
为了使高压MOSFET正常工作，源区(源极5所在区域)与P-衬底9相同导电类型的区域被电短路，通过防止源区与基区PN结的正向偏置(与P-衬底9电导率相同的区域)来防止寄生双极性晶体管源区基区(与P-衬底9电导率相同的区域)漂移区的导通。寄生双极晶体管的导通会急剧降低高压MOSFET的漏极11-源极5的击穿电压。由于与P-衬底9相同类型区域和P-衬底9具有的导电性，并且源极5电短路到与P-衬底9相同导电类型的区域，因此施加到源极5的电压总是对应P-衬底9上的电压。通常P-衬底9电压为零。因此，不可能将源极5的电势提高到零以上。为了能够将源极5的电位升高到P-衬底9的电位之上，必须将与P-衬底9相同导电类型的区域和P-衬底9本身进行电隔离，即必须在与基极4相同的导电类型的区域与P-衬底9之间布置导电类型相反的区域，例如漂移区域8。然而，由于高压晶体管中的漂移区域8具有低的浓度杂质，这将导致寄生MOS晶体管的形成，并在与P-衬底9相同导电类型的区域和P-衬底9之间形成漏电通道。为了防止与P-衬底9相同导电类型的区域和P-衬底9之间的漏电，必须通过将与P-衬底9相同导电类型的区域的电位施加到栅极来锁定寄生MOSFET。因此，将与P-衬底9相同导电类型的区域和P-衬底9隔离，从而允许源级电位高于P-衬底9电位。
在本发明提出的一种金属-氧化物半导体场效应晶体管中，与P-衬底9相同导电类型的区域和漂移区域8重叠，将多晶硅总线电连接至与P-衬底9相同的导电类型的区域。并且在漂移区域8与P-衬底9相同类型的导电性区域重叠的地方覆盖漂移区域8，从而将P-衬底9和与P-衬底9相同导电类型的区域隔离，因此允许源极5电位升高到P-衬底9电位以上。
本发明提出的一种金属-氧化物半导体场效应晶体管与背景技术中提到的第二个现有的晶体管相比，与P-衬底9相同导电类型的区域和漂移区域8的重叠部分与多晶硅总线的添加(该多晶硅总线是寄生MOS晶体管的栅极)，该栅极连接到与P-衬底9具有相同导电类型的区域，并覆盖漂移区域8和与P-衬底9相同导电类型的区域相重叠的区域，让P-衬底9与P-衬底9具有相同导电类型的区域以及源极5与P-衬底9隔离，便于提高晶体管漏源极5之间的击穿电压及源极5相对于衬底的击穿电压，提高晶体管的耐用性，避免晶体管被轻易损坏，消除了因晶体管被击穿导致的安全隐患，同时降低了成本。
如图1所示，本发明提出的一种金属-氧化物半导体场效应晶体的第一导电类型源极5(N+)形成在第二类型导电型的基极4(P)区域中，而基极4区形成在第一导电类型的轻掺杂漂移区域8(N-)中，漂移区域8形成在第二类型导电型的轻掺杂衬底(P-)中并且在距离L处与基极4区重叠,在第一类电导型的漂移区域8上形成局部氧化物，在第二种导电类型的基极4区域上方生长栅极氧化物，在栅极氧化物上方生长高压MOSFET的多晶硅栅极7区域以及作为即作为寄生MOS晶体管的栅极的多晶硅总线区2，在低掺杂漂流区形成第一导电类型的漏极11区(N+)。
导电类型与高压MOSFET的P-衬底9相同的区域和漂移区域8的重叠，以及作为寄生MOS晶体管栅极的多晶硅总线的存在，使得有可能将与P-衬底9具有相同类型导电性的区域、高压MOS晶体管的源极5区域和P-衬底9隔离，从而可以将源极5的电位提高到P-衬底9的电位之上。
在一具体实施例中，晶体管是构成集成电路的元件之一，在掺杂硼的半导体衬底中，通过以1.25E12/cm2的剂量注入磷离子，形成深度为8微米的漂移区域8，通过热氧化法在漂移区域8上方形成厚度为1.2微米的局部氧化物。在漂移区域8中掺杂硼离子，形成与高压MOS晶体管的P-衬底9具有相同导电类型的区域。以这样的方式形成与P-衬底9相同的导电类型的区域，使得漂移区域8与P-衬底9相同的导电类型的区域重叠距离L。在与P-衬底9具有相同导电类型的区域上，通过热氧化形成42毫微米厚的栅极氧化物，在栅极氧化物上方形成高压MOSFET的多晶硅栅极7和寄生MOSFET的多晶硅栅极7。采用光刻工艺，通过离子注入的方法在该区域中注入磷杂质，在高压晶体管的基极4上形成晶体管的源极5，并且通过相同的离子注入形成晶体管的漏极11，使得晶体管的工艺流程简单化。
本发明提出的高压MOSFET设计可确保电路在漏极11和源极5在给定电压范围内工作，从而最终确保集成电路的性能，使芯片良率提高约70％。增加施加到高压晶体管结构的漏极11与源极5以及源极5与衬底之间电压的范围，从而保证了集成电路在要求的电源电压范围内工作。
在晶体管结构中，在漂移区域8与P-衬底9相同类型的导电性区域重叠的地方覆盖漂移区域8，从而将P-衬底9和与P-衬底9相同导电类型的区域隔离，因此允许源极5电位升高到衬底电位以上。
本发明公开的一种金属-氧化物半导体场效应晶体管，不仅可以用作分立器件，也可以用作制造各种大型集成电路的元件。
本发明所采用的方法不仅可以用于硅基的金属氧化物半导体场效应晶体管及相关的集成电路，也可以推广应用于其它类型的半导体器件与集成电路，如化合物半导体器件与集成电路。
本发明的推广应用关键点：
(1)根据产品应用的需要，如器件功率，导通电阻，击穿电压，漏电流，建立器件模型。
(2)根据器件模型确定所需采用的材料与器件类别以及相应的工艺流程，如采用硅基或化合物半导体材料(如氮化镓，砷化镓，碳化硅等)，采用常用金属氧化物半导体场效应晶体管，扩散型或横向扩散型金属氧化物半导体场效应(DMOS)器件或高电子迁移率晶体管(HEMT)等。
(3)对基于器件模型设计生产的器件进行全功率与频率范围的参数测试以确定器件的需改进环节，如低击穿电压的击穿电场分布等。
(4)根据器件的薄弱环节改进器件的总体或局部结构及相应的工艺流程，如对于低击穿电压，则可以采用本发明的方法通过改变器件结构及载流子浓度的梯度分布从而改变器件击穿电压的场强分布以达到增强器件性能的效果。
(5)将器件改进后的测试与分析结果反馈至器件模型，建立新的数据库及新的器件与电路模型。
根据本发明的一些实施例，金属-氧化物半导体场效应晶体管的检测系统，包括：
控制模块，用于：
建立所述晶体管内各组成部分从上至下的第一传热网络模型；
其中，W(s)为第一传热网络模型；ri为从上至下的第i个组成部分的热阻；ti为从上至下的第i个组成部分的传热时间；s为晶体管内各组成部分的材料系数；N为晶体管内组成部分的总个数。
建立所述晶体管内各组成部分从下至上的第二传热网络模型；
其中，U(s)为第二传热网络模型；C1为从下至上的第一个组成部分的热容值；R1为从下至上的第一个组成部分的热阻；RN为从下至上的第N个组成部分的热阻；
将所述第一传热网络模型与所述第二传热网络模型进行比较，得到比较值，在确定所述比较值等于0时，表示所述第一传热网络模型与所述第二传热网络模型均构建正确；反之，还需对所述第一传热网络模型和/或所述第二传热网络模型进行模型修正；
其中，Q为比较值；sgn为符号函数；exp为对数函数；f为晶体管的通断频率；U1为集射工作电压；U0为晶体管的额定电压；
在确定所述第一传热网络模型与所述第二传热网络模型均构建正确时，计算晶体管内各组成部分的温度信息控制显示模块显示出来。
上述技术方案的工作原理及有益效果：控制模块，用于：建立所述晶体管内各组成部分从上至下的第一传热网络模型；建立所述晶体管内各组成部分从下至上的第二传热网络模型；将所述第一传热网络模型与所述第二传热网络模型进行比较，得到比较值，在确定所述比较值等于0时，表示所述第一传热网络模型与所述第二传热网络模型均构建正确；反之，还需对所述第一传热网络模型和/或所述第二传热网络模型进行模型修正；在确定所述第一传热网络模型与所述第二传热网络模型均构建正确时，计算晶体管内各组成部分的温度信息控制显示模块显示出来。基于不同方向建立两个传热网络模型，所述传热网络模型表示热阻抗，基于第一传热网络模型与第二传热网络模型热阻抗恒等的原则，判断第一传热网络模型与第二传热网络模型是否构建正确，保证对晶体管内各组成部分构建的传热网络模型的正确性，便于准确计算出各组成部分的温度信息并显示出来，使得用户可以一目了然的了解晶体管内各组成部分的温度信息，便于及时发现异常组成部分，节省了维修时间，提高了维修效率，同时也降低了一定的安全隐患。
根据本发明的一些实施例，金属-氧化物半导体场效应晶体管的检测系统，还包括：
厚度检测模块，用于：
向所述第一局部氧化物的上表面发送第一激光脉冲，获取所述第一激光脉冲经所述上表面反射后的第一飞行时间；
向所述第一局部氧化物的下表面发送第二激光脉冲，获取所述第二激光脉冲经所述下表面反射后的第二飞行时间；
根据所述第一飞行时间及所述第二飞行时间，计算所述第一局部氧化物的厚度，在确定所述厚度小于预设厚度时，发出报警提示；
所述计算所述第一局部氧化物的厚度d：
其中，T1为第一飞行时间；T2为第二飞行时间；λ为第一局部氧化物的折射率；c为光速。
上述技术方案的工作原理及有益效果：厚度检测模块，用于：向所述第一局部氧化物的上表面发送第一激光脉冲，获取所述第一激光脉冲经所述上表面反射后的第一飞行时间；向所述第一局部氧化物的下表面发送第二激光脉冲，获取所述第二激光脉冲经所述下表面反射后的第二飞行时间；根据所述第一飞行时间及所述第二飞行时间，计算所述第一局部氧化物的厚度，在确定所述厚度小于预设厚度时，发出报警提示；对第一局部氧化物的厚度进行检测，保证晶体管的正常运行，避免因第一局部氧化物厚度不足导致的安全隐患，提高了晶体管的安全性及可靠性。
根据本发明的一些实施例，金属-氧化物半导体场效应晶体管的检测系统，还包括：
获取模块，用于获取所述第一栅极氧化物在厚度方向的图像，作为待检测图像；
图像处理模块，与所述获取模块连接，用于：
接收所述获取模块发送的待检测图像，对所述待检测图像进行灰度化处理，得到灰度图像，基于线性函数对所述灰度图像进行线性扩展，对所述灰度图像中像素点的灰度进行拉伸，得到对比度增强图像；
对所述对比度增强图像基于小波阈值进行降噪处理，得到降噪图像；
基于Canny算子边缘检测算法对所述降噪图像进行边缘检测，生成边缘线，得到边缘框图；
在所述边缘框图的竖直方向上，随机划分A个宽度为a的区域；
分别获取每一个区域内包括的像素点的数量；
获取目标区域包括的像素点的数量；所述目标区域的宽度为a，长度为b；
根据每一个区域内包括的像素点的数量及目标区域包括的像素点的数量，分别确定每一个区域的长度，在确定每一个区域的长度均在预设长度范围内时，对每一个区域的长度求平均，得到平均长度，进而得到所述第一栅极氧化物的厚度。
上述技术方案的工作原理及有益效果：获取模块，用于获取所述第一栅极氧化物在厚度方向的图像，作为待检测图像；图像处理模块接收所述获取模块发送的待检测图像，对所述待检测图像进行灰度化处理，得到灰度图像，基于线性函数对所述灰度图像进行线性扩展，对所述灰度图像中像素点的灰度进行拉伸，得到对比度增强图像；对所述对比度增强图像基于小波阈值进行降噪处理，得到降噪图像；减少图像中的噪声对后续计算厚度的影响。基于Canny算子边缘检测算法对所述降噪图像进行边缘检测，生成边缘线，得到边缘框图；准确确定第一栅极氧化物在侧面的边缘线，在所述边缘框图的竖直方向上，随机划分A个宽度为a的区域；分别获取每一个区域内包括的像素点的数量；获取目标区域包括的像素点的数量；所述目标区域的宽度为a，长度为b；根据每一个区域内包括的像素点的数量及目标区域包括的像素点的数量，分别确定每一个区域的长度，在确定每一个区域的长度均在预设长度范围内时，对每一个区域的长度求平均，得到平均长度，进而得到所述第一栅极氧化物的厚度。根据每一个区域内包括的像素点的数量及目标区域包括的像素点的数量的比值及长度b，分别确定每一个区域的长度。基于图像识别技术，准确确定每一个区域的长度，然后求平均，进而准确确定第一栅极氧化物的厚度，检测晶体管中第一栅极氧化物的厚度，判断所述第一栅极氧化物是否发生异常，便于及时进行维修。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (3)
1.一种金属-氧化物半导体场效应晶体管的检测系统，其特征在于，所述晶体管包括：第一局部氧化物、第二局部氧化物、多晶硅总线区、第一栅极氧化物、第二栅极氧化物、基极、源极、多晶硅栅极、漂移区域、P-衬底及漏极；其中，
所述P-衬底作为第二导电类型，设置在最底部；
所述漂移区域作为第一导电类型，设置在所述P-衬底中；
所述基极作为第二导电类型，设置在距离所述漂移区域的左端的L处且与所述漂移区域重叠；
所述源极作为第一导电类型，设置在所述基极内；
在所述漂移区域上设置第一局部氧化物及第二局部氧化物；
在所述基极上方的两侧设置第一栅极氧化物与第二栅极氧化物，所述第一栅极氧化物上方设置所述多晶硅总线区；所述第二栅极氧化物上方设置所述多晶硅栅极；
所述第一局部氧化物与所述多晶硅总线区部分接触；
所述第二局部氧化物与所述多晶硅栅极部分接触；
在所述第二局部氧化物的右侧设置所述漏极，所述漏极作为第一导电类型，设置在所述漂移区域内；
检测系统包括：
控制模块，用于：
建立所述晶体管各个组成部分从上至下的第一传热网络模型；
其中，W(s)为第一传热网络模型；ri为从上至下的第i个组成部分的热阻；ti为从上至下的第i个组成部分的传热时间；s为晶体管内各组成部分的材料系数；N为晶体管内组成部分的总个数；
建立所述晶体管内各组成部分从下至上的第二传热网络模型；
其中，U(s)为第二传热网络模型；C1为从下至上的第一个组成部分的热容值；R1为从下至上的第一个组成部分的热阻；RN为从下至上的第N个组成部分的热阻；
将所述第一传热网络模型与所述第二传热网络模型进行比较，得到比较值，在确定所述比较值等于0时，表示所述第一传热网络模型与所述第二传热网络模型均构建正确；反之，还需对所述第一传热网络模型和/或所述第二传热网络模型进行模型修正；
其中，Q为比较值；sgn为符号函数；exp为对数函数；f为晶体管的通断频率；U1为集射工作电压；U0为晶体管的额定电压；
在确定所述第一传热网络模型与所述第二传热网络模型均构建正确时，计算晶体管内各组成部分的温度信息控制显示模块显示出来。
2.如权利要求1所述的金属-氧化物半导体场效应晶体管的检测系统，其特征在于，还包括：
厚度检测模块，用于：
向所述第一局部氧化物的上表面发送第一激光脉冲，获取所述第一激光脉冲经所述上表面反射后的第一飞行时间；
向所述第一局部氧化物的下表面发送第二激光脉冲，获取所述第二激光脉冲经所述下表面反射后的第二飞行时间；
根据所述第一飞行时间及所述第二飞行时间，计算所述第一局部氧化物的厚度，在确定所述厚度小于预设厚度时，发出报警提示；
所述计算所述第一局部氧化物的厚度d：
其中，T1为第一飞行时间；T2为第二飞行时间；λ为第一局部氧化物的折射率；c为光速。
3.如权利要求1所述的金属-氧化物半导体场效应晶体管的检测系统，其特征在于，还包括：
获取模块，用于获取所述第一栅极氧化物在厚度方向的图像，作为待检测图像；
图像处理模块，与所述获取模块连接，用于：
接收所述获取模块发送的待检测图像，对所述待检测图像进行灰度化处理，得到灰度图像，基于线性函数对所述灰度图像进行线性扩展，对所述灰度图像中像素点的灰度进行拉伸，得到对比度增强图像；
对所述对比度增强图像基于小波阈值进行降噪处理，得到降噪图像；
基于Canny算子边缘检测算法对所述降噪图像进行边缘检测，生成边缘线，得到边缘框图；
在所述边缘框图的竖直方向上，随机划分A个宽度为a的区域；
分别获取每一个区域内包括的像素点的数量；
获取目标区域包括的像素点的数量；所述目标区域的宽度为a，长度为b；
根据每一个区域内包括的像素点的数量及目标区域包括的像素点的数量，分别确定每一个区域的长度，在确定每一个区域的长度均在预设长度范围内时，对每一个区域的长度求平均，得到平均长度，进而得到所述第一栅极氧化物的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110695821.1A CN113410308B (zh) | 2021-06-23 | 2021-06-23 | 一种金属-氧化物半导体场效应晶体管的检测系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110695821.1A CN113410308B (zh) | 2021-06-23 | 2021-06-23 | 一种金属-氧化物半导体场效应晶体管的检测系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113410308A CN113410308A (zh) | 2021-09-17 |
| CN113410308B true CN113410308B (zh) | 2022-02-11 |
Family
ID=77682656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110695821.1A Active CN113410308B (zh) | 2021-06-23 | 2021-06-23 | 一种金属-氧化物半导体场效应晶体管的检测系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113410308B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118112307A (zh) * | 2024-04-17 | 2024-05-31 | 杭州元芯半导体科技有限公司 | 开关电源的电流采样电路和电流采样方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8575693B1 (en) * | 2012-05-24 | 2013-11-05 | Richtek Technology Corporation | Double diffused metal oxide semiconductor device |
| CN103115575B (zh) * | 2013-01-16 | 2015-11-11 | 河北工业大学 | SiO2薄膜厚度的测量方法 |
| US9778194B2 (en) * | 2014-07-16 | 2017-10-03 | Purdue Research Foundation | In-situ combined sensing of uniaxial nanomechanical and micromechanical stress with simultaneous measurement of surface temperature profiles by raman shift in nanoscale and microscale structures |
| CN105720099A (zh) * | 2014-12-02 | 2016-06-29 | 无锡华润上华半导体有限公司 | N型横向双扩散金属氧化物半导体场效应管 |
| US9627528B2 (en) * | 2015-09-11 | 2017-04-18 | Macronix International Co., Ltd. | Semiconductor device having gate structures and manufacturing method thereof |
| US10199496B2 (en) * | 2016-03-11 | 2019-02-05 | Mediatek Inc. | Semiconductor device capable of high-voltage operation |
| CN106326532B (zh) * | 2016-08-12 | 2019-07-09 | 中国人民解放军海军工程大学 | Igbt传热多时间尺度模型建模方法 |
| TWI665802B (zh) * | 2018-08-08 | 2019-07-11 | 立錡科技股份有限公司 | 高壓元件及其製造方法 |
| CN109917266A (zh) * | 2019-04-16 | 2019-06-21 | 南方电网科学研究院有限责任公司 | 一种测试绝缘双极型晶体管芯片的方法、装置及设备 |
| CN112670962B (zh) * | 2020-12-23 | 2023-03-24 | 日立楼宇技术（广州）有限公司 | 一种igbt过温保护方法、系统、装置及存储介质 |
-
2021
- 2021-06-23 CN CN202110695821.1A patent/CN113410308B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113410308A (zh) | 2021-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10121866B2 (en) | Semiconductor device | |
| US9748378B2 (en) | Semiconductor device, integrated circuit and method of manufacturing a semiconductor device | |
| US9917163B2 (en) | Semiconductor device comprising a field effect transistor and method of manufacturing the semiconductor device | |
| US20210035974A1 (en) | HVMOS Reliability Evaluation using Bulk Resistances as Indices | |
| KR100299554B1 (ko) | 저전압측방dmos장치의드레인신장영역및그형성방법 | |
| CN113410308B (zh) | 一种金属-氧化物半导体场效应晶体管的检测系统 | |
| US9520493B1 (en) | High voltage integrated circuits having improved on-resistance value and improved breakdown voltage | |
| US7224025B2 (en) | Isolated LDMOS IC technology | |
| CN102364682B (zh) | 垂直双扩散mos晶体管测试结构及形成方法、测试方法 | |
| CN104584218B (zh) | 具有由沟槽隔离限定的jfet宽度的半导体器件 | |
| Zhu et al. | Characterization and analysis on performance and avalanche reliability of SiC MOSFETs with varied JFET region width | |
| JP7127389B2 (ja) | 炭化珪素半導体装置 | |
| CN102520331B (zh) | 用于sti型ldmos器件的界面陷阱测试方法 | |
| Brisbin et al. | Hot carrier reliability of N-LDMOS transistor arrays for power BiCMOS applications | |
| JP2003509867A (ja) | 半導体装置 | |
| US6281549B1 (en) | MOSFET component | |
| US20090050961A1 (en) | Semiconductor Device | |
| US7268003B2 (en) | Method of evaluating semiconductor device | |
| Ruch et al. | Charge Pumping of Low-Voltage Silicon Trench Powers MOSFETs | |
| JPH11330451A (ja) | 半導体装置 | |
| US9825170B2 (en) | Semiconductor device comprising a transistor array and a termination region and method of manufacturing such a semiconductor device | |
| JP3736962B2 (ja) | 評価用半導体装置及びそれを用いたデバイスパラメータ抽出装置 | |
| CN105322023B (zh) | 结场效晶体管 | |
| CN211507573U (zh) | 一种功率器件芯片耐压测试结构 | |
| US11662371B2 (en) | Semiconductor devices for improved measurements and related methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |