CN113410298A - 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法 - Google Patents

一种具有表面耐压结构的n沟道LDMOS器件及其制备方法 Download PDF

Info

Publication number
CN113410298A
CN113410298A CN202010179873.9A CN202010179873A CN113410298A CN 113410298 A CN113410298 A CN 113410298A CN 202010179873 A CN202010179873 A CN 202010179873A CN 113410298 A CN113410298 A CN 113410298A
Authority
CN
China
Prior art keywords
type
drift region
lightly doped
gate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010179873.9A
Other languages
English (en)
Other versions
CN113410298B (zh
Inventor
罗谦
文厚东
姜玄青
范镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010179873.9A priority Critical patent/CN113410298B/zh
Publication of CN113410298A publication Critical patent/CN113410298A/zh
Application granted granted Critical
Publication of CN113410298B publication Critical patent/CN113410298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种具有表面耐压结构的n沟道LDMOS器件，属于半导体技术领域。本发明针对n沟道LDMOS器件提出了一种表面超结结构，通过在器件漂移区表面制备梳指状的p型半导体条块，并将该p型半导体条块与栅极进行电学连接，可在关断条件下实现漂移区沟道大范围耗尽，该耗尽区可耐受较高电压，从而器件击穿特性得以增强。另一方面，与传统超结相比，梳指状p型表面耐压结构制备在漂移区表面，不用嵌入在器件漂移区内部，对工艺的要求降低。同时，由于和栅极连接的梳指状p型表面耐压结构仅覆盖小部分漂移区面积，当器件导通时，与其关联的寄生电阻和寄生电容也相对较小，这使得器件具有相对较好的直流导通特性和高频特性。

Description

一种具有表面耐压结构的n沟道LDMOS器件及其制备方法
技术领域
本发明属于半导体技术领域，具体涉及一种具有表面耐压结构的n沟道LDMOS器件及其制备方法。
背景技术
在射频、功率集成电路领域，器件的频率、耐压、导通电阻等特性是决定电路特性的重要性能指标。目前随着功率集成电路的集成度不断提高，其对电路及器件的各项特性的要求也越来越高。在射频功率器件中，LDMOS(横向扩散金属氧化物半导体场效应晶体管)器件相比其它功率器件，展现了高可靠性，高线性度等优良电学特性，以及与传统的CMOS工艺兼容的优点成为射频功率器件领域的研究热点，从而使如何提高LDMOS器件的频率、导通电阻、耐压等电学特性成为业界关注的焦点。
射频、功率集成电路的迅速发展也越来越需要能够满足更高频率，更大耐压特性的功率器件，并且随着器件尺寸的不断降低，在满足以上特性的同时，器件的可集成度也成为芯片制造的一个重要考虑因素。传统的超结LDMOS器件，如图1所示，消除了其高击穿电压和低导通电阻之间的矛盾，实现了阻型耐压层到结型耐压层的革命性转变。但是，在超结的工艺中，P区和N区的掺杂浓度和厚度都是严格控制的，这使得工艺条件变得苛刻。另一方面，超结结构的PN结面积受制于P区和N区的接触面积，所以由超结结构的引入而增加的寄生电容极大限制了LDMOS的交流特性。针对此问题，本发明提出了一种具有表面耐压结构的n沟道LDMOS器件，既能简化超结LDMOS的工艺，而且能够控制超结的结面面积，抑制寄生电容。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种具有表面耐压结构的n沟道LDMOS器件及其制备方法。
为解决上述技术问题，本发明实施例提供一种具有表面耐压结构的n沟道LDMOS器件，包括半导体衬底、n型轻掺杂漂移区、p型阱区、栅极结构、n型重掺杂源极和n型重掺杂漏极；
p型阱区位于所述半导体衬底的顶层一侧，n型轻掺杂漂移区位于所述半导体衬底的顶层另一侧；n型重掺杂漏极位于n型轻掺杂漂移区的顶层远离p型阱区的一侧，n型重掺杂源极位于p型阱区的顶层远离n型轻掺杂漂移区的一侧；栅极结构位于p型阱区上，且位于n型重掺杂源极和n型轻掺杂漂移区之间，所述栅极结构包括从下而上依次设置的栅氧化层和栅极；
还包括多个沿栅漏方向延伸的梳指状p型半导体块，多个p型半导体块位于n型轻掺杂漂移区上，且位于栅极结构和n型重掺杂漏极之间，所述多个p型半导体块与所述栅极进行电学连接，使所述多个p型半导体块与栅极相互连通，多个p型半导体块与n型重掺杂漏极间隔设置。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，所述多个p型半导体块之间设置绝缘介质。
进一步的，所述绝缘介质向所述漏极方向延伸并填充所述p型半导体块与所述n型重掺杂漏极之间的间隙。
进一步的，所述半导体衬底的导电类型为p型或n型。
为解决上述技术问题，本发明实施例提供了一种具有表面耐压结构的n沟道LDMOS器件的制备方法，包括以下步骤：
步骤1、采用光刻工艺和离子注入工艺在半导体衬底的顶层一侧形成p型阱区，在半导体衬底的顶层另一侧形成n型轻掺杂漂移区；
步骤2、采用氧化和淀积工艺依次形成栅氧化层和多晶硅，然后扩磷掺杂，刻蚀后在p型阱区靠近n型轻掺杂漂移区的一侧上形成栅氧化层和栅极；
步骤3、在p型阱区的另一侧注入磷杂质，横向扩散后形成n型重掺杂源极；
步骤4、在n型轻掺杂漂移区远离p型阱区的一侧中注入磷杂质以形成n型重掺杂漏极；
步骤5、在n型轻掺杂漂移区上方且在栅极与漏极之间形成p型Si层；
步骤6、图形化刻蚀p型Si层至n型轻掺杂漂移区表面，在n型轻掺杂漂移区上方形成多个均匀分布且沿着栅漏方向延伸的梳指状p型Si块，多个p型Si块与栅极进行电学连接，使所述多个p型Si块与栅极相互连通。
本发明的工作原理为：
本发明采用和栅极连接的梳指状p型表面耐压结构来控制LDMOS器件漂移区中的电场与电势分布，从而有效提升器件的击穿电压。与传统超结相比，梳指状p型表面耐压结构制备于漂移区表面，不用嵌入在器件漂移区内部，对工艺的要求降低。同时，p型表面耐压结构在漂移区表面形成pn结，其工作时不仅会诱使漂移区耗尽区向下往结面法向扩展，同时还会迫使漂移区耗尽区往两侧扩展，这大大促进了漂移区耗尽层的生成。由于传统超结中耗尽区只能沿结面法向扩展，上述结构相对而言具有更高的效率。需要特别指出的是，当器件正向工作时，由于上述pn结的耗尽区不会发生明显扩展，此时结面积较小，因而其引入的寄生电容相对较小。这与传统超结的情形有较大差异。传统超结的结面面积在器件正向工作与反向截止时均保持恒定，因而传统超结在器件正向工作时引入的寄生电容也十分显著。综上所述，相比传统超结，p型表面耐压结构具有工艺要求较低和寄生电容较小两方面的优势。
梳指状p型表面耐压结构的工作原理可描述如下：当器件关断时，当漏极上负电压增大时，和栅极接触的多个p型半导体块会被逐渐耗尽，这一耗尽区中的固定正电荷会对漂移区的电荷有耗尽作用。在这一过程中，多个p型半导体块下方的漂移区会首先耗尽。随着漏极负压进一步增大，和栅连接的梳指状p型表面耐压结构的梳指间隙区域下方的漂移区也会被逐步耗尽。如果和栅连接的梳指状p型表面耐压结构的掺杂浓度适当，就可以使得和栅连接的梳指状p型半导体块与梳指间隙区域下方的漂移区同时耗尽。这样，LDMOS器件的源漏之间的多个p型半导体块及其下方延伸区域形成了一个较大的耗尽区，该耗尽区可以承受较高的电压，其直接结果是器件耐压得以提高。
当器件导通时，和栅连接的梳指状p型表面耐压结构的梳指间隙区域下方的漂移区未受到多个p型半导体块的影响，具有较高的电子浓度，因而是良好的导电通路，这保证了器件导通电阻不会因采用耐压结构而显著劣化。另一方面，由于和栅连接的梳指状p型表面耐压结构仅覆盖小部分漂移区面积，其引入的寄生电容也相对较小。由于采用了该耐压结构的器件具有较小的导通电阻和附加电容，这使得其具有较好的高频特性。
本发明的有益效果是：本发明提出的LDMOS器件，可以有效提高n沟道LDMOS器件的击穿电压，在保证高击穿电压的同时实现了较小的导通电阻和耐压结构寄生电容，相比于横向超结LDMOS器件，本发明具有导通电阻低、寄生电容小的优势，适用于对于输出功率和工作频率均有较高要求的应用领域。
附图说明
图1为传统的n沟道LDMOS器件的结构示意图；
图2为本发明实施例1的一种具有表面耐压结构的n沟道LDMOS器件的结构示意图；
图3为本发明实施例2的一种具有表面耐压结构的n沟道LDMOS器件的结构示意图；
图4为本发明实施例3的一种具有表面耐压结构的n沟道LDMOS器件的结构示意图；
图5为本发明实施例4的一种具有表面耐压结构的n沟道LDMOS器件的结构示意图；
图6为本发明实施例1的一种具有表面耐压结构的n沟道LDMOS器件中多个p型半导体块8下方的漂移区形成耗尽区的结构示意图；
图7为本发明实施例1的一种具有表面耐压结构的n沟道LDMOS器件中多个p型半导体块8下方以及多个p型半导体块8之间的间隙区域下方的漂移区同时形成耗尽区的结构示意图；
图8-图13为本发明实施例5的一种具有表面耐压结构的n沟道LDMOS器件的制备方法的结构示意图。
附图中，各标号所代表的部件列表如下：
1、半导体衬底，2、n型轻掺杂漂移区，3、p型阱区，4、栅氧化层，5、栅极，6、n型重掺杂源极，7、n型重掺杂漏极，8、p型半导体块，9、绝缘介质。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图2所示，本发明实施例1提供的一种具有表面耐压结构的n沟道LDMOS器件，包括半导体衬底1、n型轻掺杂漂移区2、p型阱区3、栅极结构、n型重掺杂源极6和n型重掺杂漏极7；
p型阱区3位于所述半导体衬底1的顶层一侧，n型轻掺杂漂移区2位于所述半导体衬底1的顶层另一侧；n型重掺杂漏极7位于n型轻掺杂漂移区2的顶层远离p型阱区3的一侧，n型重掺杂源极6位于p型阱区3的顶层远离n型轻掺杂漂移区2的一侧；栅极结构位于p型阱区3上，且位于n型重掺杂源极6和n型轻掺杂漂移区2之间，所述栅极结构包括从下而上依次设置的栅氧化层4和栅极5；
还包括多个沿栅漏方向延伸的梳指状p型半导体块8，多个p型半导体块8位于n型轻掺杂漂移区2上，且位于栅极结构和n型重掺杂漏极7之间，所述多个p型半导体块(8)与所述栅极(5)进行电学连接，使所述多个p型半导体块(8)与栅极(5)相互连通，多个p型半导体块8与n型重掺杂漏极7间隔设置。
如图3所示，本发明实施例2提供的一种具有表面耐压结构的n沟道LDMOS器件，是在实施例1的基础上，在所述多个p型半导体块8之间设置绝缘介质9。
如图4所示，本发明实施例3提供的一种具有表面耐压结构的n沟道LDMOS器件，是在实施例2的基础上，使所述绝缘介质9向所述漏极7方向延伸并填充所述p型半导体块8与所述n型重掺杂漏极7之间的部分间隙。
如图5所示，本发明实施例4提供的一种具有表面耐压结构的n沟道LDMOS器件，是在实施例2的基础上，使所述绝缘介质9向所述漏极7方向延伸并填充所述p型半导体块8与所述n型重掺杂漏极7之间的全部间隙。
可选地，所述半导体衬底1的导电类型为p型或n型。
下面结合图6和图7详细说明本发明的工作过程：
对于传统的n沟道LDMOS器件，当漏极施加大的负电压时，由于栅漏之间的漂移区难以完全耗尽，造成电压主要降落在栅极边缘附近，这就会形成很大的电场峰，使得器件击穿。
本发明提出的一种含和栅连接的梳指状p型表面耐压结构的n沟道LDMOS器件，该器件在栅极5与漏极7之间设置了多个p型半导体块8。随着漏极上负电压的增大，多个p型半导体块8下方的漂移区会率先耗尽，如图6所示。当负漏压足够大时，各个p型半导体块下方的耗尽区会向四周扩展，使得整个梳指状表面耐压结构及其间隙下方区域的二维空穴气也被耗尽，耗尽区逐渐扩展直到相连形成一个近似为矩形的大片耗尽区，如图7所示。这个新形成的耗尽区可以起到耐压的作用，由于梳指状p型表面耐压结构与栅极电学连接，使得原本集中降落在栅极边缘的电压分布区域得到极大的扩展，使栅漏之间的漂移区电场峰得到有效抑制，从而提高器件的击穿电压，使器件的耐压能力得以大幅提升。
如图8-13所示，本发明实施例5提供的一种具有表面耐压结构的n沟道LDMOS器件的制备方法，包括以下步骤：
步骤1、采用光刻工艺和离子注入工艺在半导体衬底1的顶层一侧形成p型阱区3，在半导体衬底1的顶层另一侧形成n型轻掺杂漂移区2，如图8所示；
步骤2、采用氧化和淀积工艺依次形成栅氧化层和多晶硅，然后扩磷掺杂，刻蚀后在p型阱区3靠近n型轻掺杂漂移区2的一侧上形成栅氧化层4和栅极5，如图9所示；
步骤3、在p型阱区3的另一侧注入磷杂质，横向扩散后形成n型重掺杂源极6，如图10所示；
步骤4、在n型轻掺杂漂移区2远离p型阱区3的一侧中注入磷杂质以形成n型重掺杂漏极7，如图11所示；
步骤5、在n型轻掺杂漂移区2上方且在栅极与漏极之间形成p型Si层，如图12所示；
步骤6、图形化刻蚀p型Si层至n型轻掺杂漂移区2表面，在n型轻掺杂漂移区2上方形成多个均匀分布且沿着栅漏方向延伸的梳指状p型Si块，多个p型Si块与栅极5进行电学连接，使所述多个p型Si块与栅极5相互连通，如图13所示。
上述实施例中，所述半导体衬底1为(001)晶向的N型衬底。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种具有表面耐压结构的n沟道LDMOS器件，包括半导体衬底(1)、n型轻掺杂漂移区(2)、p型阱区(3)、栅极结构、n型重掺杂源极(6)和n型重掺杂漏极(7)；
p型阱区(3)位于所述半导体衬底(1)的顶层一侧，n型轻掺杂漂移区(2)位于所述半导体衬底(1)的顶层另一侧；n型重掺杂漏极(7)位于n型轻掺杂漂移区(2)的顶层远离p型阱区(3)的一侧，n型重掺杂源极(6)位于p型阱区(3)的顶层远离n型轻掺杂漂移区(2)的一侧；栅极结构位于p型阱区(3)上，且位于n型重掺杂源极(6)和n型轻掺杂漂移区(2)之间，所述栅极结构包括从下而上依次设置的栅氧化层(4)和栅极(5)；
其特征在于，还包括多个沿栅漏方向延伸的梳指状p型半导体块(8)，多个p型半导体块(8)位于n型轻掺杂漂移区(2)上，且位于栅极结构和n型重掺杂漏极(7)之间，所述多个p型半导体块(8)与所述栅极(5)进行电学连接，使所述多个p型半导体块(8)与栅极(5)相互连通，多个p型半导体块(8)与n型重掺杂漏极(7)间隔设置。
2.根据权利要求1所述的一种具有表面耐压结构的n沟道LDMOS器件，其特征在于，所述多个p型半导体块(8)之间设置绝缘介质(9)。
3.根据权利要求1所述的一种具有表面耐压结构的n沟道LDMOS器件，其特征在于，所述绝缘介质(9)向所述漏极(7)方向延伸并填充所述p型半导体块(8)与所述n型重掺杂漏极(7)之间的间隙。
4.根据权利要求1所述的一种具有表面耐压结构的n沟道LDMOS器件，其特征在于，所述半导体衬底(1)的导电类型为p型或n型。
5.一种具有表面耐压结构的n沟道LDMOS器件的制备方法，其特征在于，包括以下步骤：
步骤1、采用光刻工艺和离子注入工艺在半导体衬底(1)的顶层一侧形成p型阱区(3)，在半导体衬底(1)的顶层另一侧形成n型轻掺杂漂移区(2)；
步骤2、采用氧化和淀积工艺依次形成栅氧化层和多晶硅，然后扩磷掺杂，刻蚀后在p型阱区(3)靠近n型轻掺杂漂移区(2)的一侧上形成栅氧化层(4)和栅极(5)；
步骤3、在p型阱区(3)的另一侧注入磷杂质，横向扩散后形成n型重掺杂源极(6)；
步骤4、在n型轻掺杂漂移区(2)远离p型阱区(3)的一侧中注入磷杂质以形成n型重掺杂漏极(7)；
步骤5、在n型轻掺杂漂移区(2)上方且在栅极与漏极之间形成p型Si层；
步骤6、图形化刻蚀p型Si层至n型轻掺杂漂移区(2)表面，在n型轻掺杂漂移区(2)上方形成多个均匀分布且沿着栅漏方向延伸的梳指状p型Si块，多个p型Si块与栅极(5)进行电学连接，使所述多个p型Si块与栅极(5)相互连通。
CN202010179873.9A 2020-03-16 2020-03-16 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法 Active CN113410298B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010179873.9A CN113410298B (zh) 2020-03-16 2020-03-16 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010179873.9A CN113410298B (zh) 2020-03-16 2020-03-16 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113410298A true CN113410298A (zh) 2021-09-17
CN113410298B CN113410298B (zh) 2023-04-25

Family

ID=77675731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010179873.9A Active CN113410298B (zh) 2020-03-16 2020-03-16 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113410298B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835836A (zh) * 2015-05-22 2015-08-12 西安电子科技大学 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管
CN107546222A (zh) * 2016-06-24 2018-01-05 英飞凌科技股份有限公司 包括ldmos晶体管的半导体装置
CN109065627A (zh) * 2018-08-21 2018-12-21 电子科技大学 一种具有多晶硅岛的ldmos器件
US10529812B1 (en) * 2018-10-10 2020-01-07 Texas Instruments Incorporated Locos with sidewall spacer for transistors and other devices
CN110660851A (zh) * 2019-10-08 2020-01-07 电子科技大学 一种高压n沟道HEMT器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835836A (zh) * 2015-05-22 2015-08-12 西安电子科技大学 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管
CN107546222A (zh) * 2016-06-24 2018-01-05 英飞凌科技股份有限公司 包括ldmos晶体管的半导体装置
CN109065627A (zh) * 2018-08-21 2018-12-21 电子科技大学 一种具有多晶硅岛的ldmos器件
US10529812B1 (en) * 2018-10-10 2020-01-07 Texas Instruments Incorporated Locos with sidewall spacer for transistors and other devices
CN110660851A (zh) * 2019-10-08 2020-01-07 电子科技大学 一种高压n沟道HEMT器件

Also Published As

Publication number Publication date
CN113410298B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
US9093522B1 (en) Vertical power MOSFET with planar channel and vertical field plate
US20170330962A1 (en) Power mosfet having planar channel, vertical current path, and top drain electrode
US10211333B2 (en) Scalable SGT structure with improved FOM
WO2018164817A1 (en) Vertical power mos-gated device with high dopant concentration n-well below p-well and with floating p-islands
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
CN110649096B (zh) 一种高压n沟道HEMT器件
CN110534514B (zh) 一种横向高压功率半导体器件的槽型终端结构
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN114664929B (zh) 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法
CN114784107B (zh) 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法
CN114784108A (zh) 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法
WO2018034818A1 (en) Power mosfet having planar channel, vertical current path, and top drain electrode
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN208422922U (zh) 一种优化开关速度的沟槽栅超结半导体器件
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN110649097A (zh) 一种高压p沟道HEMT器件
CN113410281B (zh) 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法
CN112993021B (zh) 横向双扩散金属氧化物半导体场效应管
CN113410298B (zh) 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法
CN113410300B (zh) 一种高耐压的p沟道LDMOS器件及其制备方法
CN107863378B (zh) 超结mos器件及其制造方法
CN114667609A (zh) 垂直场效应晶体管和用于构造其的方法
CN112002751A (zh) 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件
CN115020478B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN218215312U (zh) 一种非对称沟槽型碳化硅mosfet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant