CN113410202A - 引线框架及半导体芯片 - Google Patents
引线框架及半导体芯片 Download PDFInfo
- Publication number
- CN113410202A CN113410202A CN202110662104.9A CN202110662104A CN113410202A CN 113410202 A CN113410202 A CN 113410202A CN 202110662104 A CN202110662104 A CN 202110662104A CN 113410202 A CN113410202 A CN 113410202A
- Authority
- CN
- China
- Prior art keywords
- frame
- lead frame
- primary
- pin
- bearing part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 4
- 238000013461 design Methods 0.000 abstract description 3
- 238000005457 optimization Methods 0.000 abstract description 3
- 230000008719 thickening Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 239000010949 copper Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
本发明提供了一种引线框架及半导体芯片，所述引线框架包括用于承载霍尔芯片的承载部以及原边框架：所述承载部为U型导体；所述原边框架包含输入引脚与输出引脚，所述输入引脚与输出引脚分别与承载部的两端连接，用于导入检测电流。通过引线框架结构设计优化，将引脚相互连接且加厚，代替传统的电流导线，有效降低导线的阻抗，使框架内部结构可以通过100安培的电流，实现降低霍尔电流传感器体积，降低功耗的技术效果。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种引线框架及半导体芯片。
背景技术
现有技术中，多数类型的霍尔电流传感器是开环式和闭环式两种，其结构均存在中间穿孔的部分。
无论开环式或者闭环式的霍尔电流传感器，基本结构都是通过原边电流导线穿过环形磁芯中间孔这种结构，在环形磁芯中产生磁场，或者初级电流线绕圆形磁环产生磁场的方式来实现。
现有技术中霍尔电流传感器结构缺陷是：整个霍尔传感器模块三维尺寸大，原因是受限于圆形磁环的体积，加之初级电流线的直径以及外围辅助测试电路印制电路板的尺寸限制，无法将霍尔传感器模块做小。
霍尔电流传感器做成半导体集成电路，常规的SOP16封装和SOP8封装通过普通绝缘胶来达到芯片与引线框架之间绝缘隔离电压无法承受3kV、50HZ电流通过1分钟。
常规的SOP16封装和SOP8封装内部铜框架导线阻抗大、功耗大，无法解决过大电流工作时散热问题。由于封装内部塑封材料和芯片的膨胀率相差巨大，在通过大电流工作时，产生高温的造成内部应力会影响产品的稳定性和可靠性。
发明内容
本发明所要解决的技术问题是霍尔电流传感器体积大、无法通过大电流的问题，提供一种引线框架及半导体芯片。
为了解决上述问题，本发明提供了一种引线框架，包括用于承载霍尔芯片的承载部以及原边框架：所述承载部为U型导体；所述原边框架包含输入引脚与输出引脚，所述输入引脚与输出引脚分别与承载部的两端连接，用于导入检测电流。
为了解决上述问题，本发明提供了一种半导体芯片，包括霍尔芯片和引线框架，所述引线框架包括用于承载所述霍尔芯片的承载部以及原边框架：所述承载部为U型导体；所述原边框架包含输入引脚与输出引脚，所述输入引脚与输出引脚分别与承载部的两端连接，用于导入检测电流。
本发明通过引线框架结构设计优化，将引脚相互连接且加厚，代替传统的电流导线，有效降低导线的阻抗，使框架内部结构可以通过100安培的电流，实现降低霍尔电流传感器体积，降低功耗的技术效果。
附图说明
附图1所示为本发明一种具体实施方式所述引线框架结构图。
附图2所示为本发明一种具体实施方式所述引线框架结构图。
附图3所示为本发明一种具体实施方式所述半导体芯片立体结构图。
附图4所示为本发明一种具体实施方式所述引线框架结构图。
附图5所示为本发明一种具体实施方式采用所述引线框架结构图。
附图6所示为本发明一种具体实施方式所述半导体芯片立体结构图。
附图7所示为本发明一种具体实施方式所述类锥形开槽与圆弧型开槽对比示意图。
具体实施方式
下面结合附图对本发明提供的一种引线框架的具体实施方式做详细说明。
附图1所示为本发明一种具体实施方式所述引线框架结构图。
所述引线框架，包括用于承载霍尔芯片的承载部103以及原边框架101：所述承载部103为U型导体；所述原边框架101包含输入引脚111与输出引脚112，所述输入引脚111与输出引脚112分别与承载部103的两端连接，用于导入检测电流。
在本具体实施方式中，所述原边框架101包含4个引脚，所述引脚之间相互连接。现有技术中原边框架引脚数量为8个，在本具体实施方式中，将原边框架相邻引脚两两合并，即为所述原边框架101，包含4个引脚，分别为输入引脚111，包含引脚106和引脚107，输出引脚112，包含引脚108和引脚109；所述引脚宽度的尺寸范围分别为引脚106宽度1.7mm-2.0mm，引脚107宽度1.5mm-1.8mm，引脚108宽度1.5mm-1.8mm，引脚109宽度1.7mm-2.0mm；所述原边框架101的厚度尺寸范围为0.45mm-0.52mm。在本发明的一个实施例中，优选引脚106宽度1.86mm、引脚107宽度1.65mm、引脚108宽度1.65mm、以及引脚109宽度1.86mm；所述原边框架101的厚度尺寸优选为0.5mm，这样合并后的单个引脚的截面积尺寸增大，单位面积内承受的过载电流增大。所述引脚106和引脚107作为电流输入端，所述引脚108和引脚109作为电流输出端，使原边框架101设计具有满足承受100A大电流，承受20kA8/20uS的浪涌电流承受能力。
所述引线框架还包括副边框架102，所述原边框架101中引脚的宽度大于副边框架的引脚宽度。在本发明的一个具体实施方式中，所述副边框架102包含8个引脚。单个所述引脚的宽度尺寸范围为0.5mm-0.7mm，厚度为0.45mm-0.52mm。在本发明的一个实施例中，单个所述引脚的宽度尺寸优选为0.6mm，厚度优选为0.5mm。通过将引脚相互连接且加厚，可以有效降低导线的阻抗。
所述承载部103为U型导体，在封装完成后可以起到托住霍尔芯片的作用，当电流通过原边框架101时，会产生一个垂直穿过霍尔芯片的磁场，被所述霍尔芯片接受，图中虚线框位置即为后续霍尔芯片的安装位置。
所述原边框架101承载部103下方具有类锥形开槽104。承载部103下方的类锥形开槽104的顶部开孔尺寸直径为0.42mm-0.58mm，顶部开孔的大小需与相应的霍尔芯片尺寸适配，在放置霍尔芯片后，所述承载部103U型导体尽量贴合霍尔芯片的三个边，达到使所述原边框架101与霍尔芯片贴合的效果。与其他形状的开槽对比，类锥形开槽能使所述承载部103U型导体尽量贴合霍尔芯片的三个边。附图7所示为本发明一种具体实施方式所述类锥形开槽与圆弧型开槽对比示意图。其中圆弧型开槽701仅能贴合霍尔芯片702的一个边；类锥形开槽703能够在保证一个边贴合霍尔芯片704的同时，另外两个边也尽量贴近所述霍尔芯片704。在本发明的一个实施例中，所述类锥形开槽104的顶部开孔尺寸直径优选为0.5mm。
所述原边框架101中部具有开孔105。在本具体实施方式中，所述原边框架101具有4个开孔，在封装过程中，4个开孔使原边框架101与树脂的结合能力提高了，降低了封装塑封分层的风险，4个开孔同时也减小了原边框架101在受到外力发生形变时的机械应力，降低了产品塑封体开裂的风险。所述引线框架采用无磁金属Cu材料，阻抗值低，发热损耗低，在后续安装霍尔芯片后，具有减少自身磁场的干扰，提高产品的测试灵敏度，优化产品性能的优势。采用无磁金属Cu材料做框架，是半导体工艺技术中加工工艺成熟并且低成本的方法。
在本具体实施方式中，所述原边框架101和副边框架102的间距大于1.7mm，并填充封装树脂隔离110；所述原边框架101对所述副边框架102的耐隔离高压的值大于3.4KV。为了降低产品阻抗和寄生电容，减小产品噪声干扰和信号失真，同时减小产品的发热量，原边框架101和副边框架102的间距越小越好。但是考虑到产品电性能和保证隔离高压，在保证原边框架101和副边框架102的隔离高压大于3.4KV的情况下，同时考虑到产品整个外观尺寸的限制，最大化利用封装体内部的空间，所述原边框架101和副边框架102的间距至少保证1.7mm是优选的结果。
附图2所示为本发明一种具体实施方式所述引线框架结构图。
所述引线框架，包括用于承载霍尔芯片的承载部203以及原边框架201：所述承载部203为U型导体；所述原边框架201包含输入引脚111与输出引脚112，所述输入引脚211与输出引脚212分别与承载部203的两端连接，用于导入检测电流。
所述引线框架还包括副边框架202，所述原边框架201中引脚的宽度大于副边框架的引脚宽度。在本具体实施方式中，所述原边框架201和副边框架202的间距大于1.7mm，并填充封装树脂隔离210。
所述原边框架201承载部203下方具有类锥形开槽204。
述承载部203的U型凸起结构在封装完成后可以起到托住霍尔芯片的作用，且下方的类锥形开槽204的顶部开孔尺寸直径为0.42mm-0.58mm，在本发明的一个实施例中，所述类锥形开槽204的顶部开孔尺寸直径优选为0.5mm，达到贴合霍尔芯片的效果。当电流通过原边框架201时，会产生一个垂直穿过霍尔芯片的磁场，被所述霍尔芯片接受，图中虚线框位置即为后续霍尔芯片的安装位置。所述引线框架采用无磁金属Cu材料。
本发明使用半导体封装技术体积可以缩小到长10mm、宽11mm、高2.3mm的尺寸。
附图3所示为本发明一种具体实施方式所述半导体芯片立体结构图，包括霍尔芯片21和引线框架22，所述引线框架22包括用于承载所述霍尔芯片的承载部203以及原边框架201：所述承载部203为U型导体；所述原边框架201包含输入引脚211与输出引脚212，所述输入引脚211与输出引脚212分别与承载部203的两端连接，用于导入检测电流。所述输入引脚211包括引脚206、引脚207；所述输出引脚212包括引脚208、以及引脚209，所述引脚之间相互连接。
在本发明的一个具体实施方式中，所述引线框架22还包括副边框架202，所述原边框架201中引脚的宽度大于副边框架202的引脚宽度。所述承载部203下方具有类锥形开槽204。所述引线框架22采用无磁金属Cu材料。在其他具体实施方式中，所述原边框架201中部具有开孔。
附图4所示为本发明一种具体实施方式所述引线框架结构图。
所述引线框架，包括用于承载霍尔芯片的承载部403以及原边框架401：所述承载部403为U型导体；所述原边框架401包含输入引脚411与输出引脚412，所述输入引脚411包括引脚405和引脚406，所述输出引脚412包括引脚407和引脚408。所述输入引脚411与输出引脚412分别与承载部403的两端连接，用于导入检测电流。本具体实施方式所述引线框架采用SOP8框架结构。
所述引线框架还包括副边框架402，所述副边框架402包含引脚423、引脚424、引脚425、以及引脚426。在本具体实施方式中，所述原边框架401和副边框架402的间隙中填充封装树脂隔离410。
所述原边框架401承载部403下方具有类锥形开槽404。在本具体实施方式中，所述原边框架401具有4个开孔409，所述副边框架402具有4个开孔429。在封装过程中，开孔使原边框架401、附边框架402与树脂的结合能力提高了，降低了封装塑封分层的风险，同时也减小了原边框架401、以及附边框架402在受到外力发生形变时的机械应力，降低了产品塑封体开裂的风险。
所述承载部403的为U型导体，在封装完成后可以起到托住并贴合霍尔芯片的作用。当电流通过原边框架401时，会产生一个垂直穿过霍尔芯片的磁场，被所述霍尔芯片接受，图中虚线框位置即为后续霍尔芯片的安装位置。所述引线框架采用无磁金属Cu材料。
附图5所示为本发明一种具体实施方式采用所述引线框架结构图。
所述引线框架，包括用于承载霍尔芯片的承载部503以及原边框架501：所述承载部503为U型导体；所述原边框架501包含输入引脚511与输出引脚512，所述输入引脚511由引脚505和引脚506合并而成；所述输出引脚512由引脚507和引脚508合并而成。输入引脚511与输出引脚512宽度为1.70mm-2.20mm，厚度为0.29mm-0.31mm。所述输入引脚511与输出引脚512分别与承载部503的两端连接，用于导入检测电流。本具体实施方式所述引线框架采用SOP8框架结构。在本发明的一个实施例中，所述输入引脚511与输出引脚512宽度为优选1.77mm，厚度优选为0.30mm。
所述引线框架还包括副边框架502，所述副边框架502包含引脚523、引脚524、引脚525、以及引脚526。在本具体实施方式中，所述原边框架501和副边框架502的间隙中填充封装树脂隔离510。
所述原边框架501承载部503下方具有类锥形开槽504。在本具体实施方式中，所述原边框架501具有4个开孔509，所述副边框架502具有4个开孔529。在封装过程中，开孔使原边框架501、附边框架502与树脂的结合能力提高了，降低了封装塑封分层的风险，同时也减小了原边框架501、以及附边框架502在受到外力发生形变时的机械应力，降低了产品塑封体开裂的风险。
所述承载部503的为U型导体，在封装完成后可以起到托住并贴合霍尔芯片的作用。当电流通过原边框架501时，会产生一个垂直穿过霍尔芯片的磁场，被所述霍尔芯片接受，图中虚线框位置即为后续霍尔芯片的安装位置。所述引线框架采用无磁金属Cu材料。
附图6所示为本发明一种具体实施方式所述半导体芯片立体结构图。包括霍尔芯片51和引线框架52，所述引线框架52包括用于承载所述霍尔芯片的承载部以及原边框架501：所述承载部为U型导体；所述原边框架501包含输入引脚511与输出引脚512，所述输入引脚511由引脚505和引脚506合并而成；所述输出引脚512由引脚507和引脚508合并而成。所述输入引脚511与输出引脚512分别与承载部的两端连接，用于导入检测电流。
本发明通过引线框架结构设计优化，将引脚相互连接且加厚，代替传统的电流导线，有效降低导线的阻抗，使框架内部结构可以通过100安培的电流，实现降低霍尔电流传感器体积，降低功耗的技术效果。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种引线框架，其特征在于，包括用于承载霍尔芯片的承载部以及原边框架：
所述承载部为U型导体；
所述原边框架包含输入引脚与输出引脚，所述输入引脚与输出引脚分别与承载部的两端连接，用于导入检测电流。
2.根据权利要求1所述的引线框架，其特征在于，所述引线框架还包括副边框架，所述原边框架中引脚的宽度大于副边框架的引脚宽度。
3.根据权利要求1所述的引线框架，其特征在于，所述承载部下方具有类锥形开槽。
4.根据权利要求1所述的引线框架，其特征在于，所述原边框架中部具有开孔。
5.根据权利要求1所述的引线框架，其特征在于，所述引线框架采用无磁金属Cu材料。
6.一种半导体芯片，其特征在于，包括霍尔芯片和引线框架，所述引线框架包括用于承载所述霍尔芯片的承载部以及原边框架：
所述承载部为U型导体；
所述原边框架包含输入引脚与输出引脚，所述输入引脚与输出引脚分别与承载部的两端连接，用于导入检测电流。
7.根据权利要求6所述的半导体芯片，其特征在于，所述引线框架还包括副边框架，所述原边框架中引脚的宽度大于副边框架的引脚宽度。
8.根据权利要求6所述的半导体芯片，其特征在于，所述承载部下方具有类锥形开槽。
9.根据权利要求6所述的半导体芯片，其特征在于，所述原边框架中部具有开孔。
10.根据权利要求6所述的半导体芯片，其特征在于，所述引线框架采用无磁金属Cu材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110662104.9A CN113410202A (zh) | 2021-06-15 | 2021-06-15 | 引线框架及半导体芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110662104.9A CN113410202A (zh) | 2021-06-15 | 2021-06-15 | 引线框架及半导体芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113410202A true CN113410202A (zh) | 2021-09-17 |
Family
ID=77683983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110662104.9A Pending CN113410202A (zh) | 2021-06-15 | 2021-06-15 | 引线框架及半导体芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113410202A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752341A (zh) * | 2008-12-09 | 2010-06-23 | 四川金湾电子有限责任公司 | 多芯片集成电路引线框架 |
| CN202332836U (zh) * | 2011-11-21 | 2012-07-11 | 宁波华龙电子股份有限公司 | 一种多重定位的集成电路引线框架版 |
| US20140264678A1 (en) * | 2013-03-15 | 2014-09-18 | Allegro Microsystems, Inc. | Packaging for an electronic device |
| CN106229271A (zh) * | 2016-08-22 | 2016-12-14 | 四川明泰电子科技有限公司 | 一种dip多芯片封装引线框及其封装方法 |
| CN109599485A (zh) * | 2019-01-28 | 2019-04-09 | 意瑞半导体（上海）有限公司 | 霍尔电流传感器的引线框架及传感器 |
| CN109935566A (zh) * | 2019-03-29 | 2019-06-25 | 无锡红光微电子股份有限公司 | 改进型sot223框架 |
| US20200357987A1 (en) * | 2019-05-07 | 2020-11-12 | Texas Instruments Incorporated | Hall-effect sensor package with added current path |
-
2021
- 2021-06-15 CN CN202110662104.9A patent/CN113410202A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752341A (zh) * | 2008-12-09 | 2010-06-23 | 四川金湾电子有限责任公司 | 多芯片集成电路引线框架 |
| CN202332836U (zh) * | 2011-11-21 | 2012-07-11 | 宁波华龙电子股份有限公司 | 一种多重定位的集成电路引线框架版 |
| US20140264678A1 (en) * | 2013-03-15 | 2014-09-18 | Allegro Microsystems, Inc. | Packaging for an electronic device |
| CN106229271A (zh) * | 2016-08-22 | 2016-12-14 | 四川明泰电子科技有限公司 | 一种dip多芯片封装引线框及其封装方法 |
| CN109599485A (zh) * | 2019-01-28 | 2019-04-09 | 意瑞半导体（上海）有限公司 | 霍尔电流传感器的引线框架及传感器 |
| CN109935566A (zh) * | 2019-03-29 | 2019-06-25 | 无锡红光微电子股份有限公司 | 改进型sot223框架 |
| US20200357987A1 (en) * | 2019-05-07 | 2020-11-12 | Texas Instruments Incorporated | Hall-effect sensor package with added current path |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203882995U (zh) | 半导体组件 | |
| CN202042483U (zh) | 一种功率半导体器件的封装结构 | |
| CN102148089A (zh) | 用于集成电感器的系统和方法 | |
| CN103515365A (zh) | 一种大功率压接式igbt器件 | |
| CN116110797A (zh) | 一种霍尔电流传感器芯片的封装方法及芯片结构 | |
| CN209544312U (zh) | 一种集成电路抗静电装置 | |
| CN203481226U (zh) | 一种大功率压接式igbt器件 | |
| CN113410202A (zh) | 引线框架及半导体芯片 | |
| CN201937131U (zh) | 依靠中心导地块改善高频性能的集成电路测试插座 | |
| WO2022020801A1 (en) | Integrated magnetic assembly | |
| US11967566B2 (en) | Isolated transformer with integrated shield topology for reduced EMI | |
| US7545021B1 (en) | Apparatus and method for making integrated circuit packages having integrated circuits mounted onto passive electrical components | |
| CN201392849Y (zh) | 一种高灵敏度电子元件封装结构 | |
| CN212136443U (zh) | 双向贴片瞬态电压抑制二极管 | |
| CN210518987U (zh) | 优化bga封装芯片核电源分配网络阻抗的pcb结构 | |
| CN209785910U (zh) | 大电流半导体功率器件 | |
| CN209374221U (zh) | 可支撑式封装器件和封装组件 | |
| CN117116893A (zh) | 一种霍尔电流传感器芯片的封装结构及其引线框架结构 | |
| CN205984937U (zh) | 一种容纳增大芯片的二极管 | |
| CN111524702A (zh) | 一种串联电容的制作方法及可贴装的串联电容 | |
| CN111490033A (zh) | 一种电磁屏蔽封装件及其制作方法 | |
| CN202259258U (zh) | 8引脚高密度集成电路封装结构 | |
| CN101521193A (zh) | 电子封装结构 | |
| CN203617282U (zh) | 一种用于小功率电器的引线框架 | |
| CN220041865U (zh) | 一种to247封装引线框架及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220509 Address after: 201203 Shanghai Pudong New Area free trade trial area, 1 spring 3, 400 Fang Chun road. Applicant after: Shanghai Xinggan Semiconductor Co.,Ltd. Address before: 214174 rooms 0301 and 0302, building 3, No. 311, Yanxin Road, economic development zone, Wuxi City, Jiangsu Province Applicant before: Jiangsu Xingzhou Microelectronics Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220602 Address after: Room 174030, No.1, Huishan Economic Development Zone, Wuxi, Jiangsu Province Applicant after: Jiangsu Xingzhou Microelectronics Co.,Ltd. Address before: 201203 Shanghai Pudong New Area free trade trial area, 1 spring 3, 400 Fang Chun road. Applicant before: Shanghai Xinggan Semiconductor Co.,Ltd. |
|
| TA01 | Transfer of patent application right |