CN113406923A - 一种高效编解码规则实现plc高速差分背板总线的方法 - Google Patents

一种高效编解码规则实现plc高速差分背板总线的方法 Download PDF

Info

Publication number
CN113406923A
CN113406923A CN202110702941.XA CN202110702941A CN113406923A CN 113406923 A CN113406923 A CN 113406923A CN 202110702941 A CN202110702941 A CN 202110702941A CN 113406923 A CN113406923 A CN 113406923A
Authority
CN
China
Prior art keywords
data
data frame
plc
differential
backplane bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110702941.XA
Other languages
English (en)
Inventor
罗宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Wellauto Technology Co ltd
Original Assignee
Shenzhen Wellauto Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Wellauto Technology Co ltd filed Critical Shenzhen Wellauto Technology Co ltd
Priority to CN202110702941.XA priority Critical patent/CN113406923A/zh
Publication of CN113406923A publication Critical patent/CN113406923A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21063—Bus, I-O connected to a bus

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种高效编解码规则实现PLC高速差分背板总线的方法，包含以下步骤：步骤1、PLC背板总线采用LVDS差分数据线进行数据帧的传输；步骤2、数据帧添加CRC32校验码；步骤3、对数据帧中的数据进行8B/10B编码之后再进行底层数据传输；步骤4、PLC对接收到的数据帧进行CRC32校验，只有在数据校验通过的情况下，数据帧才会被接收，否则数据会被丢弃。本发明采用该技术的高速背板总线，为PLC或者分布式IO提供了扩展高速低延时IO模块的方法，并且可以稳定可靠应用于一些恶劣干扰环境下面。

Description

一种高效编解码规则实现PLC高速差分背板总线的方法
技术领域
本发明涉及工业自动化技术领域，具体是一种高效编解码规则实现PLC高速差分背板总线的方法。
背景技术
PLC和分布式IO广泛应用于冶金、汽车、电力、石化、环保、智慧农业等各个行业。背板总线是PLC和分布式IO的一项极为关键的技术，通过背板总线，用户可以根据实际项目需要灵活配置IO模块。
传统背板总线采用SPI技术，该技术传输速率较低，并且在一些干扰比较大的应用场景，背板总线容易受到干扰，导致 IO模块异常。
发明内容
本发明的目的在于提供一种高效编解码规则实现PLC高速差分背板总线的方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种高效编解码规则实现PLC高速差分背板总线的方法，包含以下步骤：
步骤1、PLC背板总线采用LVDS差分数据线进行数据帧的传输；
步骤2、数据帧添加CRC32校验码；
步骤3、对数据帧中的数据进行8B/10B编码之后再进行底层数据传输；
步骤4、PLC对接收到的数据帧进行CRC32校验，只有在数据校验通过的情况下，数据帧才会被接收，否则数据会被丢弃。
作为本发明的进一步技术方案：所述数据帧由同步头，K码，业务数据和CRC32校验码构成。
作为本发明的进一步技术方案：所述K码用于标识数据帧的起始和结束。
作为本发明的进一步技术方案：LVDS差分数据线为背板总线提供40M的传输速率。
作为本发明的进一步技术方案：LVDS差分数据接收和发送，均由FPGA内部电路实现。
作为本发明的进一步技术方案：步骤3能够使在差分线上传输的电平不会出现连续超过5个时钟周期的”1”或者”0”。
作为本发明的进一步技术方案：所述LVDS差分数据线为背板总线提供40M的传输速率。
与现有技术相比，本发明的有益效果是：本发明采用该技术的高速背板总线，为PLC或者分布式IO提供了扩展高速低延时IO模块的方法。并且可以稳定可靠应用于一些恶劣干扰环境下面。
附图说明
图1为LVDS差分电路图；
图2为数据帧结构图；
图3为数据传输物理层链路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：请参阅图1-3，一种高效编解码规则实现PLC高速差分背板总线的方法，包含以下步骤：
步骤1、PLC背板总线采用LVDS差分数据线进行数据帧的传输；VDS差分数据线为背板总线提供40M的传输速率，是传统背板总线传输速率的10倍；其中，数据帧由同步头，K码，业务数据和CRC32校验码构成，其中K码用于标识数据帧的起始和结束，数据帧如图2所示；
步骤2、数据帧添加CRC32校验码；
步骤3、对数据帧中的数据进行8B/10B编码之后再进行底层数据传输；使在差分线上传输的电平不会出现连续超过5个时钟周期的”1”或者”0”，极大提高背板总线的抗干扰能力；
步骤4、PLC对接收到的数据帧进行CRC32校验，只有在数据校验通过的情况下，数据帧才会被接收，否则数据会被丢弃。
实施例2：在实施例1的基础上，LVDS差分数据接收和发送，均由FPGA内部电路实现，不用外围扩展相关电路，这样既节省了成本，降低了系统功耗，又减小了系统的故障概率，LVDS差分电路如图1所示。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (7)

1.一种高效编解码规则实现PLC高速差分背板总线的方法，其特征在于，包含以下步骤：
步骤1、PLC背板总线采用LVDS差分数据线进行数据帧的传输；
步骤2、数据帧添加CRC32校验码；
步骤3、对数据帧中的数据进行8B/10B编码之后再进行底层数据传输；
步骤4、PLC对接收到的数据帧进行CRC32校验，只有在数据校验通过的情况下，数据帧才会被接收，否则数据会被丢弃。
2.根据权利要求1所述的一种高效编解码规则实现PLC高速差分背板总线的方法，其特征在于，所述数据帧由同步头，K码，业务数据和CRC32校验码构成。
3.根据权利要求2所述的一种高效编解码规则实现PLC高速差分背板总线的方法，其特征在于，所述K码用于标识数据帧的起始和结束。
4.根据权利要求1所述的一种高效编解码规则实现PLC高速差分背板总线的方法，其特征在于，LVDS差分数据线为背板总线提供40M的传输速率。
5.根据权利要求1所述的一种高效编解码规则实现PLC高速差分背板总线的方法，其特征在于，LVDS差分数据接收和发送，均由FPGA内部电路实现。
6.根据权利要求1所述的一种高效编解码规则实现PLC高速差分背板总线的方法，其特征在于，步骤3能够使在差分线上传输的电平不会出现连续超过5个时钟周期的”1”或者”0”。
7.根据权利要求4所述的一种高效编解码规则实现PLC高速差分背板总线的方法，其特征在于，所述LVDS差分数据线为背板总线提供40M的传输速率。
CN202110702941.XA 2021-06-24 2021-06-24 一种高效编解码规则实现plc高速差分背板总线的方法 Pending CN113406923A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110702941.XA CN113406923A (zh) 2021-06-24 2021-06-24 一种高效编解码规则实现plc高速差分背板总线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110702941.XA CN113406923A (zh) 2021-06-24 2021-06-24 一种高效编解码规则实现plc高速差分背板总线的方法

Publications (1)

Publication Number Publication Date
CN113406923A true CN113406923A (zh) 2021-09-17

Family

ID=77683004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110702941.XA Pending CN113406923A (zh) 2021-06-24 2021-06-24 一种高效编解码规则实现plc高速差分背板总线的方法

Country Status (1)

Country Link
CN (1) CN113406923A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007101691A (ja) * 2005-09-30 2007-04-19 Fujitsu Ltd 判定装置及び判定方法
CN104731007A (zh) * 2015-03-13 2015-06-24 沈阳中科博微自动化技术有限公司 功能安全plc背板通信组件及通信方法
CN105573239A (zh) * 2016-01-11 2016-05-11 南京南瑞集团公司 一种高速背板总线通讯控制装置及方法
CN106569975A (zh) * 2016-11-02 2017-04-19 北京航天长征飞行器研究所 一种基于高速串行总线的大容量数据实时存储系统
CN112398715A (zh) * 2020-10-22 2021-02-23 北京和利时系统工程有限公司 一种背板总线数据接收方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007101691A (ja) * 2005-09-30 2007-04-19 Fujitsu Ltd 判定装置及び判定方法
CN104731007A (zh) * 2015-03-13 2015-06-24 沈阳中科博微自动化技术有限公司 功能安全plc背板通信组件及通信方法
CN105573239A (zh) * 2016-01-11 2016-05-11 南京南瑞集团公司 一种高速背板总线通讯控制装置及方法
CN106569975A (zh) * 2016-11-02 2017-04-19 北京航天长征飞行器研究所 一种基于高速串行总线的大容量数据实时存储系统
CN112398715A (zh) * 2020-10-22 2021-02-23 北京和利时系统工程有限公司 一种背板总线数据接收方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
宋娟: "基于串行通道的高速通信方法设计与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Similar Documents

Publication Publication Date Title
CN101895549B (zh) 车辆通信网络数据转换网关及其转换方法
Belfiore et al. Quaternionic lattices for space-time coding
CN102571966B (zh) 一种大型xml文件的网络传输方法
CN101662636B (zh) 一种安全高速差分串行接口
EP0777876A1 (en) Method and apparatus for synchronized transmission of data between a network adaptor and multiple transmission channels
CN102761389B (zh) 非同步主从式串行通信系统、数据传输方法与控制模块
CN104935311B (zh) 一种数字信号隔离器及相应的脉宽编解码方法
CN106817197A (zh) 一种基于占空比调制的通信编解码方法
CN103368582A (zh) 数据编码及译码方法与装置
CN113406923A (zh) 一种高效编解码规则实现plc高速差分背板总线的方法
CN105072058B (zh) 一种基于光纤传输的数据正反相位编码方法及数据传输方法
CN103218966A (zh) 显示面板内部接口的数据传输方法和装置
CN103166732B (zh) 时脉嵌入的数据传输方法以及封包数据编码/解码方法
US20140294001A1 (en) Method of transporting data with embedded clock
CN102082590B (zh) 数据传输方法
CN114863666A (zh) 一种红外遥控的无载波编码方法
CN105006222A (zh) 面板及信号编码方法
CN104935381A (zh) 一种多路以太网电口转光口单向传输装置
Galko et al. Optimal linear receiver filters for binary digital signals
CN111181721A (zh) 一种基于区块链技术的数据共享及隐私保护方法
CN104637540A (zh) 接收电路、接收电路的实现方法及ic卡
CN103117838A (zh) 高性能低复杂度的tcm-4cpm设计方法和系统
CN112637011B (zh) 数据传输方法、数据传输装置、数据传输设备及存储介质
CN215987114U (zh) 一种计算机屏幕视频环出显示器
CN215529149U (zh) 一种碰撞前后15秒紧急录像实现系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210917