CN103166732B

CN103166732B - 时脉嵌入的数据传输方法以及封包数据编码/解码方法

Info

Publication number: CN103166732B
Application number: CN201110406194.1A
Authority: CN
Inventors: 苏嘉伟; 萧竹芽
Original assignee: Novatek Microelectronics Corp
Current assignee: Novatek Microelectronics Corp
Priority date: 2011-12-08
Filing date: 2011-12-08
Publication date: 2016-03-30
Anticipated expiration: 2031-12-08
Also published as: CN103166732A

Abstract

一种时脉嵌入的数据传输方法以及封包数据编码/解码方法，其中时脉嵌入的数据传输方法包括以下步骤。在一初始阶段决定一第一位元长度以及一第二位元长度。接收一原始数据。封包该原始数据，其中以每N位元构成一个封包，N是至少为4。分析该封包中是否具有连续相同位元数据的一长串数据的一长串长度大于N/2。进行封包编码，包括嵌入一时脉/翻转数据于该封包中，该时脉/翻转数据是该第一位元长度，该时脉/翻转数据的内容决定是否有翻转该长串数据。该时脉/翻转数据的出现频率当作一时脉信息。如果该长串长度不大于N/2则不翻转该长串数据。如果该长串长度大于N/2则翻转该长串数据的一第L个位元后的该第二位元长度的位元数据。

Description

时脉嵌入的数据传输方法以及封包数据编码/解码方法

技术领域

本发明涉及数据封包传送的方法，尤其涉及一种时脉嵌入的数据传输方法及封包数据编码/解码方法。

背景技术

数据传输的动作在电子产品的运作中是不可缺少的。对于数字显示器而言，例如薄膜管显示器(TFTLCD)，其内部中时序控制单元(TCON)与源极驱动器通用的数据传递界面(RSDS或mini-LVDS)因各种新应用，例如在120Hz下解决动态残影或是240Hz下的3D显示，又或是窄边宽(Slim)等的需求下，数据传输率(datarate)的需求已远远超越目前数据传输界面所能负荷的程度。直接的解决方案为提高界面中通道的数量。图1显示传统数据传输架构示意图。参阅图1，时序控制单元(TCON)100藉由包含数据线104与时脉线102的总线，以并行方式传送到每一个源极驱动器(D-IC)106。其结果会造成更恶化的电磁干扰(EMI)，而窄边宽的要求也无法达成，甚至也使成本的增加。因此，改变界面的传输技术以增加单一通道的数据传输率显然是较为实际的解决方案。

目前各种常见的高速串行界面，一般皆使用时脉嵌入方式(clockembedded)来移除原时脉通道与数据通道所存在的差异(skew)，另外则是使用点对点(pointtopoint)的总线架构，如图2所示。图2显示传统点对点数据传输架构示意图。参阅图2，时序控制单元(TCON)120以点对点的方式与源极驱动器(D-IC)122连接，其中时脉信号被嵌入传输的数据中，因此无需另一条时脉线。此方式可以将基板上的走线因匹配(matching)问题而造成的损耗(lose)降低。至于时脉嵌入的技术主要是使用具有直流平衡(DCBalance)及行程限制(RunLengthLimited)特性的编码方式对原数据进行编码，这二种特性可让接收端(Rx)能容易撷取出正确时脉相位及频率，因而取样出正确的原始数据；例如8b/10b，4b/5b，…等皆为此类编码方式。其主要的原理为编码后的数据串会具有0与1几乎相同的出现率(直流平衡)及0或1连续出现的次数保证小于一个固定数值(行程限制)，但是其必须加入一定数量的冗余数据(Redundancy)，例如8b/10b的编码效率CE(CodingEfficiency)为0.8，代表每10个编码后的数据位元仅含有8位元的原数据，亦即有2位元是冗余的(redundancyoroverhead)，这种利用编码的时脉嵌入方式目前已被广泛的使用于各种应用中。

图3显示利用传统8b/10b的编码机制，数据传送的电路架构示意图。参阅图3，并行数据由8b/10b编码器130接收进行8b/10b编码。并串行转换器132将编码后的并行数据转换成串行数据，再由传送器134传送出去。图4显示利用传统8b/10b的编码机制，数据接收的电路架构示意图。参阅图4，由接收器136接收被8b/10b编码的数据，先藉由串并行转换器138将串行数据转换成并行数据。其转换过程需要相位/频率比较器142、低通滤波器(LPF)144、及压控震荡器(VCO)146的操作。转换后的并行数据经过8b/10b解码器140的解码，得到原始的并行数据。

上述利用编码的时脉嵌入方式虽能达成较高的传输率，但此做法的硬件成本及功率消耗会明显增大。

发明内容

本发明提供一种时脉嵌入的数据传输方法，可以有效率编码/解码，且能维持高速传输所要求的条件。

本发明也提供一种时脉嵌入的数据传输方法，设置于一数据传输界面，包括接收一原始数据。之后，封包该原始数据，其中以每N位元构成一个封包，N是至少为4的整数。将每一个该封包的N位元分成多段部分数据。插入一编码值于该些部分数据的相邻两个之间，其中该编码值用以打断该两个部分数据发生连续相同值且超过一个该部分数据的长度的情形。该多段部分数据还分为多组数据，其中至少一组数据采用一数据反向方式编码，其中该数据反向方式编码是当连续相同值的长度大于该至少一组数据的长度的一半数值时，将其中后半数数据的数据值反向。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1显示传统数据传输架构示意图。

图2显示传统点对点数据传输架构示意图。

图3显示利用传统8b/10b的编码机制，数据传送的电路架构示意图。

图4显示利用传统8b/10b的编码机制，数据接收的电路架构示意图。

图5显示依据本发明一实施例，数据封包的结构示意图。

图6A-6B显示依据本发明一实施例，封包数据以M＝2，K＝4被翻转的机制示意图。

图7A-7B显示依据本发明一实施例，封包数据以M＝2，K＝2,3,4被翻转的机制示意图。

图8A-8B显示依据本发明一实施例，封包数据以M＝2，K＝4被翻转的机制示意图。

图9A-9B显示依据本发明一实施例，封包数据以M＝2，K＝1被翻转的机制示意图。

图10A-10B显示依据本发明一实施例，封包数据以M＝2，K＝2被翻转的机制示意图。

图11显示依据本发明一实施例，时脉嵌入方式的编码演算流程示意图。

图12显示依据本发明一实施例，时脉嵌入方式的解码演算流程示意图。

图13显示依据本发明一实施例，时脉与数据编码传输电路示意图。

图14显示依据本发明一实施例，时脉与数据解码传输电路示意图。

图15A-25B显示依据本发明多个实施例，封包数据编码的机制示意图。

附图标记：

100:时序控制单元(TCON)

102:时脉线

104:数据线

106:源极驱动器(D-IC)

120:时序控制单元(TCON)

122:源极驱动器(D-IC)

130:8b/10b编码器

132:并串行转换器

134:传送器

136:接收器

138:串并行转换器

140:8b/10b解码器

142:相位/频率比较器142

144:低通滤波器(LPF)

146:压控震荡器(VCO)

200:报头字段

202:数据区

S100-S110:步骤

S120-S128:步骤

具体实施方式

本发明提出新型的时脉嵌入方式，除了能将时脉嵌入于数据传输中，且可以减少当有等值长串数据(longrundata)传送时的数据错误发生。

以下举一些实施例来说明本发明，但是本发明不局限于所举的多个实施例，且所举的实施例之间有允许有适当的结合。

图5显示依据本发明一实施例，数据封包的结构示意图。参阅图5，封包(packet)的架构包括原始数据D₀，D₁，…，D_N-1的数据区202以及报头字段200。数据区202有N位元，N为任意整数，一般而言N≥4。而前方的报头字段200有M个位元。此实施例是M＝2。其为时脉及编码信息(clock&toggleindex,CTI)，又可称为时脉/翻转信息。所以封包长度为N+2个位元。于本实施例，CTI可以有[01]或[10]代表二种可能性，而0/1的变化但表时脉信息。然而如果M大于2，则CTI有其他更多的定义。[01]或[10]代表原数据D0,D1,…DN-1是否有大于N/2的等值长串数据(long-rundata)的长串长度(long-runlength)的情况。等值长串数据是指连续的1或是0。当原数据符合此条件，则编码动作即开始将连续N/2个0或1的后面K个数据位元做反向动作，即是由0翻转为1或是由1翻转为0。K值的范围例如是0≤K≤N/2。当CTI值[10]与预设值[01]相反时代表数据区202中的原始数据存在有等值长串数据，且长串长度大于N/2，即是原始数据有被翻转。反之，若无大于N/2个连续的1或0发生则CTI将被定义为预设值。

图6A-6B显示依据本发明一实施例，封包数据以M＝2，K＝4被翻转的机制示意图。参阅图6A，本实施例的原始数据以N＝8来说明。假原始数据是连续8个位元都是0。此时，其参考的电压准位会持续下降变化，可能导致数据错误。为避免数据错误，必须将部分数据编码，例如翻转为1。参阅图6B，如果设定K＝4的编码方式且N/2＝4，则第4个位元后的4个位元会被翻转。由于其原始数据都是0，翻转后的位元数据为1，图式以1*标示差异。因此，数据区202的编码数据是有被翻转。报头字段200为[10]，代表有被翻转。于此，假设[01]是预设值。

图7A-7B显示依据本发明一实施例，封包数据以M＝2，K＝2,3,4被翻转的机制示意图。参阅图7A，原始数据例如是[10111110]，包含连续5个1。参阅图7B，依照相同编码原则，由于有连续5个1的等值长串数据发生，报头字段200的CTI值被嵌入[10]。数据区202中，由等值长串数据的第4个位元后会被翻转K个位元。本实施例的K值是K＝2。然而，如果K值是3或4时，由于已经超过N＝8的范围而乎略，此实施例的数据经编码后是一样。

图8A-8B显示依据本发明一实施例，封包数据以M＝2，K＝4被翻转的机制示意图。参阅图8A，原始数据例如是[10111001]，无大于4个连续1或0的例子。参阅图8B，编码后封包内的数据在报头字段200的CTI值是预设值[01]。即使K＝4，但是原始数据不需要翻转。

图9A-9B显示依据本发明一实施例，封包数据以M＝2，K＝1被翻转的机制示意图。参阅图9A，本实施例的报头字段200的CTI值的预设值为[10]，另外代表有翻转的CTI值为[01]，且假设在K＝1的编码条件。原始数据例如是[00000001]，其有连续7个0，因此需要翻转。参阅图9B，此状况，报头字段200的CTI值嵌入与预设值[10]相反的[01]，且将第5个0翻转为1。

图10A-10B显示依据本发明一实施例，封包数据以M＝2，K＝2被翻转的机制示意图。参阅图10A，原始数据例如是[01111110]，其有连续6个1，因此需要翻转。参阅图10B，报头字段200的CTI值嵌入与预设值[10]相反的[01]，且将第5-6个1翻转为0。

于此，报头字段200的位元数量是以M＝2为例，但是可以大于2个位元，以定义出更多的编码方式。又，CTI值是嵌入在数据区202的报头字段，然而也可以嵌入在数据区202的尾端。

图11显示依据本发明一实施例，时脉嵌入方式的编码演算流程示意图。参阅图11，根据前述的编码机制，其编码流程例如下述。在进行编码前，N值，M值，K值与CTI值的定义已先确立。于步骤S100，其输入数据。于步骤S102，其将数据以每N个位元分成一个封包。于步骤S104，在封包的原始位元数据中计算等值长串的数据长度。于步骤S106，检视数据长度是否大于N/2。如果是大于N/2，则于步骤S108嵌入报头字段于封包中，且设定报头字段的CTI值不同于预设值，例如是[10]，切依照K值将数据翻转而结束编码。如果步骤S106的结果是不大于N/2，则于步骤S110嵌入报头字段于封包中，设定报头字段的CTI值为预设值，例如[01]，而结束编码。

图12显示依据本发明一实施例，时脉嵌入方式的解码演算流程示意图。参阅图12，于步骤S120，接收已被编码的封包数据。于步骤S122，判断报头字段的信息。于步骤S124，如果需要数据翻转就到步骤S126，如果不需要数据翻转就到步骤S128。于步骤S126，将报头字段数据移除，以及依照K值将数据翻转还原到原始数据而结束解码。于步骤S126，将报头字段数据移除而结束解码。

就硬体的电路，图13显示依据本发明一实施例，时脉与数据编码传输电路示意图。参阅图13，原始数据输入到编码器150，其封包编码机制如前述的机制进行编码。编码后的封包数据藉由并串行转换器152转成串行数据后由于传送驱动器154传送数据。

图14显示依据本发明一实施例，时脉与数据解码传输电路示意图。参阅图14，数据还原的做法从电路架构上可以是藉由驱动器160接收已被编码的封包数据，再藉由解码器162根据前述的机制解码还原到原始数据，并且撷取时脉的信号。然而，被还原的原始数据仍是串行的数据格式，其需要再藉由串并行转换器164转成并行数据，以配合后续的数据传输规格。

就数据编码而言，本发明提出新颖的编码方式，进而使得硬件电路也可以简化。

前述的数据编码也不是唯一方式。以下进一步提供数据编码的多个实施例。

另一种时脉嵌入方式也可采用插入1个或多个位元，以打断连续多个0或1的问题，其说明如下。

参阅图15A，数据封装的原始数据以D₀、D₁、…、D_N-1表示，N为任意整数。而此编码在原数据D₀、D₁、…、D_N-1中分成S段，S也是整数，且在数据前面加入[01]或[10]的时脉信息，而在相邻两组数据之间加入编码指数(codingindex，CI)，以CI₁到CI_S表示。CI是[0]或[1]的位元数据。此数据封包累积计数相邻前后两组是否有大于N/S长度有连续相同位元数据情况，即是连续的1或0的连续长度(runlength，RL)。当原数据符合此条件时，当是出现连续的1，则编码动作即在每一组数据，例如每个N/S个数据后的位置插入0，反之则插入1。

参阅图16A，举一实施例来说明。原始数据的位元长度与分的组数例如是N＝8，S＝2，且以连续8个1的数据为例。参阅图16B，原始数据经过编码后的封包变成[111101111]，其中在4个位元后，即是8/2＝4后的编码指数(CI)插入编码0。此处的CI用来打断连续8个1。

另一个实施例可以参阅图17A，其原始数据例如是[11000001]，其中N＝8,S＝2。参阅图17B，原始数据经过编码后的封包会变成[110010001]，其中所插入的CI为1，打断连续5个0的情形。

另一个实施例可以参阅图18A，原始数据例如为[01001001]，其中N＝8，S＝2。参阅图18B，经过编码后的封包会变成[0100*1001]，其中CI为*，其代表1或0都可以。这是因为没有发生连续超过4个相同位元的情形，而无需打断，因此插入1或0都可以。

参阅图19，另一个实施例以为原数据[11111111]为例，其中设定N＝8，S＝4。于此实施例，原数据经过编码后的封包会变成[11011011011]。由于是分为4组，因此每两个位元就有一个CI。在此实施例，在CI的编码值皆为0。但是如果不是连续相同值超过一组的位元长度，则编码值可为1或0。

参阅图20A，其是原数据例如是[00011000]，其中N＝8,S＝4的实施例。参阅图20B，经过编码后的封包会变成[00101*10100]，其中CI_1ˉ3分别为[1]、[*]、[1]，其中*代表1或0均可。

有新颖的时脉嵌入方式也可由前述的两种方式结合，其说明如下。

原始数据的封包以D₀,D₁,…D_N-1来表示，N为任意整数。而根据图15-20的编码方式，是将原始数据分为L组，因此在每隔N/L个位元要插入[0]或[1]。其L为整数。而在前方M个位元，例如M＝2，为编码信息。参阅图21A，在混合的编码模式下，以L＝2的情形为例，参阅图21A，数据被分为二组，即是组A与组B。在前方的CI_A是编码信息。前面的N/3位元当作组A，其余的数据当作组B。在组A与组B之间插入CI_B。此编码方式检查数据是否有大于N/3的长度有RL情况发生，即连续的1或0，以决定CI_B的值。组B则根据图7A-10B的翻转机制来处理。广泛而言，参阅图21B，数据可以分为L组。每一组数据之前会插入CI，其中CI₁用来做数据编码。剩余(L-1)组则以将数据反向的方式来做编码。

参阅图22A，其为原数据N＝12，L＝2的实施例，且以连续12个1数据为例。参阅图22B，数据经编码后的封包会变成[1111011110000]，而CI₁则为[10]，CI₂为[0]以打断连续1的数据。在第一组后的第二组数据，则依反向的原则，对最后4个位元反向为0，其中于此*指标是指数据已被反向的意思。

参阅图23A，其为原数据[100000111000]的实施例，N＝12，L＝3。参阅图23B，原数据经编码后的封包会变成[1000100111000]，CI₁则为[01]，CI₂为[1]。

参阅图24A，其为原数据[100011111100]的实施例，N＝12，L＝3。参阅图24B，原数据经编码后的封包会变成[1000*11110011]，CI₁则为[10]，CI₂为*，代表可为1或0。于此，在第一组数据后的第二组数据符合反向的条件，因此后组的数据被反向，CI₁的[10]表示数据有被反向。

参阅图25A，其为为原数据[001110110101]的实施例，N＝12，L＝3。参阅图25B，原数据经编码后的封包会变成[0011*10110101]，CI₁则为[01]，CI₂为*代表可为1或0。于此，CI₁的[01]表示数据没有被反向。

本发明提出数据经编码的方式，包括采用反向机制与插入机制外，也允许二种模式混合使用。在混合模式下，数据可以分为多组，在其中一些组采用插入机制，另一些组采用反向机制。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，当可作些许更动与润饰，而不脱离本发明的精神和范围。

Claims

1.一种时脉嵌入的数据传输方法，设置于一数据传输界面，包括:

接收一原始数据；

封包该原始数据，其中以每N位元构成一个封包，N是至少为4的整数；

将每一个该封包的N位元平均分成多段部分数据；

插入一编码值于该些部分数据的相邻两个之间，其中该编码值用以打断该相邻两个的该部分数据发生连续相同值且超过一个该部分数据的长度的情形，

其中该多段部分数据为多组数据，其中至少一组数据采用一数据反向方式编码，其中该数据反向方式编码是当连续相同值的长度大于N/2，将该封包的N位元后面半数的数据的数据值反向。