CN113394313A - 一种led芯片及其制作方法、显示模组、终端 - Google Patents

一种led芯片及其制作方法、显示模组、终端 Download PDF

Info

Publication number
CN113394313A
CN113394313A CN202010177485.7A CN202010177485A CN113394313A CN 113394313 A CN113394313 A CN 113394313A CN 202010177485 A CN202010177485 A CN 202010177485A CN 113394313 A CN113394313 A CN 113394313A
Authority
CN
China
Prior art keywords
layer
type doped
well layer
quantum well
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010177485.7A
Other languages
English (en)
Other versions
CN113394313B (zh
Inventor
熊充
曲爽
朱家庆
余俊逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202010177485.7A priority Critical patent/CN113394313B/zh
Priority to PCT/CN2021/079835 priority patent/WO2021180096A1/zh
Publication of CN113394313A publication Critical patent/CN113394313A/zh
Application granted granted Critical
Publication of CN113394313B publication Critical patent/CN113394313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本申请实施例提供一种LED芯片及其制作方法、显示模组、终端，涉及半导体技术领域，用于在减少高能量激发光源占比的基础上，降低显示类终端的边框尺寸。该发光二极管LED芯片包括N型掺杂半导体层、P型掺杂半导体层、第一多量子阱层、第二多量子阱层。第一多量子阱层、第二量子阱层层叠设置，且位于N型掺杂半导体层和P型掺杂半导体层之间。第一多量子阱层用于在N型掺杂半导体层和P型掺杂半导体层之间的电场的激发下发出第一蓝光。第二多量子阱层用于在N型掺杂半导体层和P型掺杂半导体层之间的电场的激发下发出第二蓝光。其中，第二蓝光的峰值波长大于第一蓝光的峰值波长。

Description

一种LED芯片及其制作方法、显示模组、终端
技术领域
本申请涉及半导体技术领域，尤其涉及一种LED芯片及其制备方法、显示模组、终端。
背景技术
具有液晶显示(liquid crystal display，LCD)终端已经广泛应用于显示技术领域。具有LCD终端中需要设置背光源以显示图像。背光源中设置有激发荧光粉发光的激发光源。为了激发荧光粉，上述激发光源通常采用能量较高的光线，而光线的波长越短，能量越高，同时其穿透力也增强。因此，高能量的上述激发光源容易穿透人眼中的晶状体，并直达视网膜，从而使得背光源发出的光线对人眼产生一定的伤害。
为了解决上述问题，背光源具有两颗能量不同的激发光源，以减小背光源中高能量激发光源的占比。上述两颗激发光源分别激发荧光粉后发出的光线，在背光源的导光板中混合成白光。上述两颗激发光源具有一定的间距，且需要一定的混光距离才能使得各自激发出的光混合成白光。因此为了避免混光距离内颜色不均匀的光线出射至显示屏，需要增加背光源中外框的宽度以遮挡上述混光距离。这样一来，会导致背光源的尺寸较大，使得整个LCD终端的边框加长，降低产品的外观品质。
发明内容
本申请实施例提供一种一种LED芯片及其制备方法、显示模组、终端，用于在减少高能量激发光源占比的基础上，降低显示类终端的边框尺寸。
为达到上述目的，本申请采用如下技术方案：
本申请实施例的第一方面，提供一种发光二极管LED芯片包括N型掺杂半导体层、P型掺杂半导体层、第一多量子阱层以及第二多量子阱层。第一多量子阱层位于N型掺杂半导体层和P型掺杂半导体层之间。第一多量子阱层用于在N型掺杂半导体层和P型掺杂半导体层之间的电场的激发下发出第一蓝光。第二多量子阱层位于N型掺杂半导体层和P型掺杂半导体层之间，且与第一多量子阱层层叠设置。第二多量子阱层用于在N型掺杂半导体层和P型掺杂半导体层之间的电场激发的下发出第二蓝光。其中，第二蓝光的峰值波长大于第一蓝光的峰值波长。综上所述，一方面，本申请实施例提供的LED芯片中，具有层叠设置的第一多量子阱层和第二多量子阱层，且第一多量子阱层可以发出短波蓝光(即上述第一蓝光)和第二多量子阱层可以发出长波蓝光(即上述第二蓝光)，因此，可以减小LED芯片中短波蓝光的占比。从而减少显示模组中具有较高蓝光伤害指数的光线的占比，减小对人眼产生的伤害。另一方面，上述第一多量子阱层和第二多量子阱层层叠设置，且位于同一个LED芯片中，因此，LED芯片可以同时发出两种不同波长的蓝光，即上述第一蓝光和第二蓝光。从而使得具有上述LED芯片的背光模组在向显示屏提供背光时，不需要混光距离，就可以使得第一蓝光和第二蓝光同时激发LED芯片出光面的荧光层发出白光。这样一来，可以减小设置有上述LED芯片的器件，例如上述背光模组的边框尺寸，从而达到减小整个终端尺寸的目的。
可选的，第一多量子阱层和第二多量子阱层均包括至少一个周期的周期结构。周期结构包括层叠设置的氮化镓垒层和氮化铟镓阱层。第二多量子阱层的氮化铟镓阱层中铟组分的含量，大于第一多量子阱层的氮化铟镓阱层中铟组分的含量。由于光能量与多量子阱层的禁带宽度成正比，禁带宽度又与多量子阱层中氮化铟镓阱层中铟组分的含量成反比。因此当第二多量子阱层的氮化铟镓阱层中铟组分的含量，大于第一多量子阱层的氮化铟镓阱层中铟组分的含量时，该第二多量子阱层的禁带宽度小于第一多量子阱层的禁带宽度，从而使得第二多量子阱层发出的光线的波长大于第一多量子阱层发出的光线的波长。
可选的，第一多量子阱层的氮化铟镓阱层中铟与镓的原子数比为1:4～1:3。即，第一多量子阱层的氮化铟镓阱层中铟的组分含量(铟在铟和镓中的占比)可以为20％～25％。从而使得第一多量子阱层301可以发出波长λ1(440nm≤λ1≤460nm)的的短波蓝光。第二多量子阱层的氮化铟镓阱层中铟与镓的原子数比为1:3～3:7。即，第二多量子阱层的氮化铟镓阱层中铟的组分含量(铟在铟和镓中的占比)可以为25％～30％。从而使得第一多量子阱层301可以发出波长λ2(460nm≤λ2≤490nm)的短波蓝光。
可选的，第一多量子阱层的阱层的厚度为1.4nm～4nm。第二多量子阱层的阱层的厚度为1.4nm～4nm。当上述阱层的厚度大于4nm时，多量子阱层的厚度太厚，使得多量子阱层发光波长对厚度的敏感程度增加，发光波长均匀性难以控制。当上述阱层的厚度小于1.4nm时，多量子阱层的厚度太薄，导致LED芯片载流子复合效率较低，且引起发热，不适合工作于大电流环境下。
可选的，由于该多量子阱层中阱层的厚度越大，多量子阱层发光波长越长，因此，为了使得第一多量子阱层可以发出短波蓝光(即上述第一蓝光)，第二多量子阱层可以发出长波蓝光(即上述第二蓝光)，第二多量子阱层的阱层的厚度，大于第一多量子阱层的阱层的厚度。
可选的，第一多量子阱层的垒层的厚度为3nm～8nm。第二多量子阱层的垒层的厚度为3nm～8nm。当上述垒层的厚度小于8nm，多量子阱层的厚度太厚，使得多量子阱层发光波长对厚度的敏感程度增加，发光波长均匀性难以控制。当氮化镓垒层的厚度小于3nm时，多量子阱层的厚度太薄，导致LED芯片载流子复合效率较低，且引起发热，不适合工作于大电流环境下。
可选的，第一多量子阱层和第二多量子阱层的周期结构的数量之和为2～20，从而可以使得LED芯片的发光亮度满足要求。当第一多量子阱层和第二多量子阱层周期之和数量越大时，该LED芯片越适合工作于大电流的工作环境下，LED芯片的发光亮度也会越大。然而，当第一多量子阱层和第二多量子阱层周期之和超过20个时，由于LED芯片的发光亮度较大，导致LED芯片的产生的热量也会越高，从而增加了能量损耗。此外，当第一多量子阱层和第二多量子阱层周期之和小于2个时，LED芯片的工作电流减小，从而使得亮度太低，不满足设计要求。
可选的，第一多量子阱层靠近N型掺杂半导体层，第二多量子阱层靠近P型掺杂半导体层。由于多量子阱层的制作温度与该第一多量子阱层中铟组分的含量成反比。因此，第一多量子阱层的制作温度可以大于第二多量子阱层的制作温度，而LED芯片中外延层中的膜层通常是自下而上依次生长在衬底上。因此第一多量子阱层靠近N型掺杂半导体层设置，第二多量子阱层靠近P型掺杂半导体层设置。此外，多量子阱层的制作温度与该多量子阱中氮化镓晶体的质量有关，制作温度越高氮化镓晶体的质量越好，LED芯片的发光效率和可靠性越高。并且，先形成的第一多量子阱层中氮化镓晶体的质量越好，位于其上后形成的第二多量子阱层中氮化镓晶体的质量也会有所提升。所以为了形成具有较高氮化镓晶体质量的第一多量子阱层和第二多量子阱层，以提高LED芯片的发光效率和可靠性，第一多量子阱层的制作温度大于第二多量子阱层的制作温度。
可选的，N型掺杂半导体层为N型掺杂氮化镓层。P型掺杂半导体层为P型掺杂氮化镓层。LED芯片还包括：氮化镓成核层、非掺杂氮化镓层、低掺杂氮化镓层、超晶格结构、电子阻挡层以及欧姆接触层。其中，氮化镓成核层和非掺杂氮化镓层依次层叠设置于N型掺杂氮化镓层远离P型掺杂氮化镓层一侧。氮化镓成核层用于使得衬底与氮化镓材料的晶格匹配，以便于获得高质量的氮化镓材。非掺杂氮化镓层可以提高后期生长的氮化镓材料的质量。低掺杂氮化镓层、超晶格结构依次层叠设置于N型掺杂氮化镓层与第一多量子阱层之间。其中，低掺杂氮化镓层中掺杂元素的浓度小于N型掺杂氮化镓层中掺杂元素的浓度。低掺杂氮化镓层用于调节LED芯片工作时的电场分布，使电流更加均匀，防止LED芯片发生击穿。超晶格结构主要用于调节LED芯片的应力、元素的组分含量等。电子阻挡层于第二多量子阱层与P型掺杂氮化镓层之间。该电子阻挡层用于阻挡N型掺杂半导体层中多余的电子扩散到P型掺杂半导体层，避免影响电子和空穴在第一多量子阱层和第二多量子阱层中的有效复合效率。欧姆接触层位于P型掺杂氮化镓层远离N型掺杂氮化镓层的一侧。该欧姆接触层用于增强P型掺杂半导体层与第二电极的电性连接。
可选的，第一蓝光的峰值波长λ1的范围为440nm≤λ1≤460nm，使得第一蓝光具有较高的能量，能够提高激发荧光粉发光的效率。第二蓝光的峰值波长λ2的范围为460nm≤λ2≤490nm，能够降低能量较高的有害蓝光在LED芯片发光量中的占比。
本申请实施例的第二方面，提供一种用于制作如上所述的任意一种发光二极管LED芯片的制作方法。其中，制作第一多量子阱层的第一温度T1的范围为740℃≤T1≤780℃。制作第二多量子阱层的第二温度T2的范围为725℃≤T2≤765℃。其中，第一温度T1大于第二温度T2。这样一来，由于制作温度与量子阱层中铟组分的含量成反比，因此可以通过调节制作温度使得第一多量子阱层的氮化铟镓阱层中铟组分的含量，大于第二多量子阱层的氮化铟镓阱层中铟组分的含量。上述制作方法与前述实施例提供的LED芯片具有相同的技术效果，此处不再赘述。本申请实施例的第三方面，提供一种显示模组，包括基板以及与上所述的任意一种LED芯片。LED芯片还包括与N型掺杂半导体层相耦接的第一电极、与P型掺杂半导体层相耦接的第二电极。基板上设置有驱动电路。驱动电路与第一电极和第二电极相耦接；驱动电路用于向第一电极和第二电极施加电压，以驱动LED芯片发光。该显示模组具有与前述实施例提供的LED芯片相同的技术效果，此处不再赘述。
本申请实施例的第四方面，提供一种终端，包括处理器和上所述的显示模组，处理器用于控制显示模组显示图像。该终端具有与前述实施例提供的显示模组相同的技术效果，此处不再赘述。
附图说明
图1为本申请实施例提供的一种终端的结构示意图；
图2a为图1中显示模组的一种结构示意图；
图2b为图1中显示模组的另一种结构示意图；
图2c为2a中LED芯片和基板的结构示意图；
图2d为图1中显示模组的另一种结构示意图；
图2e为图2d中LED芯片和基板的结构示意图；
图3a为本申请实施例提供的LED芯片的倒装结构示意图；
图3b为本申请实施例提供的LED芯片的一种结构示意图；
图4a为光线波长和蓝光伤害指数之间关系的曲线图；
图4b为本申请实施例提供的一种光谱能量图；
图5为图3b中第一多量子阱层或第二多量子阱层的周期结构的示意图；
图6为本申请实施例提供的LED芯片的另一种结构示意图；
图7为本申请实施例提供的LED芯片的制作方法流程图；
图8为执行图7中S101～S111后形成的晶圆的局部截面结构示意图；
图9为执行图7中S112后形成的晶圆的局部截面结构示意图；
图10为执行图7中S113～S114后形成的晶圆的局部截面结构示意图；
图11为执行图7中S115、S116后形成的晶圆的局部截面结构示意图；
图12为执行图7中S116后形成的晶圆的俯视结构示意图。
附图标记：
01-终端；10-显示模组；11-处理器；12-中框；13-壳体；101-LCD屏；20-BLU；201-导光板；21-导光板的顶面；22-导光板的底面；23-导光板的侧面；211-网点；202-光学膜片；30-LED芯片；31-基板；212-反射片；300-外延层；301-第一多量子阱层；302-第二多量子阱层；401-N型掺杂半导体层；402-P型掺杂半导体层；41-第一电极；42-第二电极；400-周期结构；411-垒层；412-阱层；100-衬底；501-GaN成核层；502-非掺杂GaN层；503-低掺杂GaN层；504-超晶格结构；505-电子阻挡层；506-欧姆接触层；507-透明电极；508-反射镜；509-钝化层；50-晶圆；51-切割线。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本申请中，“上”、“下”、“左”、“右”等方位术语可以包括但不限于相对附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语可以是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。
在本申请中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“耦接”可以是实现信号传输的电性连接的方式。“耦接”可以是直接的电性连接，也可以通过中间媒介间接电性连接。
在本申请的一些实施例提供一种如图1所示的终端01。该终端01可以为手机、平板电脑、笔记本、个人数字助理(personal digital assistant，PDA)、车载电脑、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备等。本申请实施例对上述终端的具体形式不做特殊限制。为了方便举例说明，以下以上述终端01为如图1所示的手机为例。
如图1所示，终端01可以包括显示模组10、处理器11、中框12以及壳体13，例如中央处理器(central processing unit，CPU)。中框12位于显示模组10和壳体13之间，中框12靠近显示模组10的一侧用于对显示模组10进行支撑。处理器11可以设置于中框12靠近壳体13的一侧表面上。壳体13与中框12相连接形成的空腔用于容纳上述处理器11。该处理器11与该显示模组10相耦接。该处理器11用于控制显示模组10显示图像。
以下对显示模组10的结构进行详细说明：
在本申请的一些实施例中，上述终端01为液晶显示终端。因此如图2a所示，该显示模组10可以包括LCD屏101以及位于LCD屏101背面(即与LCD的显示面相对的表面)的背光模组(back light unit，BLU)20。该BLU20可以向LCD屏101提供光源，以使得LCD屏101中各个亚像素(sub pixel)能够发光以实现图像显示。其中，亚像素为显示屏的最小成像单元。依次相邻的多个发不同光线的亚像素可以构成一个像素(pixel)。例如，依次相邻的红色(red，R)亚像素、绿色(green，G)亚像素，以及蓝色(blue，B)亚像素构成一个像素。在此情况下，可以通过调节不同像素中R、G、B光线的占比，以达到调节像素显示颜色的目的。
示例的，上述BLU20可以为侧入式背光模组。在此情况下，BLU20包括如图2b所示的基板31以及多个发光二极管(light emitting diode，LED)芯片30。
基板31可以为硬质的印刷电路板(printed circuit board，PCB)、柔性印刷电路板(flexible printed circuit board，FPCB)，或者硅基板。基板31上设置有用于驱动每个LED芯片11发光的驱动电路(图中未示出)。如图2c所示，多个LED芯片30可以排成一排设置于基板31，并与该基板31上的驱动电路相耦接。
此外，上述BLU20还可以包括位于LCD屏101背面一侧的光学膜片202和导光板201。光学膜片202位于导光板201和LCD屏101之间。LED芯片30和基板31设置于导光板201的侧面23。该导光板201的底面22上设置有多个用于导光的网点211。
在此情况下，LED芯片30的出光面可以涂覆荧光层。该LED芯片30发出的蓝光入射至荧光层后，可以激发荧光层发出白光。上述白光中的一部分(如图2b中的虚线箭头所示)入射至导光板201内会发生全反射，从而使得该部分光线可以从导光板201靠近LED芯片30的一侧传输至导光板201远离LED芯片30的一侧。
此外，上述白光中的另一部分(如图2b中的实线箭头所示)会入射至导光板201底面22上的网点211处，此时入射至网点211的光线的全反射被破坏，从而由网点211散射后从导光板201的顶面21出射。导光板201顶面21出射的光线经过光学膜片202(包括扩散片、棱镜片、增光片等)光学调节作用后，作为光源提供至LCD屏101。LCD屏101中设置有彩色滤光片，从而可以使得LCD屏101显示彩色画面。
基于此，为了提高光线的利用率，如图2b所示，该导光板201远离LCD屏101的一侧表面还可以设置反射片212，该反射片212能够对由导光板201底面22出射的光线反射至导光板201中。
或者，又示例的，上述BLU20可以为直下式背光模组。在此情况下，BLU20包括如图2d所示的，基板31、多个LED芯片30、反射片212以及光学膜片202。其中，如图2e所示，多个LED芯片30可以以阵列的方式设置于基板31上。
此外，如图2d所示，基板31、LED芯片30、反射片212以及光学膜片202均设置于LCD屏101的背面所在的一侧。该LED芯片30位于反射片212形成的凹槽内。在此情况下，LED芯片30的出光面可以涂覆荧光层。该LED芯片30发出的蓝光入射至荧光层后，可以激发荧光层发出白光。该白光的一部分向上入射至光学膜片202，另一部分入射至反射片212而被反射至光学膜片202，从而使得LED芯片30发出的光线更多的能够进入光学膜片202中，并经过光学膜片202的光学调节作用，作为光源提供至LCD屏101。
在本申请的另一些实施例中，上述显示模组10可以为微型(micro或mini)LED显示屏。在此情况下，该显示模组10可以包括上述基底31，以及设置于该基底31上的多个LED芯片，每个LED芯片位于该显示模组10的一个亚像素内。其中，在micro LED显示屏中，LED芯片的尺寸通常小于50μm。在mini LED显示屏中，LED芯片的尺寸通常介于50μm和200μm之间。为了使得上述显示模组10能够实现彩色显示，示例的，相邻的三个LED芯片中，可以分别用于发出红光、绿光以及蓝光。
对与上述任意一种显示模组10而言，为了使得驱动电路能够控制LED芯片30发光，如图3a所示，该LED芯片30可以包括第一电极41和第二电极42。LED芯片30可以采用倒装芯片(flip chip)工艺，倒装于基板31上。从而使得第一电极41和第二电极42能够与该基板31上的驱动电路相耦接，该驱动电路可以向第一电极41和所述第二电极42施加电压，以驱动LED芯片30发光。其中，倒装的LED芯片30朝向远离基板31的方向出光(出光方向由图3a中的箭头方向所示)。
在本申请的另一些实施例中，上述LED芯片30还可以采用正装的方式设置于基板31上。此时，LED芯片30中的第一电极41和第二电极42位于远离基板31的一侧，可以通过引线键合(wire bonding)的方式，将上述第一电极41和第二电极42与该基板31上的驱动电路相耦接。本申请对LED芯片30在基板31上的安装方式不做限定。
以下对上述能够发出蓝光的LED芯片30的结构进行详细的说明。
如图3b所示，该LED芯片30除了包括上述第一电极41、第二电极42以外，还包括衬底100(例如蓝宝石)以及位于该衬底100上的外延层300。该外延层300可以包括N型掺杂半导体层401、P型掺杂半导体层402，以及位于该N型掺杂半导体层401和P型掺杂半导体层402之间，且层叠设置的第一多量子阱层301和第二多量子阱层302。
其中，N型掺杂半导体层401与上述第一电极41相耦接。该N型掺杂半导体层401可以在纯半导体材料(即本征半导体材料)中进行N型掺杂，例如掺杂四价元素而形成。形成的N型掺杂半导体层401中自由电子为多子，空穴为少子。纯半导体材料可以是氮化镓(GaN)，四价元素可以是如硅(Si)。这样一来，N型掺杂半导体层401主要靠自由电子导电。N型掺杂过程中掺杂的元素浓度越大，多子(自由电子)的浓度越高，N型掺杂半导体层401的导电性能越强。在此情况下，与该N型掺杂半导体层401耦接的第一电极41也可以称为N电极。
上述是以在纯半导体材料中掺杂四价元素为例，对N型掺杂过程进行的说明。本申请对实现N型掺杂中，掺杂的元素不做限定，只要能够在LED芯片30性能满足要求的情况下，使得N型掺杂半导体层401中自由电子为多子，空穴为少子即可。
P型掺杂半导体层402与上述第二电极42相耦接。该P型掺杂半导体层402可以在纯半导体材料中进行P型掺杂，例如掺杂二价元素而形成。形成的P型掺杂半导体层402中自由空穴为多子，自由电子为少子。纯半导体材料可以是GaN，二价元素可以是镁(Mg)。这样一来，在P型掺杂半导体层402中主要靠空穴导电。P型掺杂过程中掺杂的元素浓度越大，多子(空穴)的浓度越高，P型掺杂半导体层402的导电性能越强。在此情况下，与该P型掺杂半导体层402耦接的第二电极42也可以称为P电极。
同理，上述是以在纯半导体材料中掺杂二价元素为例，对P型掺杂过程进行的说明。本申请对实现P型掺杂中，掺杂的元素不做限定，只要能够在LED芯片30性能满足要求的情况下，使得P型掺杂半导体层401中为空穴多子，自由电子为少子即可。
基于此，N型掺杂半导体层401和P型掺杂半导体层402之间可以形成PN结。第一多量子阱层301、第二多量子阱层302位于该PN结的有源区。当显示模组10中的基板31上的驱动电路分别向每个LED芯片30中的第一电极41和第二电极42提供电压时，在外加电场的作用下，N型掺杂半导体层401和P型掺杂半导体层402之间可以形成电场。
需要说明的是，本申请实施例中，基板31上的一个驱动电路可以控制一个LED芯片30。或者，一个驱动电路可以控制多个LED芯片30。本申请对驱动电路对LED芯片30的控制方式不做限定。
在此情况下，N型掺杂半导体层401中的电子与P型掺杂半导体层402中的空穴分别向第一多量子阱层301和第二多量子阱层302中扩散，并在第一多量子阱层301和第二多量子阱层302中复合，以光子的形式向外辐射能量而发光。其中，可以通过设置第一多量子阱层301的阱层中铟组分的含量，以及第二多量子阱层302的阱层中铟组分的含量，可以使得第一多量子阱层301发出第一蓝光A1，第二多量子阱层302发出第二蓝光A2。第二蓝光A2的峰值波长大于第一蓝光A1的峰值波长。这样一来，上述LED芯片30可以发出两种不同波长的蓝光。上述第一多量子阱层301、第二多量子阱层302的阱层中铟组分的含量的设置过程会在以下的描述中进行详细的说明。
在本申请的实施例中，第一蓝光A1的峰值波长λ1的范围可以为440nm≤λ1≤460nm。第二蓝光A2的峰值波长λ2的范围可以为460nm≤λ2≤490nm之间。根据国际照明委员会(international commission on illumination，CIE)发布的不同波长的蓝光伤害指数，如图4a所示，当蓝光的波长在415nm～455nm之间时，蓝光的伤害指数达到峰值，例如最大峰值大约为0.900(如图4a所示)。所以第一多量子阱层301发出的峰值波长在440nm～460nm之间的第一蓝光A1，其蓝光伤害指数较大，从而对眼睛的伤害较大。
此外，第二多量子阱层302发出的第二蓝光A2，其峰值波长大于第一蓝光的峰值波长，例如，该第二蓝光A2的峰值波长可以在460nm～490nm之间。由图4a可知，峰值波长可以在460nm～490nm之间的第二蓝光A2的蓝光伤害指数较小，在0.007以下。
综上所述，一方面，本申请实施例提供的LED芯片30中，具有层叠设置的第一多量子阱层301和第二多量子阱层302，且第一多量子阱层301可以发出短波蓝光(即上述第一蓝光A1)和第二多量子阱层302可以发出长波蓝光(即上述第二蓝光A2)，因此，可以减小LED芯片30中短波蓝光的占比。
基于此，如图4b所示，本申请实施例提供的LED芯片30的蓝光伤害指数与波长的曲线①，在波长415nm～455nm之间(由图4b可知，该阶段的蓝光伤害指数达到峰值)的积分面积(即蓝光波长在415nm～455nm之间的光能量)，在曲线①与横坐标上整个蓝光波段(即400nm～500nm)的积分面积(即，整个蓝光波段中蓝光的光能量)中，占据较小的比例。
而图4b中，仅发出短波蓝光的LED芯片30的光能量与波长的曲线②在波长415nm～455nm之间的积分面积(即蓝光波长在415nm～455nm之间的光能量)，在曲线②与横坐标上整个蓝光波段(即400nm～500nm)的积分面积(即，整个蓝光波段中蓝光的光能量)中，占据较大。该比例可以表征蓝光伤害程度，所以本申请提供的LED芯片30其蓝光伤害程度较小。从而减少BLU20中具有较高蓝光伤害指数的光线的占比，减小对人眼产生的伤害。
另一方面，上述第一多量子阱层301和第二多量子阱层302层叠设置，且位于同一个LED芯片30中，因此，LED芯片30可以同时发出两种不同波长的蓝光，即上述第一蓝光A1和第二蓝光A2。在此情况下，当LED芯片30设置于图2b所示的导光板201的侧面23时，LED芯片30发出的两种不同波长的蓝光不需要混光距离，就可以使得第一蓝光A1和第二蓝光A2同时激发LED芯片30出光面的荧光层发出白光。这样一来，可以减小LED芯片30与导光板201侧面23之间的间距H。从而可以减小图2b中BLU20沿水平方向X(与LCD屏101的显示面平行的方向)的尺寸，达到减小整个终端01尺寸的目的。
以下对第一多量子阱层301和第二多量子阱层302的结构进行详细说明。
第一多量子阱层301、第二多量子阱层302均包括如图5所示的至少一个周期的周期结构400。该周期结构400包括层叠设置的垒层411和阱层412。例如垒层411可以为氮化镓(GaN)垒层411，阱层412可以为氮化铟镓(InGaN)阱层412。多个周期结构400可以层叠设置。其中，为了使得LED芯片30的发光亮度能够满足设计要求，上述第一多量子阱层301和第二多量子阱层302周期之和可以为2～20。当第一多量子阱层301和第二多量子阱层302周期之和数量越大时，该LED芯片30越适合工作于大电流的工作环境下，LED芯片30的发光亮度也会越大。然而，当第一多量子阱层301和第二多量子阱层302周期之和超过20个时，由于LED芯片30的发光亮度较大，导致LED芯片30的产生的热量也会越高，从而增加了能量损耗。此外，当第一多量子阱层301和第二多量子阱层302周期之和小于2个时，LED芯片30的工作电流减小，从而使得亮度太低，不满足设计要求。
例如，本示例中，第一多量子阱层301可以具有8个周期的上述周期结构400。第二多量子阱层302可以具有4个周期的上述周期结构400。LED芯片30在发光时，周期结构400沿靠近衬底100的方向逐个发光，并且距离衬底100较近的周期结构400可能存在没有被激发而不发光的情况。由上述可知，远离衬底100的第二多量子阱层302的周期数，小于靠近衬底100的第一多量子阱层301的周期数。因此当周期结构400沿靠近衬底100的方向逐个发光时，可以使得第二多量子阱层302中4个周期的周期结构400均发光，第一多量子阱层301中靠近第二多量子阱层302的4个周期的周期结构400发光，其余4个周期的周期结构400可以不发光。此时，第一多量子阱层301和第二多量子阱层302中能够发光的周期结构400的周期数相同，从而可以使得第一多量子阱层301和第二多量子阱层302的发光亮度相当。
当然本申请对上述第一多量子阱层301、第二多量子阱层302的周期数量不做限定，只要能够保证LED芯片30的发光亮度满足设计要求即可。例如，第一多量子阱层301可以具有6个周期的上述周期结构400。第二多量子阱层302可以具有6个周期的上述周期结构400。或者，第一多量子阱层301可以具有4个周期的上述周期结构400。第二多量子阱层302可以具有8个周期的上述周期结构400。
由于光能量与波长成反比，所以第一多量子阱层301可以发出短波蓝光(即上述第一蓝光A1)的光能量大于第二多量子阱层302可以发出长波蓝光(即上述第二蓝光A2)的光能量。而光能量与多量子阱层的禁带宽度(band gap)成正比，禁带宽度又与多量子阱层中InGaN阱层412中In组分的含量成反比。所以为了使得第一多量子阱层301可以发出短波蓝光(即上述第一蓝光A1)，第二多量子阱层302可以发出长波蓝光(即上述第二蓝光A2)，第二多量子阱层302中铟(In)组分的含量，大于第一多量子阱层301中In组分的含量。
需要说明的是，半导体中价电子所处的能带是价带(valence band)，半导体能量最高的能带是导带(conduction band)。上述禁带宽度是指导带底与价带顶之间的能量差。
在本申请的一些实施例中，多量子阱层的InGaN阱层412中铟组分的含量可以受到制作温度的影响。制作温度越高，多量子阱层的InGaN阱层412中铟组分的含量越低。因此在制作LED芯片30的过程中，第一多量子阱层301的制作温度可以大于第二多量子阱层302的制作温度。制作温度变化一度，多量子阱层的发光波长会变化2～3nm。
基于此，为了使得第一多量子阱层301可以发出波长λ1(440nm≤λ1≤460nm)的短波蓝光(即上述第一蓝光A1)，制作该第一多量子阱层301的InGaN阱层412的第一温度T1的范围可以为740℃≤T1≤780℃。此时，第一多量子阱层301的InGaN阱层412中In与镓(Ga)的原子数比可以为1:4～1:3。即，第一多量子阱层301的InGaN阱层412中In的组分含量(In在In和Ga中的占比)可以为20％～25％。示例的，第一多量子阱层301中In的组分含量可以为20％、21％、22％、23％、24％或者25％。
此外，为了使得第二多量子阱层302可以发出波长λ2(460nm≤λ2≤490nm)的长波蓝光(即上述第二蓝光A2)，制作该第二多量子阱层302的InGaN阱层412的第二温度T2的范围可以为725℃≤T2≤765℃的范围内。此时，第二多量子阱层302的InGaN阱层412中In与Ga的原子数比为1:3～3:7。第二多量子阱层302的InGaN阱层412中In与Ga的原子数比为1:3或3:7。即，第二多量子阱层302的InGaN阱层412中In的组分含量(In在In和Ga中的占比)可以为25％～30％。示例的，第二多量子阱层302中In的组分含量可以为25％、26％、27％、28％、29％或者30％。
需要说明的是，虽然第一多量子阱层301的InGaN阱层412中In的组分含量范围与第二多量子阱层302的InGaN阱层412中In的组分含量范围重叠区域，但是在制作过程中，只要保证第二多量子阱层302的InGaN阱层412中In的组分含量，大于第一多量子阱层301的InGaN阱层412中In的组分含量即可。
由上述可知，第一多量子阱层301的制作温度可以大于第二多量子阱层302的制作温度，而LED芯片30中外延层300中的膜层通常是自下而上依次生长在衬底100上。因此如图3b所示，第一多量子阱层301靠近N型掺杂半导体层401设置，第二多量子阱层302靠近P型掺杂半导体层402设置。此外，多量子阱层的制作温度与该多量子阱中GaN晶体的质量有关，制作温度越高GaN晶体的质量越好，LED芯片30的发光效率和可靠性越高。并且，先形成的第一多量子阱层301中GaN晶体的质量越好，位于其上后形成的第二多量子阱层302中GaN晶体的质量也会有所提升。所以为了形成具有较高GaN晶体质量的第一多量子阱层301和第二多量子阱层302，以提高LED芯片30的发光效率和可靠性，第一多量子阱层301的制作温度大于第二多量子阱层302的制作温度。
此外，第一多量子阱层301中多量子阱层的周期结构400(如图5所示)中，以及第二多量子阱层302中多量子阱层的周期结构400中，阱层412，例如InGaN阱层412的厚度可以为1.4nm～4nm。垒层411，例如GaN垒层411的厚度可以为3nm～8nm。
需要说明的是，上述是以阱层412为InGaN阱层对阱层412的厚度进行的说明，该厚度范围1.4nm～4nm可以适用于任何阱层412。同理，上述是以垒层411为GaN垒层为例对垒层411的厚度进行的说明，该厚度范围3nm～8nm可以适用于任何垒层411。
其中，当InGaN阱层412的厚度小于1.4nm，GaN垒层411的厚度小于3nm时，多量子阱层的厚度太薄，导致LED芯片30载流子复合效率较低，且引起发热，不适合工作于大电流环境下。当InGaN阱层412的厚度大于4nm，GaN垒层411的厚度大于8nm时，多量子阱层的厚度太厚，使得多量子阱层发光波长对厚度的敏感程度增加，发光波长的均匀性难以控制。示例的，InGaN阱层412的厚度可以为1.4nm、1.5nm、3nm或4nm。GaN垒层411的厚度可以为3nm、4nm、5nm、7nm或者8nm。
多量子阱层中InGaN阱层412的厚度对该多量子阱层发光波长也有影响，该多量子阱层中InGaN阱层412的厚度越大，多量子阱层的极化效应会使得多量子阱层发光波长越长。因此，为了使得第一多量子阱层301可以发出短波蓝光(即上述第一蓝光A1)，第二多量子阱层302可以发出长波蓝光(即上述第二蓝光A2)，该第一多量子阱层301中InGaN阱层412的厚度，小于第二多量子阱层302中InGaN阱层412的厚度。
在N型掺杂半导体层401为N型掺杂氮化镓层，P型掺杂半导体层402为P型掺杂氮化镓层的基础上，上述LED芯片30的外延层300除了包括上述N型掺杂半导体层401、P型掺杂半导体层402、第一多量子阱层301和第二多量子阱层302以外，该LED芯片30还可以包括如图6所示的GaN成核层501、非掺杂GaN层502、低掺杂GaN层503、超晶格结构504、电子阻挡层505、欧姆接触层506。
以下对图6所示的LED芯片30的制作方法进行详细的说明。其中，该LED芯片30中外延层300的制作方法可以包括如图7所示的S101～S114。
S101、在衬底100上生长如图8所示的GaN成核层501。
示例的，在350℃-500℃的范围内，通入三甲基镓和氨气，在衬底100(例如边长为2英尺的蓝宝石)上生长GaN成核层501。GaN成核层501的厚度为10nm～30nm，例如25nm，生长时间为2min(分钟)～3min，例如2.5min。该GaN成核层501用于使得衬底100与GaN材料的晶格匹配，以便于获得高质量的GaN材料。
需要说明的是，本申请实施例中的生长时间为制作膜层时通入相应原材料的时间。例如，GaN成核层501的生长时间，为了通入上述三甲基镓和氨气的时间。
S102、在GaN成核层501的表面生长如图8所示的非掺杂GaN层502。
示例的，在450℃-900℃的范围内，通入三甲基镓和氨气，在GaN成核层501的表面生长非掺杂GaN层502。非掺杂GaN层502的厚度为0.5μm～2μm，例如1μm，生长时间为15min～60min，例如30min。在外延层300中设置非掺杂GaN层502，是因为初期生长的GaN材料质量较差，因此先不进行掺杂，使得GaN材料在一定厚度内生长，从而可以提高后期生长的GaN材料的质量。
需要说明的是，形成非掺杂GaN层502的制作温度大于形成GaN成核层501的制作温度。在制作过程中，可以通过调节当前制作腔室的温度，或者还可以将制作有GaN成核层501的衬底100移动到另一个温度较高的制作腔室内。以下制作步骤中温度调节的方式同上所述，不再具体赘述。
S103、在非掺杂GaN层502的表面生长如图8所示的N型掺杂半导体层401。
示例的，在900℃-1200℃的范围内，通入三甲基镓和氨气以生长GaN材料，并通入硅烷(SiN)，以实现N型掺杂，掺杂浓度为5E18/cm3～5E19/cm3，例如5E18/cm3，从而在非掺杂GaN层502的表面生长N型掺杂半导体层401，例如N型掺杂氮化镓层。N型掺杂半导体层401的厚度为1μm～3μm，例如2μm，生长时间为0.5h(小时)～2h，例如1h。
S104、在N型掺杂半导体层401的表面生长如图8所示的低掺杂GaN层503。
示例的，在700℃-800℃的范围内，通入三甲基镓和氨气以生长GaN材料，并通入SiN，以实现N型掺杂，掺杂浓度为5E16/cm3～5E18/cm3，例如5E17/cm3，从而在N型掺杂半导体层401的表面生长低掺杂GaN层503。其中，低掺杂GaN层503中掺杂元素(例如Si)的浓度小于N型掺杂半导体层401中掺杂元素(例如Si)的浓度。
低掺杂GaN层503的厚度为100nm～500nm，例如300nm，生长时间为10min～40min，例如25min。该低掺杂GaN层503用于调节LED芯片30工作时的电场分布，使电流更加均匀，防止LED芯片30发生击穿。
S105、在低掺杂GaN层503的表面生长如图8所示的超晶格结构504。
示例的，在650℃-800℃的范围内，通入三甲基镓和三甲基铟以及氨气，生长至少一个，例如10个由层叠的GaN垒层411和InGaN阱层412构成的周期结构400(如图5所示)。超晶格结构504的InGaN阱层412中In的组分含量(In在In和Ga中的占比)可以为5％～20％。从而在低掺杂GaN层503的表面生长超晶格结构504。
超晶格结构504的InGaN阱层412的厚度可以为1nm～3nm，例如2.5nm，GaN垒层411的厚度可以为3nm～8nm，例如5nm。超晶格结构504中每个周期结构400的生长时间为10min～20min。超晶格结构504相对于第一多量子阱层301和第二多量子阱层302而言，更靠近衬底100，所以该超晶格结构504可以主要用于调节LED芯片30的应力、元素的组分含量等，而不再主要影响LED芯片30的发光波长。
S106、在超晶格结构504的表面生长如图8所示的第一多量子阱层301。
示例的，在第一温度T1，该第一温度T1在740℃～780℃的范围内，例如，T1＝760℃，通入三甲基镓和三甲基铟以及氨气，生长多个(例如8个)周期结构400。每个周期结构400如图5所示，由层叠的GaN垒层411和InGaN阱层412构成的。第一多量子阱层301的InGaN阱层412中In的组分含量(In在In和Ga中的占比)可以为20％～25％。从而在超晶格结构504的表面生长第一多量子阱层301。生长第一多量子阱层301的第一温度T1(760℃)较高，因此该第一多量子阱层301的InGaN阱层412中In的组分含量降低，所以第一多量子阱层301发出的蓝光为上述短波蓝光(即第一蓝光A1)。
此外，第一多量子阱层301的InGaN阱层412的厚度可以为1.4nm～4nm，例如3nm，GaN垒层411的厚度可以为3nm～8m，例如7nm。第一多量子阱层301中每个周期结构400的生长时间为6min～10min，例如8min。
S107、在第一多量子阱层301的表面生长如图8所示的第二多量子阱层302。
示例的，在第二温度T2，该第二温度T2在725℃～765℃的范围内，例如，T2＝745℃，通入三甲基镓和三甲基铟以及氨气，生长多个(例如4个)周期结构400。每个周期结构400由层叠的GaN垒层411和InGaN阱层412构成的。第二多量子阱层302的InGaN阱层412中In的组分含量(In在In和Ga中的占比)可以为25％～30％。第二多量子阱层302中每个周期结构400的生长时间为6min～10min，例如8min。从而在第一多量子阱层301的表面生长第二多量子阱层302。生长第一多量子阱层301的第二温度T2(745℃)较低，因此该第二多量子阱层302的InGaN阱层412中In的组分含量较高，所以第二多量子阱层302发出的蓝光为上述长波蓝光(即第二蓝光A2)。
第二多量子阱层302的InGaN阱层412的厚度可以为1.4nm～4nm，例如3nm，GaN垒层411的厚度可以为3nm～8m，例如7nm。由上述可知，多量子阱层的厚度与其发光波长成正比，因此为了使得第二多量子阱层302发出短边蓝光，该第二多量子阱层302的InGaN阱层412的厚度(例如4nm)可以大于第一多量子阱层301的InGaN阱层412的厚度(例如3nm)。
S108、在第二多量子阱层302的表面生长如图8所示的电子阻挡层505。
示例的，在800℃-900℃的范围内，通入以下所有气体：三甲基镓、三甲基铟、三甲基铝、氨气以及二茂镁(Cp2Mg)，在第二多量子阱层302的表面生长氮化镓铝(AlGaN)电子阻挡层505。电子阻挡层505的厚度为30nm～100nm，例如70nm，生长时间为1min～8min，例如3min。该电子阻挡层505用于阻挡N型掺杂半导体层401中多余的电子扩散到P型掺杂半导体层402，避免影响电子和空穴在第一多量子阱层301和第二多量子阱层302中的有效复合效率。
S109、在电子阻挡层505的表面生长如图8所示的P型掺杂半导体层402。
示例的，在900℃-950℃的范围内，通入三甲基镓和氨气以生长GaN材料，并通入Cp2Mg，以实现P型掺杂，掺杂浓度为5E19/cm3～1E21/cm3，例如1E20/cm3，从而在电子阻挡层505的表面生长P型掺杂半导体层402，例如P型掺杂氮化镓层。P型掺杂半导体层402的厚度为50nm～300nm，例如150nm，生长时间为2min～15min，例如5min。该电子阻挡层505用于阻挡N型掺杂半导体层401中多余的电子扩散到P型掺杂半导体层402，避免影响电子和空穴在第一多量子阱层301和第二多量子阱层302中的有效复合效率。
S110、在P型掺杂半导体层402的表面生长如图8所示的欧姆接触层506。
示例的，在730℃-770℃的范围内，通入三甲基镓、三甲基铟、氨气以生长GaN材料，并通入SiN。其中，Si的掺杂浓度为1E18/cm3～1E20/cm3，例如1E20/cm3。从而在P型掺杂半导体层402的表面生长欧姆接触层506。该欧姆接触层506中InGaN的In的组分含量(In在In和Ga中的占比)可以为25％～30％。
此外，欧姆接触层506的厚度为0.5nm～3nm，例如1.5nm，生长时间为10s(秒)～40s，例如30s。该欧姆接触层506用于增强P型掺杂半导体层402与第二电极42(如图6所示)的电性连接。
S111、在欧姆接触层506的表面制作如图8所示的透明电极507。
示例的，采用蒸镀的方式，在欧姆接触层506的表面溅射透明导电材料，例如，氧化银锡(Indium tin oxide，ITO)，从而形成透明电极507。该透明电极507用于将第二电极42(如图6所示)与P型掺杂半导体层402相耦接。
S112、采用刻蚀工艺对N型掺杂半导体层401远离衬底100一侧的各个膜层的部分去除，如图9所示，露出N型掺杂半导体层401的一部分。
其中，N型掺杂半导体层401露出的部分可以成为台面，该台面用于与第一电极41(如图6所示)相耦接。
S113、在欧姆接触层506远离衬底100的一侧制作如图10所示的反射镜508。
示例的，可以在欧姆接触层506远离衬底100的一侧，例如透明电极507的表面蒸镀金属材料，或者分布式布拉格(distributed bragg reflection，DBR)反射材料形成上述反射镜508。该反射镜508能够对第一多量子阱层301发出的短波蓝光(即第一蓝光A1)和第二多量子阱层302发出的长波蓝光(即第二蓝光A2)进行反射。从而可以使得更多的光线能够从衬底100所在的一侧发出，达到提高发光效率的目的。
S114、在欧姆接触层506远离衬底100的一侧制作如图10所示的钝化层509。
示例的，可以在欧姆接触层506远离衬底100的一侧，例如反射镜508的表面，采用等离子体增强化学沉积法(plasma enhanced chemical vapor deposition，PECVD)制作一层二氧化硅(SiO2)薄膜，以形成上述钝化层509。该钝化层509用于防止LED芯片30表面漏电。
上述步骤是制作LED芯片30中外延层300的制作方法。其中，外延层300可以是LED芯片30中除了衬底100、第一电极41以及第二电极42以外的其他膜层。在此基础上，该LED芯片30的制作方法还包括如图7所示的S115～S117。
S115、制作如图11所示的金属电极，例如第一电极41和第二电极42。
示例的，采用金属沉积工艺，在N型掺杂半导体层401的表面形成与该N型掺杂半导体层401相耦接的第一电极41。在透明电极507的表面形成通过该透明电极507以及欧姆接触层506，与P型掺杂半导体层402相耦接的第二电极42。上述第一电极41和第二电极42用于与基板31上的驱动电路相耦接。从而使得上述驱动电路通过向第一电极41、第二电极42施加电压，以激发第一多量子阱层301和第二多量子阱层302发光。
需要说明的是，上述仅仅是对形成反射镜508、钝化层509以及金属电极(包括第一电极41和第二电极42)的步骤顺序的举例说明。在本申请的另一些实施例中，还可以先形成金属电极，然后再依次形成钝化层509和反射镜508。本申请对形成反射镜508、钝化层509以及金属电极的制作步骤的顺序不做限定，只要能够使得反射镜508、钝化层509位于P型掺杂半导体层402、N型掺杂半导体层401远离衬底100的一侧，且第一电极41与N型掺杂半导体层401相耦接，第二电极42与P型掺杂半导体层402相耦接即可。
其中，在上述外延层300具有欧姆接触层506、透明电极507的情况下，由于欧姆接触层506、透明电极507均具有导电性，因此第二电极42与P型掺杂半导体层402相耦接是指，该第二电极42通过欧姆接触层506、透明电极507间接与P型掺杂半导体层402相耦接。
S116、对衬底100减薄。
示例的，对衬底100远离第一多量子阱层301和第二多量子阱层302的一侧表面进行研磨工艺，以达到对衬底100进行减薄的目的。从而便于对经过上述步骤形成的如图12所示的晶圆(wafer)进行切割。
S117、对晶圆50进行切割。
示例的，沿图12所示的晶圆50上横纵交叉的切割线51，采用激光切割工艺对该晶圆50进行切割，从而可以得到多个LED芯片30。其中，该LED芯片30的结构与图11所示的晶圆50切割前的局部剖视结构相同。
上述LED芯片30的边长可以在100μm～800μm之间。示例的，当上述终端01为手机时，该手机中BLU20中的LED芯片30的尺寸可以为100μm*300μm。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种发光二极管LED芯片，其特征在于，包括：
N型掺杂半导体层(401)；
P型掺杂半导体层(402)；
第一多量子阱层(301)，位于所述N型掺杂半导体层(401)和所述P型掺杂半导体层(402)之间；所述第一多量子阱层(301)用于在所述N型掺杂半导体层(401)和所述P型掺杂半导体层(402)之间的电场的激发下发出第一蓝光；
第二多量子阱层(302)，位于所述N型掺杂半导体层(401)和所述P型掺杂半导体层(402)之间，且与所述第一多量子阱层(301)层叠设置；所述第二多量子阱层(302)用于在所述N型掺杂半导体层(401)和所述P型掺杂半导体层(402)之间的电场的激发下发出第二蓝光；
其中，所述第二蓝光的峰值波长大于所述第一蓝光的峰值波长。
2.根据权利要求1所述的LED芯片，其特征在于，所述第一多量子阱层(301)、所述第二多量子阱层(302)均包括至少一个周期的周期结构；所述周期结构包括层叠设置的氮化镓垒层(411)和氮化铟镓阱层(412)；所述第二多量子阱层(302)的氮化铟镓阱层(412)中铟组分的含量，大于所述第一多量子阱层(301)的氮化铟镓阱层(412)中铟组分的含量。
3.根据权利要求2所述的LED芯片，其特征在于，
所述第一多量子阱层(301)的氮化铟镓阱层(412)中铟与镓的原子数比为1:4～1:3；
所述第二多量子阱层(302)的氮化铟镓阱层(412)中铟与镓的原子数比为1:3～3:7。
4.根据权利要求1或2所述的LED芯片，其特征在于，
所述第一多量子阱层(301)的阱层(412)的厚度为1.4nm～4nm；
所述第二多量子阱层(302)的阱层(412)的厚度为1.4nm～4nm。
5.根据权利要求4所述的LED芯片，其特征在于，所述第二多量子阱层的阱层的厚度，大于所述第一多量子阱层的阱层的厚度。
6.根据权利要求1或2所述的LED芯片，其特征在于，
所述第一多量子阱层(301)的垒层(411)的厚度为3nm～8nm；
所述第二多量子阱层(302)的垒层(411)的厚度为3nm～8nm。
7.根据权利要求3或4所述的LED芯片，其特征在于，所述第一多量子阱层(301)和所述第二多量子阱层(302)的周期结构的数量之和为2～20。
8.根据权利要求2所述的LED芯片，其特征在于，所述第一多量子阱层(301)靠近所述N型掺杂半导体层(401)，所述第二多量子阱层(302)靠近所述P型掺杂半导体层(402)。
9.根据权利要求1所述的LED芯片，其特征在于，所述N型掺杂半导体层(401)为N型掺杂氮化镓层；所述P型掺杂半导体层(402)为P型掺杂氮化镓层；所述LED芯片还包括：
依次层叠的氮化镓成核层(501)和非掺杂氮化镓层(502)，位于所述N型掺杂氮化镓层远离所述P型掺杂氮化镓层一侧；
依次层叠的低掺杂氮化镓层(503)、超晶格结构(504)，位于所述N型掺杂氮化镓层与所述第一多量子阱层(301)之间；其中，所述低掺杂氮化镓层(503)中掺杂元素的浓度小于所述N型掺杂氮化镓层中掺杂元素的浓度；
电子阻挡层(505)，位于所述第二多量子阱层(302)与所述P型掺杂氮化镓层之间；
欧姆接触层(506)，位于所述P型掺杂氮化镓层远离所述N型掺杂氮化镓层的一侧。
10.根据权利要求1所述的LED芯片，其特征在于，所述第一蓝光的峰值波长λ1的范围为440nm≤λ1≤460nm；所述第二蓝光的峰值波长λ2的范围为460nm≤λ2≤490nm。
11.一种用于制作如权利要求1-10任一项所述的发光二极管LED芯片的制作方法，其特征在于，
制作第一多量子阱层(301)的第一温度T1的范围为740℃≤T1≤780℃；
制作第二多量子阱层(302)的第二温度T2的范围为725℃≤T2≤765℃；
其中，所述第一温度T1大于所述第二温度T2。
12.一种显示模组，其特征在于，包括基板(31)以及与如权利要求1-10任一项所述的LED芯片(30)；所述LED芯片(30)还包括与所述N型掺杂半导体层(401)相耦接的第一电极(41)、与所述P型掺杂半导体层(402)相耦接的第二电极(42)；
所述基板(31)上设置有驱动电路；所述驱动电路与所述第一电极(41)和所述第二电极(42)相耦接；所述驱动电路用于向所述第一电极(41)和所述第二电极(42)施加电压，以驱动所述LED芯片(30)发光。
13.一种终端，其特征在于，包括处理器(11)和如权利要求12所述的显示模组(10)，所述处理器(11)用于控制所述显示模组(10)显示图像。
CN202010177485.7A 2020-03-13 2020-03-13 一种led芯片及其制作方法、显示模组、终端 Active CN113394313B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010177485.7A CN113394313B (zh) 2020-03-13 2020-03-13 一种led芯片及其制作方法、显示模组、终端
PCT/CN2021/079835 WO2021180096A1 (zh) 2020-03-13 2021-03-09 一种led芯片及其制作方法、显示模组、终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010177485.7A CN113394313B (zh) 2020-03-13 2020-03-13 一种led芯片及其制作方法、显示模组、终端

Publications (2)

Publication Number Publication Date
CN113394313A true CN113394313A (zh) 2021-09-14
CN113394313B CN113394313B (zh) 2022-12-27

Family

ID=77616249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010177485.7A Active CN113394313B (zh) 2020-03-13 2020-03-13 一种led芯片及其制作方法、显示模组、终端

Country Status (2)

Country Link
CN (1) CN113394313B (zh)
WO (1) WO2021180096A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497112B (zh) * 2022-03-30 2022-07-15 季华实验室 一种MicroLED显示面板制作方法及显示面板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556917A (zh) * 2008-04-09 2009-10-14 住友电气工业株式会社 形成量子阱结构的方法和制造半导体发光元件的方法
CN102222742A (zh) * 2011-06-08 2011-10-19 浙江东晶光电科技有限公司 一种量子阱发光管外延片及其生长方法
CN102347408A (zh) * 2011-10-26 2012-02-08 华南师范大学 GaN基双蓝光波长发光器件及其制备方法
CN102822995A (zh) * 2010-02-03 2012-12-12 克里公司 带具有变化的阱厚度的多量子阱结构的基于iii族氮化物的发光二极管结构
CN203491288U (zh) * 2013-09-27 2014-03-19 惠州比亚迪实业有限公司 GaN基LED外延片
CN105226145A (zh) * 2014-06-23 2016-01-06 中国科学院物理研究所 量子阱结构、发光二极管外延结构及发光二极管
CN108336199A (zh) * 2018-03-09 2018-07-27 南昌大学 一种氮化物发光二极管结构
CN109830575A (zh) * 2019-01-09 2019-05-31 武汉光迅科技股份有限公司 一种超辐射发光二极管外延片、外延片制备方法及芯片
CN110165026A (zh) * 2019-04-04 2019-08-23 华为技术有限公司 Led芯片及其制备方法、显示模组、智能终端
CN110176526A (zh) * 2019-06-12 2019-08-27 江西乾照光电有限公司 一种带有极高垒层插入层的白光led结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070051962A1 (en) * 2005-09-08 2007-03-08 Mu-Jen Lai Gallium nitride semiconductor light emitting device
CN205376570U (zh) * 2016-01-08 2016-07-06 芜湖赛宝信息产业技术研究院有限公司 一种采用倒装结构的GaN基双波长LED芯片

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556917A (zh) * 2008-04-09 2009-10-14 住友电气工业株式会社 形成量子阱结构的方法和制造半导体发光元件的方法
CN102822995A (zh) * 2010-02-03 2012-12-12 克里公司 带具有变化的阱厚度的多量子阱结构的基于iii族氮化物的发光二极管结构
CN102222742A (zh) * 2011-06-08 2011-10-19 浙江东晶光电科技有限公司 一种量子阱发光管外延片及其生长方法
CN102347408A (zh) * 2011-10-26 2012-02-08 华南师范大学 GaN基双蓝光波长发光器件及其制备方法
CN203491288U (zh) * 2013-09-27 2014-03-19 惠州比亚迪实业有限公司 GaN基LED外延片
CN105226145A (zh) * 2014-06-23 2016-01-06 中国科学院物理研究所 量子阱结构、发光二极管外延结构及发光二极管
CN108336199A (zh) * 2018-03-09 2018-07-27 南昌大学 一种氮化物发光二极管结构
CN109830575A (zh) * 2019-01-09 2019-05-31 武汉光迅科技股份有限公司 一种超辐射发光二极管外延片、外延片制备方法及芯片
CN110165026A (zh) * 2019-04-04 2019-08-23 华为技术有限公司 Led芯片及其制备方法、显示模组、智能终端
CN110176526A (zh) * 2019-06-12 2019-08-27 江西乾照光电有限公司 一种带有极高垒层插入层的白光led结构

Also Published As

Publication number Publication date
WO2021180096A1 (zh) 2021-09-16
CN113394313B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
EP3121857B1 (en) Methof of manufacturing a diode having a vertical structure
CN102117771B (zh) 一种发光二极管外延片和管芯及其制作方法
TWI336139B (en) Light emitting diode having enhanced side emitting capability
CN109997236B (zh) 发光二极管封装件以及具有该发光二极管封装件的显示装置
JP2006134975A (ja) 照明装置及びこの照明装置を用いた表示装置
US20130105761A1 (en) Light emitting device and method for manufacturing the same
US20240136467A1 (en) Single chip multi band led and application thereof
US8791473B2 (en) Nitride semiconductor light-emitting element, illuminating device, liquid crystal display device, method for producing nitride semiconductor light-emitting element and method for manufacturing illuminating device
Lin et al. Enhancement of InGaN–GaN Indium–Tin–Oxide Flip-Chip Light-Emitting Diodes With TiO $ _2 $–SiO $ _2 $ Multilayer Stack Omnidirectional Reflector
US20110186872A1 (en) Light Emitting Device Package, Method Of Manufacturing The Same, And Lighting System
US20040227144A1 (en) Novel light-emitting device
CN103390702A (zh) 发光装置、超辐射发光二极管及投影仪
CN113394313B (zh) 一种led芯片及其制作方法、显示模组、终端
CN112038331A (zh) 发光装置、背光单元和显示设备
WO2021197101A1 (zh) 一种led器件及制作方法、显示模组、终端
JP2008091942A (ja) 窒化物半導体発光ダイオード
JP4074315B2 (ja) 窒化物半導体発光ダイオード
US20110114970A1 (en) Light emitting diode structure, a lamp device and a method of forming a light emitting diode structure
CN109256447A (zh) 发光器件、包括该发光器件的封装件及其制造方法
KR20220139995A (ko) 공진 캐비티를 갖는 발광 다이오드 구조 및 그 제조 방법
KR101603244B1 (ko) 발광 다이오드 및 이를 이용한 발광 소자와 백 라이트 유닛
CN220569704U (zh) 一种显示装置
EP4379827A1 (en) Light-emitting module and display device using same
CN218886358U (zh) 一种液晶显示器
US20230215990A1 (en) Light emitting diode and display apparatus having the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant