CN113392618A - 一种印刷电路板掩膜线宽补偿量预测方法 - Google Patents

一种印刷电路板掩膜线宽补偿量预测方法 Download PDF

Info

Publication number
CN113392618A
CN113392618A CN202110442135.3A CN202110442135A CN113392618A CN 113392618 A CN113392618 A CN 113392618A CN 202110442135 A CN202110442135 A CN 202110442135A CN 113392618 A CN113392618 A CN 113392618A
Authority
CN
China
Prior art keywords
etching
printed circuit
line width
domain
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110442135.3A
Other languages
English (en)
Other versions
CN113392618B (zh
Inventor
李辉
申胜男
明瑞鉴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN202110442135.3A priority Critical patent/CN113392618B/zh
Publication of CN113392618A publication Critical patent/CN113392618A/zh
Application granted granted Critical
Publication of CN113392618B publication Critical patent/CN113392618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/28Design optimisation, verification or simulation using fluid dynamics, e.g. using Navier-Stokes equations or computational fluid dynamics [CFD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/10Numerical modelling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00Details relating to the application field
    • G06F2113/08Fluids
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/12Printed circuit boards [PCB] or multi-chip modules [MCM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/14Force analysis or force optimisation, e.g. static or dynamic forces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Fluid Mechanics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明涉及一种印刷电路板掩膜线宽补偿量预测方法,通过三维建模及仿真获取柔性印刷电路板蚀刻所得铜层轮廓,根据所得铜层轮廓和与若干实验结果对比验证,建立以喷淋压强、蚀刻时间和夹角为主的工艺参数关于掩膜线宽补偿量的控制模型,并运用数学方法归纳总结出掩膜线宽补偿量的预测公式和函数曲线。本发明通过基于欧拉多相流模型的多尺度耦合仿真方法,结合实验验证以及数学方法,建立以喷淋压强、蚀刻时间和夹角为主的工艺参数关于掩膜线宽补偿量的控制模型。

Description

一种印刷电路板掩膜线宽补偿量预测方法
技术领域
本发明涉及柔性印刷电路板制造领域,尤其涉及湿法蚀刻工艺中的一种印刷电路板掩膜线宽补偿量预测方法。
背景技术
在印刷电路板制造工艺中,线宽均匀性作为一个重要性能指标需要被重点考察。随着市场需求的增长和工艺技术的不断进步,柔性印刷电路板的尺寸也在不断缩小,其线宽已缩小至微米级别,生产过程中的关键工艺参数,如蚀刻液喷淋压力、蚀刻工艺处理时间、线路方向与进给方向间夹角和掩膜线宽补偿量等,均会显著影响印刷电路板的性能和产品的良品率。
在影响柔性印刷电路板生产质量的诸多因素中,铜层电路线宽参数符合设计指标具有重要意义。如果铜层电路线宽超过一定范围时,柔性印刷电路板的性能即会受到影响,如短路、发热严重等缺陷,以及由于线路间距过小导致的不正常放电问题。如果铜层电路线宽过窄,则产品在加工生产的过程中更容易出现断路等缺陷,电路板的线路结构稳定性也会降低,有可能在后续的烘干和清洗等工艺中受到破坏。
目前,柔性印刷电路的掩膜电路线宽补偿量的设置仍处于试错试验研究阶段,从资金和成本上限制了柔性印刷电路板制造技术的快速发展和应用。同时,由于柔性印刷电路板蚀刻过程中短路、断路等缺陷的形成和发展机理等方面的研究缺少可靠的实验技术和手段。开展柔性印刷电路板蚀刻工艺的掩膜电路线宽补偿量预测方法,能够有效地揭示柔性印刷电路板表面的动压强和残余应力分布、线路轮廓演化、线路缺陷的形成与发展,建立基于材料特性、工艺参数、环境、缺陷的工艺数据库,指导柔性印刷电路板掩膜电路线宽补偿量的研究。
发明内容
本发明的目的是根据现有柔性印刷电路板蚀刻工艺中的实验数据,提出一种能揭示柔性印刷电路板蚀刻过程中光刻胶掩膜电路线宽补偿量的预测方法,建立材料-工艺-缺陷演变的柔性印刷电路板光刻胶掩膜电路线宽补偿量的精准预测模型。
本发明是这样实现的:
本发明提供一种柔性印刷电路板蚀刻工艺中的光刻胶掩膜电路线宽补偿量的预测方法,基于实验数据与仿真计算结果,建立不同的喷淋压力和蚀刻时间等工艺环境下,光刻胶掩膜电路线宽补偿量与电路结构相对于进给方向的夹角之间的关系。该方法包括以下步骤:
S1,获取柔性印刷电路线宽在多夹角下的补偿量数据和对应的工艺环境参数,所述夹角为电路结构相对于进给方向的夹角;
S2,建立柔性印刷电路蚀刻工艺中喷淋域的三维几何模型,并通过仿真计算该喷淋域下方印刷电路板上表面的喷淋压力分布;
S3,建立柔性印刷电路板蚀刻工艺中蚀刻域的三维几何模型,且包括S1中夹角情况的模型,以S2中压力结果为初始条件,计算出蚀刻域中光刻胶掩膜下方铜层线路的形态;
S4,将S3中铜层线路形态的仿真结果与S1中实验获取的铜层线路形态进行对比,通过调整仿真计算中涉及的工艺参数,将仿真结果与实验结果匹配;
S5,以各工艺环境参数为划分对象,将S4中匹配结果优良的仿真结果进行分类,再对各工艺参数进行拟合处理,通过与相应的实验结果对比验证后,最终获取印刷电路板光刻胶掩膜电路线宽补偿量的预测曲线。
进一步地,步骤S1中的夹角覆盖范围为0°至90°,以每间隔1°获取补偿量数据和对应的工艺环境参数。对应的柔性印刷电路板蚀刻域的三维建模,将光刻胶掩膜线路走向与产品进给方向每隔1°进行一次建模,最终覆盖0°至90°。进一步地,所述S1工艺环境参数包括喷淋压力、蚀刻液温度、蚀刻液浓度、传送带进给速度,且所述柔性印刷电路的铜层电路线宽与设计值之间的误差不超过 10%且未出现短路或断路等结构缺陷。
进一步地,所述步骤S2中,喷淋域的三维几何模型包括喷头高度、喷头间前后和左右间距、喷头内径、计算区域尺寸,应用于喷淋域的欧拉多相流模型选用2相模式,即空气相和蚀刻液相,蚀刻液的物理与动力学参数包括:蚀刻液密度、蚀刻液粘度、蚀刻液温度;根据以上所述的几何和物理参数,确定喷淋域仿真中的流体流态为湍流。
进一步地,所述步骤S3中,蚀刻域的三维几何模型包括铜层厚度、光刻胶掩膜厚度、掩膜电路线宽、夹角和计算区域尺寸;应用于蚀刻域的欧拉多相流模型选用3相模式,即空气相、蚀刻液相和铜相;铜的物理参数包括:密度、粘度、内摩擦角;根据以上所述的几何和物理参数,确定蚀刻域仿真中的流体流态为湍流,从计算结果调取铜的体积分数分布云图,进而判断铜层线路轮廓。
更进一步地,步骤S2、S3中仿真计算均基于欧拉多相流模型和湍流模型,具体过程为:
S23-1基于连续介质流体力学控制方程、K-ε模型方程、多相流中的欧拉微分方程和库仑定律,建立蚀刻域的理论模型,通过计算和查阅文献得到仿真所需参数,如雷诺系数、粘度等;
S23-2基于喷淋域的几何结构,对喷淋域进行毫米级三维几何建模;
S23-3对喷淋域进行网格划分,选择标准K-ε湍流仿真模型,设置材料、流体相以及边界条件并对其命名,对于精细结构区域,增加网格密度,如降低
网格尺寸和设置边界层,保证后期计算的精确度;
S23-4对喷淋域进行流体仿真计算,得到喷淋域和柔性印刷电路板表面的动压强分布云图、垂直截面和底面的速度矢量图;
S23-5基于蚀刻域的几何结构,对蚀刻域进行微米级三维几何建模;
S23-6对蚀刻域的进行网格划分,对关键研究区域铜层提高网格密度,例如设置更小的网格尺寸以及对铜相与壁面边界之间的区域设置边界层网格,便于后期分析蚀刻机理,减小线宽误差;
S23-7选择欧拉多相流和湍流仿真模型,根据仿真结果设置入口的边界条件,即蚀刻液进入蚀刻域的初始速度或初始压强,得到蚀刻域的有限体积模型;对蚀刻域进行流体仿真计算,求解柔性印刷电路板铜层的轮廓演化及相关数据。优选地,所述S4中,仿真结果与S1获取结果匹配的判定标准为电路线宽,即二者间误差不超过5%即可认定为匹配,若不匹配,则修正工艺参数在测量中存在的误差,所述工艺参数包括物理参数、动力学参数以及边界条件,其中,修正的物理参数包括铜相的动力粘度,修正的动力学参数包括蚀刻液的喷淋压力。优选地,所述S5中,工艺参数环境包括喷淋压力和蚀刻时间,喷淋压力和蚀刻时间均有一个设计值,在此设计值附近取一定的误差范围,在该范围内量化分类。在每一种工艺环境类别中,运用最小二乘法对数据进行拟合,获取印刷电路板光刻胶掩膜电路线宽补偿量的预测曲线。
进一步地,最小二乘法的具体操作方法如下:
S5-1在各工艺环境的分类中,列出N个不同光刻胶掩膜夹角(x1,x2,……, xN)与所对应的铜层电路线宽补偿量(y1,y2,……,yN);
S5-2根据下式:
Figure BDA0003035529760000041
计算出满足条件的函数曲线,整理计算方程,获取最终拟合函数图像。
优选地,先以特定得夹角进行仿真并匹配结果,并将该夹角下S4中调整的工艺参数作为标准参数,然后将该标准参数应用于其它夹角新建立的每一个蚀刻域模型进行仿真计算,并获取仿真结果。
与现有实验技术相比,本发明的优点在于:本发明从柔性印刷电路板蚀刻工艺的几何尺寸、物理参数、动力学参数出发,通过基于欧拉多相流模型的多尺度耦合仿真方法,模拟柔性印刷电路板蚀刻过程中铜层线路轮廓演化、线路缺陷的形成与发展、喷淋参数影响机制、电路板表面的动压强和残余应力分布等,建立柔性印刷电路板光刻胶掩膜电路线宽补偿量预测体系。同时,本发明方法能够有效地优化柔性印刷电路板光刻胶掩膜电路线宽补偿量参数,降低试错实验成本,提高柔性印刷电路板制造的成型效率、精度及性能等,提升湿法蚀刻领域的研发效率,并有助于柔性印刷电路板智能制造产线的耦合数字孪生模型构建。
附图说明
图1为本发明实施提供的一种柔性印刷电路板光刻胶掩膜电路线宽补偿量预测方法的流程图。
图2为本发明实施提供的一种柔性印刷电路板光刻胶掩膜电路线宽补偿量预测方法的数据交互与系统框架图。
图3为本发明具体实施方式提供的实施例中的仿真方法示意图。
具体实施方式
下面将结合本专利发明专利中的附图,对本发明的一个具体实施例中的技术方案进行清楚、完整的描述。基于本实施例,本普通领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1、图2、图3所示,本发明实施例提供一种柔性印刷电路板光刻胶掩膜电路线宽补偿量预测方法,用于对柔性印刷电路板蚀刻工艺过程中产生的线路轮廓演化、线路缺陷的形成与发展、喷淋参数影响机制、电路板表面的动压强和残余应力分布等进行基于有限体积仿真方法的多尺度耦合仿真模拟,进而分析出光刻胶掩膜补偿量与铜层电路线宽之间的关系。该方法包括以下步骤:
获取柔性印刷电路线宽在多夹角下的补偿量数据和对应的工艺环境参数,所述夹角为电路结构相对于进给方向的夹角。本实施例根据现有资源,通过基于实验的试错研究获取电路结构相对于进给方向在特定夹角情况下的光刻胶掩膜电路线宽补偿量数据,并根据喷淋压力和蚀刻时间等工艺环境参数进行分类。
建立柔性印刷电路板蚀刻工艺中的喷淋域的三维几何模型,基于欧拉多相流模型进行喷淋域的仿真计算,获取柔性印刷电路板上表面的喷淋压力分布。
建立柔性印刷电路板蚀刻工艺中的蚀刻域的三维几何模型,且包括S1中特定夹角情况的模型。基于欧拉多相流模型,以S2中压力结果为初始条件,计算出蚀刻域中光刻胶掩膜下方铜层线路的形态。
将S3中铜层线路形态的仿真结果与S1中实验获取的铜层线路形态进行对比,通过调整仿真计算中涉及的物理参数、动力学参数以及边界条件等,将仿真结果与实验结果匹配,并将最终调整完毕后的物理参数、动力学参数以及边界条件等作为标准参数。
本实施例中,先以特定夹角进行建模分析,再将S1中夹角覆盖范围扩大到0°至90°内更多的情况,即每间隔1°进行一次建模,建立柔性印刷电路板蚀刻工艺中的蚀刻域的三维几何模型。基于S4中确定的标准参数,应用于本步骤中新建立的每一个蚀刻域模型进行仿真计算,并获取仿真结果。
以喷淋压力和蚀刻时间等工艺环境参数为依据,将S5中的仿真结果分类。应用最小二乘法等数学分析方法对上述数据进行拟合处理,通过与相应的实验结果对比验证后,最终获取印刷电路板光刻胶掩膜电路线宽补偿量的预测曲线。
针对典型的柔性印刷电路板蚀刻工艺,蚀刻液在高压下从喷头阵列中喷出,对柔性印刷电路板基板表面铜层进行物理撞击和化学腐蚀,在光刻胶掩膜线宽的约束下,使铜层形成特定的电路轮廓,从而实现柔性印刷电路板蚀刻的目标。这个过程中涉及复杂的流体运动与变形等物理过程,导致柔性印刷电路板基板产品非常容易受到加工环境、工艺参数等影响,出现开路、短路、残缺、剥离、顶底差异等缺陷。
其中,所述步骤S2、S3和S5涉及建模的内容具体包括:通过动态数据建模的方式,建立工艺数据模型中需要的参数包括:几何尺寸、物理参数、动力学参数、工艺方法;需要使用的数据库包括蚀刻工艺材料数据库、工艺方法数据库、设备技术参数数据库、工艺参数数据库、缺陷诊断数据库和工艺标准规范数据库。
本实施例中,步骤S2喷淋域模型的几何参数中包括喷头距离产品的高度为60.0mm、喷头间距为33.3mm、喷射张角约为65°、蚀刻液流速为10.61m/s、喷口直径为2.0mm等;工艺的物理参数包括蚀刻液密度为1082kg/m3,铜的密度为 8960kg/m3等;动力学参数包括蚀刻液动力粘度系数为1.085*10-3Pa·s、湍流动能、湍流耗散率、雷诺系数等。采用ANSYS软件中的Fluent流体仿真模块,在毫米级尺度对喷淋域进行三维几何建模、有限元网格划分和流体仿真计算;所述喷淋域的流体仿真计算是基于湍流模型来进行的。
步骤S3中蚀刻域模型的几何参数包括蚀刻域的特征尺寸;所述工质的物理参数包括流速约为4.8m/s;所述动力学参数包括铜的动力粘度系数为12000Pa·s 等。采用ANSYS软件中的Fluent仿真模块,根据步骤S3中所述的蚀刻域数据模型,在微米级尺度对蚀刻域进行三维几何建模、有限元网格划分和仿真计算;所述蚀刻域的仿真计算基于欧拉多相流模型和湍流模型,以S2中得到柔性印刷电路板上表面的动压强分布仿真结果为初始条件来进行。
本实施例中基于欧拉多相流模型的多尺度耦合仿真的具体计算方法如下:
(1)基于连续介质流体力学控制方程、K-ε模型方程、多相流中的欧拉微分方程和库仑定律,建立蚀刻的理论模型,通过计算和查阅文献得到仿真所需的密度、黏度、湍流强度、水力直径等参数;
(2)根据公式:
Figure BDA0003035529760000071
计算喷淋过程中蚀刻液的雷诺系数,其中ρ、v、μ、d分别为流体的密度、流速、黏性系数和流场的特征尺寸,判断流体的状态和需要使用的仿真模型。喷淋域的雷诺数为22732.71,故应采用湍流模型。蚀刻域的雷诺数为5000,故也可采用湍流模型;
(3)进入Geometry模块,基于喷淋域数据模型中的几何参数,对喷淋域进行三维几何建模,其中包括5排喷管,每根喷管均匀布置8个喷头,共计40 个喷头,喷头前后间距为90mm,左右间距为33.3mm,喷嘴距离底面为60mm。几何模型如图3a所示,其中3a1和3a2分别表示喷头和蚀刻域。
(4)进入Mesh模块,对喷淋域进行流体网格划分,对于喷口处狭窄区域增加网格密度,并命名出入口、壁面和对称面等边界条件。网格划分结果如3b 所示,其中3b1为喷淋域网格划分结果,3b2为蚀刻域网格划分结果。
(5)进入Setup模块,设置重力加速度为9.81m/s2,选择标准K-ε湍流仿真模型,添加材料,设置区域条件,根据(1)中所得的物理参数设置速度出入口、压力出入口、固液边界等仿真边界条件,得到喷淋域的有限体积模型;
(6)选择瞬态模型,进行初始化设置,对喷淋域进行流体仿真计算,得到稳态计算残差曲线、喷淋域和柔性印刷电路板表面的动压强分布云图、蚀刻液体积分布云图以及垂直截面和底面的速度矢量图,导出三维模型中的底面中心线压强值。如图3c所示,其中3c1为喷淋域速度矢量图,3c2为喷淋域底面压力分布云图,3c3为蚀刻域铜的体积分数分布云图,3c4为中心区域截面上铜的体积分数分布云图。
(7)再次进入Geometry模块,基于蚀刻域数据模型中的几何参数,对蚀刻域进行三维几何建模,其中光刻胶线宽10um,光刻胶厚度2um,光刻胶线心距18um,铜层厚度8um;
(8)进入Mesh模块,对蚀刻域进行六面体或四面体网格划分,并设定出入口、壁面和对称面等边界条件;
(9)进入Setup模块,设置重力加速度,选择欧拉多相流模型且设定为3 相模式,选择湍流模型,根据(6)中仿真结果计算内摩擦角、雷诺系数等参数,设置材料和相以及体积分数等仿真边界条件;
(10)选择瞬态模型,对(6)中导出的喷淋域底边压强数据求平均值,作为初始条件对蚀刻域进行流体仿真计算,求解柔性印刷电路板上表面铜层的形变演化、应变应力和流场的速度矢量图,研究柔性印刷电路板上表面所受压力对蚀刻速率以及铜层轮廓质量的影响,以及光刻胶掩膜电路线宽补偿量对铜层电路线宽的影响,如图3d所示,其中3d1为蚀刻后柔性印刷电路板表面线路的显微结构,3d2为蚀刻后的铜层截面。
优选地,步骤S2和S3可以采用SolidWorks几何建模软件创建柔性印刷电路板蚀刻工艺的三维几何模型,将模型导入到仿真软件中进行有限元网格划分和仿真计算。
在执行完步骤S4后,用相同的工艺参数进行柔性印刷电路板蚀刻实验,将实验所得的线路截面与铜层轮廓的仿真结果进行对比,验证仿真结果的可靠性并对仿真过程进行进一步优化。具体为,将仿真结果与S1获取结果匹配的判定标准为电路线宽,即二者间误差不超过5%即可认定为匹配,若不匹配,则修正工艺参数在测量中存在的误差,工艺参数包括物理参数、动力学参数以及边界条件,其中,修正的物理参数包括铜相的动力粘度,修正的动力学参数包括蚀刻液的喷淋压力。
步骤S5中,工艺参数环境包括喷淋压力和蚀刻时间,喷淋压力和蚀刻时间均有一个设计值,在此设计值附近取一定的误差范围,在该范围内量化分类,例如,喷淋压力以0.24MPa为基准,上下每间隔基准量的1%为一个分类标准,最大间隔不可超过基准量的5%,蚀刻时间以75s为基准,分类方法同上。在每一种工艺环境类别中,运用最小二乘法对数据进行拟合,获取印刷电路板光刻胶掩膜电路线宽补偿量的预测曲线。其中,最小二乘法的具体操作方法如下:
S5-1在各工艺环境的分类中,列出N个不同光刻胶掩膜夹角(x1,x2,……,xN) 与所对应的铜层电路线宽补偿量(y1,y2,……,yN);
S5-2定义多项式f(xi)=a0+a1x+a2x2+......+aNxN;根据下式:
Figure BDA0003035529760000091
计算出满足条件的函数曲线,整理计算方程,获取最终拟合函数图像。
将柔性引述电路板蚀刻的缺陷分为断路、短路、残缺、剥离等多类,研究不同工艺参数尤其是喷淋压强和蚀刻时间对铜层轮廓质量和上述几类缺陷的影响规律,建立多工艺参数与产品质量和缺陷特征的量化关联模型,进一步优化柔性印刷电路板蚀刻工艺的喷淋域数据和蚀刻域数据模型;基于多工艺参数与缺陷特征的量化关联模型,将多尺度耦合仿真计算得到的侧蚀程度、蚀刻均匀性、残余应力分布等结果与期望值进行比较,建立柔性印刷电路板蚀刻工艺的缺陷控制反馈调节模型,优化柔性印刷电路板制造的可控工艺参数。
为了实现柔性印刷电路板性能的提升以及良品率的提升,本文提出一种针对铜层上表面贴覆的掩膜层中电路线宽的补偿量的参数设置方法,来保证铜层自身电路线宽处于合理范围内。光刻胶掩膜在经过曝光和显影等工艺加工之后,会生成线路图。掩膜上电路的线宽是一个理论值,由于加工过程中存在的相互运动导致喷淋压力分布不均匀,蚀刻时间不均匀,线路结构方向与进给方向存在夹角等因素,造成实际铜层电路线宽与理论线宽之间存在差异。对于产品不同的位置,蚀刻液速度方向与该处铜层表面法线方向之间的夹角也不同。因此,为不同位置的掩膜电路线宽设置不同的补偿量将提升铜层线路整体的均匀性,以达到电路线宽的设计值。
对于涉及流体运动的仿真,有限体积方法更多地被运用。相较于有限差分方法,有限体积方法能更好地适应复杂的模型结构和非结构网格,同时能够保证求解方法的守恒性,更适合应用于模拟涉及复杂流动的流体问题。使用现有的实验数据修正仿真计算结果,进而开展覆盖变量范围更广的仿真计算。针对后期获得的大量仿真结果,以喷淋压力和蚀刻时间为依据进行分组,每一组内再以线路结构方向与进给方向之间的夹角为变量,统计离散数据表。最后,使用最小二乘法对上述的离散数据分别进行数据拟合,进而获取最终的补偿量曲线。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种印刷电路板掩膜线宽补偿量预测方法,其特征在于,包括以下步骤:
S1,获取柔性印刷电路线宽在多夹角下的补偿量数据和对应的工艺环境参数,所述夹角为电路结构相对于进给方向的夹角;
S2,建立柔性印刷电路蚀刻工艺中喷淋域的三维几何模型,并通过仿真计算该喷淋域下方印刷电路板上表面的喷淋压力分布;
S3,建立柔性印刷电路板蚀刻工艺中蚀刻域的三维几何模型,且包括S1中夹角情况的模型,以S2中压力结果为初始条件,计算出蚀刻域中光刻胶掩膜下方铜层线路的形态;
S4,将S3中铜层线路形态的仿真结果与S1中实验获取的铜层线路形态进行对比,通过调整仿真计算中涉及的工艺参数,将仿真结果与实验结果匹配;
S5,以各工艺环境参数为划分对象,将S4中匹配结果优良的仿真结果进行分类,再对各工艺参数进行拟合处理,通过与相应的实验结果对比验证后,最终获取印刷电路板光刻胶掩膜电路线宽补偿量的预测曲线。
2.根据权利要求1所述的印刷电路板掩膜线宽补偿量预测方法,其特征在于:
步骤S1中的夹角覆盖范围为0°至90°,以每间隔1°获取补偿量数据和对应的工艺环境参数。
3.根据权利要求1所述的印刷电路板掩膜线宽补偿量预测方法,其特征在于:
所述S1工艺环境参数包括喷淋压力、蚀刻液温度、蚀刻液浓度、传送带进给速度,且所述柔性印刷电路的铜层电路线宽与设计值之间的误差不超过10%且未出现短路或断路形成的结构缺陷。
4.根据权利要求1所述的印刷电路板掩膜线宽补偿量预测方法,其特征在于:所述步骤S2中,喷淋域的三维几何模型包括喷头高度、喷头间前后和左右间距、喷头内径、计算区域尺寸,应用于喷淋域的欧拉多相流模型选用2相模式,即空气相和蚀刻液相,蚀刻液的物理与动力学参数包括:蚀刻液密度、蚀刻液粘度、蚀刻液温度;根据以上所述的几何和物理参数,确定喷淋域仿真中的流体流态为湍流。
5.根据权利要求1所述的印刷电路板掩膜线宽补偿量预测方法,其特征在于:所述步骤S3中,蚀刻域的三维几何模型包括铜层厚度、光刻胶掩膜厚度、掩膜电路线宽、夹角和计算区域尺寸;应用于蚀刻域的欧拉多相流模型选用3相模式,即空气相、蚀刻液相和铜相;铜的物理参数包括:密度、粘度、内摩擦角;根据以上所述的几何和物理参数,确定蚀刻域仿真中的流体流态为湍流,从计算结果调取铜的体积分数分布云图,进而判断铜层线路轮廓。
6.根据权利要求4或5所述的印刷电路板掩膜线宽补偿量预测方法,其特征在于:步骤S2、S3中仿真计算均基于欧拉多相流模型和湍流模型,具体过程为:
S23-1基于连续介质流体力学控制方程、K-ε模型方程、多相流中的欧拉微分方程和库仑定律,建立蚀刻域的理论模型,通过计算和查阅文献得到仿真所需参数,如雷诺系数、粘度;
S23-2基于喷淋域的几何结构,对喷淋域进行毫米级三维几何建模;
S23-3对喷淋域进行网格划分,选择标准K-ε湍流仿真模型,设置材料、流体相以及边界条件并对其命名,
S23-4对喷淋域进行流体仿真计算,得到喷淋域和柔性印刷电路板表面的动压强分布云图、垂直截面和底面的速度矢量图;
S23-5基于蚀刻域的几何结构,对蚀刻域进行微米级三维几何建模;
S23-6对蚀刻域的进行网格划分,对关键研究区域铜层提高网格密度,便于后期分析蚀刻机理,减小线宽误差;
S23-7选择欧拉多相流和湍流仿真模型,根据仿真结果设置入口的边界条件,即蚀刻液进入蚀刻域的初始速度或初始压强,得到蚀刻域的有限体积模型;对蚀刻域进行流体仿真计算,求解柔性印刷电路板铜层的轮廓演化及相关数据。
7.根据权利要求1所述的印刷电路板掩膜线宽补偿量预测方法,其特征在于:所述S4中,仿真结果与S1获取结果匹配的判定标准为电路线宽,即二者间误差不超过5%即可认定为匹配,若不匹配,则修正工艺参数在测量中存在的误差,所述工艺参数包括物理参数、动力学参数以及边界条件,其中,修正的物理参数包括铜相的动力粘度,修正的动力学参数包括蚀刻液的喷淋压力。
8.根据权利要求1所述的印刷电路板掩膜线宽补偿量预测方法,其特征在于:
所述S5中,工艺参数环境包括喷淋压力和蚀刻时间,喷淋压力和蚀刻时间均有一个设计值,在此设计值附近取一定的误差范围,在该范围内量化分类;在每一种工艺环境类别中,运用最小二乘法对数据进行拟合,获取印刷电路板光刻胶掩膜电路线宽补偿量的预测曲线。
9.根据权利要求8所述的印刷电路板掩膜线宽补偿量预测方法,其特征在于:最小二乘法的具体操作方法如下:
S5-1在各工艺环境的分类中,列出N个不同光刻胶掩膜夹角(x1,x2,……,xN)与所对应的铜层电路线宽补偿量(y1,y2,……,yN);
S5-2定义多项式f(xi)=a0+a1x+a2x2+......+aNxN;根据下式:
Figure FDA0003035529750000031
计算出满足条件的函数曲线,整理计算方程,获取最终拟合函数图像。
10.根据权利要求1所述的印刷电路板掩膜线宽补偿量预测方法,其特征在于:先以特定得夹角进行仿真并匹配结果,并将该夹角下S4中调整的工艺参数作为标准参数,然后将该标准参数应用于其它夹角新建立的每一个蚀刻域模型进行仿真计算,并获取仿真结果。
CN202110442135.3A 2021-04-23 2021-04-23 一种印刷电路板掩膜线宽补偿量预测方法 Active CN113392618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110442135.3A CN113392618B (zh) 2021-04-23 2021-04-23 一种印刷电路板掩膜线宽补偿量预测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110442135.3A CN113392618B (zh) 2021-04-23 2021-04-23 一种印刷电路板掩膜线宽补偿量预测方法

Publications (2)

Publication Number Publication Date
CN113392618A true CN113392618A (zh) 2021-09-14
CN113392618B CN113392618B (zh) 2022-07-05

Family

ID=77617570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110442135.3A Active CN113392618B (zh) 2021-04-23 2021-04-23 一种印刷电路板掩膜线宽补偿量预测方法

Country Status (1)

Country Link
CN (1) CN113392618B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115052422A (zh) * 2022-05-16 2022-09-13 珠海方正科技高密电子有限公司 电路板阻抗线补偿模型的建立方法、补偿方法及装置
CN116467990A (zh) * 2022-08-01 2023-07-21 先进半导体材料(安徽)有限公司 刻蚀仿真方法
CN117790300A (zh) * 2024-02-23 2024-03-29 深圳市常丰激光刀模有限公司 一种精细线路的动态蚀刻补偿方法
CN117881095A (zh) * 2024-03-13 2024-04-12 深圳市凌航达电子有限公司 用于精细线路板的线路蚀刻参数补偿优化方法及系统

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030018443A1 (en) * 2001-07-17 2003-01-23 International Business Machines Corporation Method for edge bias correction of topography-induced linewidth variation
CN102073757A (zh) * 2010-12-17 2011-05-25 杭州电子科技大学 一种用于集成电路中电感模型的分析方法
CN102280893A (zh) * 2011-08-09 2011-12-14 东营区供电公司 电力线路优化补偿装置
CN202759669U (zh) * 2012-09-28 2013-02-27 惠州中京电子科技股份有限公司 一种pcb板制作的后蚀刻补偿装置
CN103973292A (zh) * 2014-05-12 2014-08-06 浪潮电子信息产业股份有限公司 一种便于复杂拓扑信号的pcb传输延时补偿方法
US20150347660A1 (en) * 2014-05-30 2015-12-03 Ims Nanofabrication Ag Compensation of Dose Inhomogeneity Using Overlapping Exposure Spots
CN105430908A (zh) * 2015-10-29 2016-03-23 深圳市五株科技股份有限公司 印刷线路板制作的线宽补偿方法
CN106851998A (zh) * 2017-03-22 2017-06-13 深圳市景旺电子股份有限公司 一种细密的pcb线路及制作方法
US20180004864A1 (en) * 2016-06-29 2018-01-04 International Business Machines Corporation Hybrid modeling for a device under test associated with a two-phase cooling system
US20180011948A1 (en) * 2016-07-08 2018-01-11 efabless corporation Systems for engineering integrated circuit design and development
US20180173839A1 (en) * 2016-12-19 2018-06-21 Kla-Tencor Corporation Metrology Recipe Generation Using Predicted Metrology Images
US20180278253A1 (en) * 2017-03-27 2018-09-27 Mediatek Inc. Hold-Time Compensation Using Free Metal Segments
CN110213895A (zh) * 2019-06-10 2019-09-06 深圳市鼎盛电路技术有限公司 一种pcb线路制作方法及pcb
CN110348134A (zh) * 2019-07-15 2019-10-18 京东方科技集团股份有限公司 一种精细金属掩膜板的设计方法及装置
CN110795874A (zh) * 2019-09-30 2020-02-14 武汉大学 一种用于柔性电路板制造工艺过程的数字孪生模型

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030018443A1 (en) * 2001-07-17 2003-01-23 International Business Machines Corporation Method for edge bias correction of topography-induced linewidth variation
CN102073757A (zh) * 2010-12-17 2011-05-25 杭州电子科技大学 一种用于集成电路中电感模型的分析方法
CN102280893A (zh) * 2011-08-09 2011-12-14 东营区供电公司 电力线路优化补偿装置
CN202759669U (zh) * 2012-09-28 2013-02-27 惠州中京电子科技股份有限公司 一种pcb板制作的后蚀刻补偿装置
CN103973292A (zh) * 2014-05-12 2014-08-06 浪潮电子信息产业股份有限公司 一种便于复杂拓扑信号的pcb传输延时补偿方法
US20150347660A1 (en) * 2014-05-30 2015-12-03 Ims Nanofabrication Ag Compensation of Dose Inhomogeneity Using Overlapping Exposure Spots
CN105430908A (zh) * 2015-10-29 2016-03-23 深圳市五株科技股份有限公司 印刷线路板制作的线宽补偿方法
US20180004864A1 (en) * 2016-06-29 2018-01-04 International Business Machines Corporation Hybrid modeling for a device under test associated with a two-phase cooling system
US20180011948A1 (en) * 2016-07-08 2018-01-11 efabless corporation Systems for engineering integrated circuit design and development
US20180173839A1 (en) * 2016-12-19 2018-06-21 Kla-Tencor Corporation Metrology Recipe Generation Using Predicted Metrology Images
CN106851998A (zh) * 2017-03-22 2017-06-13 深圳市景旺电子股份有限公司 一种细密的pcb线路及制作方法
US20180278253A1 (en) * 2017-03-27 2018-09-27 Mediatek Inc. Hold-Time Compensation Using Free Metal Segments
CN110213895A (zh) * 2019-06-10 2019-09-06 深圳市鼎盛电路技术有限公司 一种pcb线路制作方法及pcb
CN110348134A (zh) * 2019-07-15 2019-10-18 京东方科技集团股份有限公司 一种精细金属掩膜板的设计方法及装置
CN110795874A (zh) * 2019-09-30 2020-02-14 武汉大学 一种用于柔性电路板制造工艺过程的数字孪生模型

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
WAN FAIZAL MOHAMED-HASSAN1: ""Assessment Of Cl 2 /CHF 3 Mixture For Plasma Etching Process On Barc And Tin Layer For 0.21 μm Metal Line: Silterra Case Study"", 《TURKISH JOURNAL OF COMPUTER AND MATHEMATICS EDUCATION》 *
刘朝晖: "宽带弓形微带补偿天线的设计", 《宁夏电力》 *
彭镜辉等: "酸性蚀刻线宽补偿与蚀刻因子、铜厚及线间距关系研究", 《印制电路信息》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115052422A (zh) * 2022-05-16 2022-09-13 珠海方正科技高密电子有限公司 电路板阻抗线补偿模型的建立方法、补偿方法及装置
CN115052422B (zh) * 2022-05-16 2024-03-01 珠海方正科技高密电子有限公司 电路板阻抗线补偿模型的建立方法、补偿方法及装置
CN116467990A (zh) * 2022-08-01 2023-07-21 先进半导体材料(安徽)有限公司 刻蚀仿真方法
CN116467990B (zh) * 2022-08-01 2023-12-01 先进半导体材料(安徽)有限公司 刻蚀仿真方法
CN117790300A (zh) * 2024-02-23 2024-03-29 深圳市常丰激光刀模有限公司 一种精细线路的动态蚀刻补偿方法
CN117790300B (zh) * 2024-02-23 2024-04-30 深圳市常丰激光刀模有限公司 一种精细线路的动态蚀刻补偿方法
CN117881095A (zh) * 2024-03-13 2024-04-12 深圳市凌航达电子有限公司 用于精细线路板的线路蚀刻参数补偿优化方法及系统
CN117881095B (zh) * 2024-03-13 2024-05-24 深圳市凌航达电子有限公司 用于精细线路板的线路蚀刻参数补偿优化方法及系统

Also Published As

Publication number Publication date
CN113392618B (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
CN113392618B (zh) 一种印刷电路板掩膜线宽补偿量预测方法
Thielen et al. Predictions of flow and heat transfer in multiple-impinging jets with an Elliptic-Blending second-moment closure
CN109033548B (zh) 一种计算槽壁边界条件主要系数的拟合方法
Feng Sessile drop deformations under an impinging jet
CN112685993A (zh) 一种柔性pcb板湿法化学蚀刻工艺仿真方法
CN110158551B (zh) 一种泄洪洞多通气孔供气系统的优化设计方法
Kumar et al. Integration of CFD simulated abrasive waterjet flow dynamics with the material removal model for kerf geometry prediction in overlapped erosion on Ti-6Al-4V alloy
Aldabbagh et al. Numerical simulation of three-dimensional laminar, square twin-jet impingement on a flat plate, flow structure, and heat transfer
CN112989754B (zh) 柔性印刷电路板蚀刻工艺的多尺度耦合仿真方法
CN115577563A (zh) 一种基于采样空间压缩技术的涡轮气热性能不确定性量化方法
CN112651195B (zh) 一种基于偏航角的沟槽型结构表面减阻效果预测方法
JP2007234867A (ja) 加工形状シミュレーション方法、半導体装置の製造方法及び加工形状シミュレーションシステム
Hou et al. Numerical simulation of gas flow in an electrostatic precipitator
Steinke et al. Monte Carlo simulation of thermal sprayed coatings
KR101838224B1 (ko) 롤투롤 슬롯-다이 코팅의 내부 유동 최적화를 위한 설계 방법
Kumar et al. Large eddy simulation of flow over square cylinder arrays in an octagonal configuration at subcritical Reynolds numbers
Köthe et al. Shape optimization of aircraft cabin ventilation components using adjoint CFD
Gangawane Lattice Boltzmann Computation of Steady Cross-Flow Across a Rectangular Obstacle with Different Aspect Ratio: Effect of Blockage Ratio
Kadivar et al. CFD Prediction of Turbulent Convective Heat Transfer in Additive Manufactured Rough Channels
JALIL et al. Experimental and modeling of flow over labyrinth and plain stepped falls
Harmening et al. Data-assisted training of a physics-informed neural network to predict the Reynolds-averaged turbulent flow field around a stalled airfoil under variable angles of attack
Barbosa et al. Numerical Analysis of Multiple Jets Impinging on a Moving Surface
Miguel-González et al. Numerical model of a planar jet wiping system for continuous strip lines
CN115042430A (zh) 基于数值仿真的直写打印中沉积细丝的横截面预测方法
JP3335767B2 (ja) 容器内流れ予測方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant