CN113383115A - 钴或铜合金的电沉积及其在微电子学中的用途 - Google Patents

钴或铜合金的电沉积及其在微电子学中的用途 Download PDF

Info

Publication number
CN113383115A
CN113383115A CN202080012535.4A CN202080012535A CN113383115A CN 113383115 A CN113383115 A CN 113383115A CN 202080012535 A CN202080012535 A CN 202080012535A CN 113383115 A CN113383115 A CN 113383115A
Authority
CN
China
Prior art keywords
cobalt
metal
electrolyte
acid
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080012535.4A
Other languages
English (en)
Other versions
CN113383115B (zh
Inventor
文森特·梅费里克
路易斯·凯拉德
米卡卢·蒂亚姆
多米尼克·祖尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avini
Original Assignee
Avini
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avini filed Critical Avini
Priority claimed from PCT/EP2020/053018 external-priority patent/WO2020161256A1/en
Publication of CN113383115A publication Critical patent/CN113383115A/zh
Application granted granted Critical
Publication of CN113383115B publication Critical patent/CN113383115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

钴或铜合金的电沉积以及在微电子学中的用途。本发明涉及制造钴或铜互连的方法，以及能够实施所述方法的电解液。pH小于4.0的电解液包含钴离子或铜离子、氯离子、锰离子或锌离子以及至多两种低分子量的有机添加剂。这些添加剂中的一种可以是α‑羟基羧酸。

Description

钴或铜合金的电沉积及其在微电子学中的用途
技术领域
本发明涉及电解液及其用于在导电表面上电沉积第一金属和第二金属的合金的用途，所述第一金属选自钴、铜以及它们的混合物，所述第二金属选自锰、锌以及它们的混合物。本发明还涉及使用此种电解液的制造方法，该制造方法可用于在集成电路中制造电学上的钴互连或铜互连。本发明最后涉及包含与第二金属层接触的第一金属层的器件。
背景技术
用钴填充互连(interconnect)的传统方法采用含有钴盐和多种有机添加剂的电解液，以获得所谓的自下而上填充(bottom-up filling)，所述有机添加剂包括具有互补功能的抑制剂(suppressor)和促进剂(accelerator)。通常需要这些添加剂的组合，以获得品质良好的钴团块(mass)，尤其是没有材料空隙的钴团块。抑制剂通过吸附到钴表面或通过与钴离子络合，在空腔开口处和围绕空腔的衬底的平坦表面上控制钴的沉积。因此，化合物可以是高分子量的分子，例如不能在空腔内扩散的聚合物或钴离子络合剂。促进剂本身会扩散到空腔的底部，在非常深的空腔中，它的存在就更为必要。它能够在空腔底部和其壁上增加钴的沉积速度。采用自下而上机制填充的方法与称为“保形(conformal)”或“连续”的填充方法形成对照，后者中钴沉积物在镂空图案的底部和壁上以相同的速度生长。
这些电沉积浴和它们的应用有几个缺点，这些缺点最终限制了所制造的电子器件的良好运行，并使它们的制造成本过高。原因在于，它们会产生受到有机添加剂污染的钴互连，而在钴中，有机添加剂是限制填充孔的形成所必需的。此外，用这些化学方法得到的填充速度太慢，与工业规模生产不相匹配。
专利申请US 2015/0179579描述了使用锰来增强互连中钴的粘附性，更具体地，在混合钴/介电衬底上，出于制造MOSFET晶体管光栅的目的来进行。然而，在所述方法中，锰和钴是在两个连续的、独立的材料沉积步骤中沉积的：在气相中化学沉积锰的步骤，接着是电沉积钴的步骤。
因此，仍然需要提供电解浴，该电解浴产生具有改进性能的钴沉积物，即其具有极低的杂质含量，其形成速率足够高，以使得有利地制造电子器件和/或允许减小厚度，或者甚至避免在基于二氧化硅的绝缘衬底和例如钴之间沉积钴扩散阻挡材料(例如氮化钽)层。
本发明人已经发现，pH在1.8和4.0之间的、含有钴II离子和选自锰II离子和锌II离子的金属离子的溶液使得能够实现该目标。
在保形电沉积方法中，从未提出过特定使用α-羟基羧酸在pH低于4时沉积钴合金的可能，这使得本发明的结果更加令人惊讶。除此之外，还从未提出过在沉积钴之前形成基于锰或锌的薄层而不需要化学或物理沉积步骤的可能。
本发明人已经发现，用铜II离子代替钴II离子获得了相同的结果，使得本发明能够生产具有增强性能的铜沉积物，即，其具有极低的杂质含量，其形成速率足够高，以使得有利地制造电子器件和/或允许减小厚度，或者甚至避免在基于二氧化硅的绝缘衬底和例如铜之间沉积钴扩散阻挡材料(例如氮化钽)层。
发明内容
因此，本发明涉及用于电沉积第一金属和第二金属的合金的电解液，所述第一金属选自钴、铜以及它们的混合物，所述第二金属选自锰、锌以及它们的混合物，其特征在于，所述电解液为包含如下的水性溶液：
-质量浓度为1g/L至5g/L的钴II离子或铜II离子，
-质量浓度为1g/L至10g/L的氯离子，
-选自锰II离子和锌II离子的金属离子，所述金属离子的质量浓度使得钴II离子或铜II离子的质量浓度与所述金属离子的质量浓度之比为1/10至25/1，
-有机酸或无机酸，所述有机酸或无机酸的量足以使得电解液的pH在1.8至4.0之间，以及
-仅一种或最多两种有机添加剂，所述有机添加剂不是聚合物，其中，如果存在于组合物中，作为所述有机添加剂，两种有机添加剂中的一种或两种有机添加剂可以是有机酸，并且其中，有机添加剂的浓度或两种有机添加剂的浓度之和在5mg/L至200mg/L之间。
钴II离子(或铜II离子)的质量浓度与所述金属离子的质量浓度之比可高于选自于由1/10、1/5、1/3、1/2、1/1、2/1、3/1、5/1、10/1、15/1和20/1组成的组的值。钴II离子(或铜II离子)的质量浓度与所述金属离子的质量浓度之比可低于选自于由1/5、1/3、1/2、1/1、2/1、3/1、5/1、10/1、15/1、20/1和25/1组成的组的值。
本发明还涉及用钴或铜填充空腔的方法，所述方法包括：使用上述电解液对合金进行保形沉积的第一步骤；以及将所述合金退火以获得钴或铜沉积物的第二步骤。
本发明的电解液和方法提供了在与工业应用相容的制造时间内获得具有高纯度钴或铜的连续沉积物的途径。
钴或铜沉积物的优点在于它们具有非常高的纯度，主要出于三个原因。
现有技术中所追求的目标之一是使用抑制剂(表面抑制剂)来减慢空腔入口处的金属沉积，所述抑制剂特定吸附在衬底的平坦表面上，而不渗入导电金属要填充的空隙。在现有技术中大量使用的、确保高质量填充所需的这些有机添加剂会导致钴或铜沉积物的污染。然而，凭借本发明的电解液而采用的电沉积方法遵循保形的空腔填充方法，并且不需要使用这些添加剂。
因此，本发明的电解液和方法通过限制有机分子的浓度、高浓度缓冲物质的存在以及在电沉积期间氢氧化钴或氢氧化铜的形成，能够显著限制钴或铜沉积物的污染。
此外，本发明的电解液和方法提供了获得钴或铜互连的途径，所述钴或铜互连具有非常低的杂质率(优选小于1000ppm原子)，同时以更高的沉积速率形成。
最后，本发明的电解液和方法使得能够通过对钴和锰的合金、钴和锌的合金、铜和锰的合金或铜和锌的合金进行退火来形成包含锰或锌的薄层，该合金通过电沉积在单个步骤中进行沉积。
在一个特定实施方式中，钴-锰或铜-锰合金沉积在由金属材料制成的种子层的表面上，该层覆盖绝缘材料。然后，对合金进行热处理，允许钴与锰的分离、或铜与锰的分离，并产生一方面含有钴或铜的层和另一方面的锰层。在合金退火期间，分布在合金内的锰原子迁移到金属层和绝缘材料之间的界面，以形成插入在金属层和绝缘材料之间的锰薄层。结果是覆盖有锰薄层、薄金属层和钴或铜沉积物的绝缘衬底的叠层。退火提高了包括钴或铜互连的电子器件的可靠性和制造的收益性。
最后，在钴的情况下，本发明的方法允许厚度减小或者甚至在基于二氧化硅的绝缘衬底和钴之间不沉积钴扩散阻挡材料(例如氮化钽)层。在铜的情况下获得了相同的结果。
定义
“电解液”是指在电沉积方法中使用的含有金属涂层的前体的液体。
“连续填充”是指无空隙的钴团块或铜团块。在现有技术中，可以在图案壁和金属沉积物之间的钴或铜沉积物中观察到材料的孔或空隙(“侧壁空隙”)。还能够以孔或线(“接缝”)的形式观察到与图案壁等距的空隙。通过制作沉积物的横截面，可以通过透射电子显微术或扫描电子显微术观察和量化这些空隙。本发明的连续沉积物优选具有低于10体积％、优选小于或等于5体积％的平均空隙率。待填充的结构体内部的空隙率的测量可以通过放大倍率在50000-350000之间的电子显微镜或通过TEM完成。
空腔的“平均直径”或“平均宽度”是指在待填充的空腔开口处测量的尺寸。例如，空腔为锥形通道或圆柱体的形式。
“保形填充”是指其中钴和锰的合金、钴和锌的合金、铜和锰的合金或铜和锌的合金的沉积物在镂空图案的底部和壁上以相同的速度生长的一种填充方式。这种填充方式与合金在空腔底部的沉积速度更快的从下到上(称为“自下而上”填充)的填充形成对照。
具体实施方式
本发明涉及用于电沉积第一金属和第二金属的合金的电解液，所述第一金属选自钴、铜以及它们的混合物，所述第二金属选自锰、锌以及它们的混合物，所述合金包含选自锰和锌的金属，其特征在于，所述电解液为包含如下的水性溶液：
-质量浓度为1g/L至5g/L的钴II离子或铜II离子，
-质量浓度为1g/L至10g/L的氯离子，
-选自锰II离子和锌II离子的金属离子，所述金属离子的质量浓度使得所述钴II离子或铜II离子的质量浓度与金属离子的质量浓度之比为1/10至10/1，
-有机酸或无机酸，所述有机酸或无机酸的量足以使得pH在1.8至4.0之间，以及
-仅一种或最多两种有机添加剂，所述有机添加剂不是聚合物，其中，两种添加剂中的一种可以为酸；当所述酸为有机酸时，添加剂的浓度或两种添加剂的浓度之和在5mg/L至200mg/L之间。
有机添加剂优选为不含硫的添加剂，它们中的至少一种或甚至两者优选为α-羟基羧酸。所述电解液优选包括一种有机添加剂。
有机添加剂优选具有小于250g/mol、优选小于200g/mol且大于50g/mol、较优选大于100g/mol的分子量。
添加剂的浓度或两种添加剂的浓度之和优选在5mg/L至200mg/L之间。在这一实施方式中，添加剂可以各自为不含硫的α-羟基羧酸。
有机添加剂中的至少一种可以选自柠檬酸、酒石酸、苹果酸、扁桃酸、马来酸、富马酸、甘油酸、乳清酸、丙二酸、L-丙氨酸、乙酰水杨酸和水杨酸。
钴II或铜II离子的质量浓度可以是1g/L至5g/L，例如2g/L至3g/L。氯离子的质量浓度可以是1g/L至10g/L。
相对于具有碱性或弱酸性pH和较低钴或铜离子浓度的现有技术的电解浴，在较高酸性pH下相对高浓度的钴或铜离子具有许多优点。
原因在于，本发明人发现，为了限制沉积物中钴或铜的腐蚀，没有必要在大于4的pH下工作。通过增加钴离子或铜离子的浓度，并通过降低pH的值，似乎可以通过大幅增加水性溶液中存在的离子的浓度来稳定金属钴或铜。因此，本发明人观察到沉积速率大于现有技术的沉积速率，并且在退火步骤之后还观察到沉积物中较大尺寸的钴或铜晶粒，通常大于20nm。
金属离子选自锰II离子和锌II离子。其质量浓度使得钴离子或铜离子的质量浓度与金属离子的质量浓度之比为1/10至25/1或1/10至10/1。
氯离子可以通过将如下溶解在水中来提供：i)氯化钴或氯化铜，或它们的水合物中的一种，例如六水合氯化钴，以及ii)氯化锰或氯化锌。
组合物优选不通过溶解含有硫酸盐的盐来获得，这会导致钴或铜沉积物的硫污染，是不期望的现象。
有机添加剂优选不含硫，并且优选选自α-羟基羧酸，例如柠檬酸、酒石酸、乙醇酸、乳酸、苹果酸、扁桃酸、马来酸、草酸和2-羟基丁酸化合物。
电解液可包含除α-羟基羧酸以外的有机添加剂，例如甘氨酸或乙二胺。只要不产生自下而上的填充效果，其可以是任何类型。实际上，本发明的电解液优选不含表面抑制剂聚合物，例如聚乙二醇、聚丙二醇、聚乙烯吡咯烷酮或聚乙烯亚胺。
钴II或铜II离子和金属离子(锰II或锌II)有利地以游离形式存在，这意味着无论是在未极化的情况下还是在导电表面的极化期间，它们不与有机添加剂络合，尤其是当pH小于3时。
不含与有机分子的大量钴或铜络合物或其它金属络合物有如下许多优点：它能减少金属沉积物的有机污染，因为浴中的有机分子浓度可以很低；同样，在钴或铜沉积在结构体的时间段内，避免可能使溶液不稳定的pH的任何不受控的变化。此外，钴或铜离子不被络合物稳定，并且更容易被还原，因此钴或铜的沉积速率更大。最后，非常高浓度的钴或铜离子保护空腔的导电表面免受腐蚀。当衬底上覆盖有在电沉积期间作为导电表面的非常小厚度的层(种子层)时，这一作用是决定性的。
本发明的电解液有利地包括以下特征中的一种(单独或组合)：
-在图案底部不含钴或铜生长的促进剂；
-电解液不含有机抑制剂分子，所述有机抑制剂分子能够在空腔开口处衬底的平坦部分上、通过在电沉积过程中特定吸附到沉积到该位置的钴或铜上而减缓钴或铜的生长；
-不含会产生自下而上填充机制的添加剂组合，特别是抑制剂和促进剂的组合，或抑制剂、促进剂和整平剂的组合；
-不含聚合物，聚合物是指具有至少四个重复单元的分子；
-不含含硫化合物。
表面抑制剂包括以下化合物：羧甲基纤维素、壬基酚聚乙二醇醚、聚乙二醇二甲醚、辛二醇双(聚亚烷基二醇醚)、辛醇聚亚烷基二醇醚、油酸聚乙二醇酯、聚乙二醇-丙二醇、聚乙二醇、聚乙烯亚胺、聚乙二醇二甲醚、聚氧化亚丙基二醇、聚丙二醇、聚乙烯醇、硬脂酸聚乙二醇酯、硬脂醇聚乙二醇醚、丁醇-环氧乙烷-环氧丙烷共聚物、2-巯基-5-苯并咪唑磺酸、2-巯基苯并咪唑。
促进剂通常是包含硫原子的化合物，例如N,N-二甲基二硫代氨基甲酸的3-磺丙基酯、3-巯基丙磺酸的3-磺丙基酯、3-巯基-1-丙烷磺酸盐/酯(3-sulfanyl-1-propanesulfonate)、二硫代碳酸o-乙酯s-酯(dithiocarbonic acid o-ethyl ester s-ester)与3-巯基-1-丙磺酸钾盐的酯、双磺丙基二硫化物、3-(苯并噻唑基-s-硫代)丙基磺酸钠盐、吡啶丙基磺基甜菜碱、3-巯基丙烷-1-磺酸1-钠、N,N-二甲基二硫代氨基甲酸的3-磺乙基酯、3-巯基-乙基丙磺酸的3-磺乙基酯、3-巯基乙基磺酸的钠盐、吡啶乙基磺基甜菜碱或硫脲。
在第一实施方式中，电解液的pH优选在1.8-4.0之间。在一个特定实施方式中，pH在2.0-3.5之间，或在2.0-2.4之间。
可任选地使用本领域技术人员已知的碱或酸来调节组合物的pH值。酸可以是有机的或无机的。优先使用强无机酸，例如盐酸。
虽然对溶剂的性质没有原则上的限制(前提是它充分溶解溶液中的活性物质并且不干扰电沉积)，但溶剂优选是水。根据一个实施方式，溶剂主要包括体积计量的水。
根据一种变体，本发明的电解液的pH在1.8至4.0之间，例如在2.0至4.0之间，并且在水性溶液中包含钴II离子或铜II离子、锰II或锌II的金属离子、氯离子以及5mg/L至200mg/L的一种或多种化合物，所述化合物的pKa为1.8至3.5、优选2.0至3.5、更优选地2.2至3.0。
化合物优选具有小于250g/mol、优选小于200g/mol且大于50g/mol、优选大于100g/mol的分子量。
在某些情况下，pKa值为1.8至3.5的化合物可与第一实施方式中使用的有机添加剂中的至少一种相同。它尤其可选自柠檬酸、酒石酸、苹果酸、马来酸和扁桃酸。
它也可选自化合物富马酸(pKa＝3.03)、甘油酸(pKa＝3.52)、乳清酸(pKa＝2.83)、丙二酸(pKa＝2.85)、L-丙氨酸(pKa＝2.34)、磷酸(pKa＝2.15)、乙酰水杨酸(pKa＝3.5)和水杨酸(pKa＝2.98)。
用钴进行填充的现有技术方法使用碱性电解液(例如pH高于4)，同时应用非常低的电流密度和钴特异性抑制剂化合物，以在整个填充步骤中使沟槽内的pH保持高于4，这导致在所获得的钴沉积物中大量形成氢氧化钴，所述氢氧化钴降低了钴互连的导电性并降低了集成电路的性能水平。
本发明的电解液和本发明的方法的目的具体在于，通过显著地限制氢氧化钴的形成，使其仅以痕量存在于已沉积的钴中而解决该问题。该问题的解决方案包括使用pH在1.8至4.0之间(例如在2.0至4.0之间)的电解液，并且向电解液中添加添加剂，所述添加剂优选显示至少一个或甚至全部诸如以下的特征：
-在沟槽内、在其表面上的局部缓冲能力，该能力允许电解液的pH在整个衬底极化时间内保持在大于1.8或2.0且小于3.5并优选小于2.5的值，
-低分子量，使得添加剂能够扩散到开口处平均直径较低或平均宽度较低的结构体中，以及
-在电解液中非常低的浓度，使得在极化开始之前电解液中存在的添加剂的量几乎完全扩散到结构体的空腔中，并且使得添加剂具有局部缓冲能力。
包含这种添加剂的电解液能够选择性地限制(例如，仅在结构体的空腔中，而不是在衬底的平坦表面处)pH增加到小于4.0、优选小于3.0的值、更优选地2.0至2.5之间的值。因此，添加剂能够通过局部地(即仅在空腔中)发挥其作用而有利地实现缓冲剂的功能。有机添加剂或pKa为1.8至3.5或2.0至3.5的化合物能够起到局部缓冲剂的作用，其作用仅在空腔中观察到。
根据第一种实施方式，第一金属为钴，并且第二金属为锰。根据第二种实施方式，第一金属为钴，并且第二金属为锌。根据第三种实施方式，第一金属为铜，并且第二金属为锰。根据第四种实施方式，第一金属是铜，并且第二金属是锌。
例如，电解液是包含如下的水性溶液：
-质量浓度为1g/L至5g/L的钴II离子，
-质量浓度为1g/L至5g/L的氯离子，
-锌II离子，其质量浓度使得钴II离子的质量浓度与锌II离子的质量浓度之比为15/1至20/1，
-无机酸，其量足以使得pH在2.0至2.4之间，以及
-仅一种有机添加剂，其浓度在10mg/L至20mg/L之间。
在本实施例中，有机添加剂可以是酒石酸。
本发明还涉及用于填充空腔的电化学方法，所述空腔在开口处的平均宽度或平均直径在15nm至100nm之间，深度在50nm至250nm之间，所述方法包括：
-将所述空腔的导电表面与根据以上描述的电解液接触的步骤，
-将导电表面极化一段时间的步骤，所述一段时间足以通过沉积第一金属和第二金属的合金来对空腔进行保形和完全填充，所述第一金属选自钴、铜以及它们的混合物，所述第二金属选自锰、锌以及它们的混合物，以及
-对极化步骤结束时获得的合金沉积物进行退火的步骤，所述退火在允许所述金属迁移以形成第一层和第二层的温度下进行，所述第一层主要包含所述金属，所述第一层的厚度在0.5nm至2nm之间，所述第二层基本上含有钴或铜。
退火步骤还能够改善钴或铜的结晶性，并且在沉积物中抑制任何材料空隙。
在一个特定实施方式中，导电表面是厚度为1纳米至10纳米的金属种子层的第一表面，所述种子层具有与包含二氧化硅的介电材料相接触的第二表面。金属种子层可包含选自于由钴、铜、钨、钛、钽、钌、镍、氮化钛和氮化钽组成的组的金属。
在一个特定实施方式中，种子层是钴种子层。本发明的方法可使用上述电解液中的一种来实施，所述电解液包含一种或两种非聚合有机添加剂，或包含5mg/L至200mg/L的一种或多种化合物，所述化合物的pKa为1.8至3.5、优选2.0至3.5、更优选2.2至3.0。
在实施本发明方法的填充步骤的整个时间内，取决于所使用的电解液的类型，空腔内的pH有利地保持在小于3.5或甚至小于3.0。
可在实施镶嵌(damascene)或双镶嵌工艺(dual damascene process)的情况下对空腔进行设计。尤其可以通过实施以下步骤来获得空腔：
-在硅衬底上刻蚀结构体的步骤，
-在结构体的硅表面上形成硅氧化物层以获得硅氧化物表面的步骤，
-在所述硅氧化物层上沉积金属层的步骤，以便为空腔提供导电表面。
金属层优选为厚度在1nm至10nm之间的金属种子层。优选沉积在与硅相接触的硅氧化物层上。金属可包含选自于由钴、铜、钨、钛、钽、钌、镍、氮化钛和氮化钽组成的组的至少一种化合物。金属层优选地包括钴层。在第一种实施方式中，金属层由钴层组成。在第二种实施方式中，金属层包括钴层和具有钴扩散阻挡特性的材料层。金属层可通过本领域技术人员已知的任何适当方法进行沉积。
与现有技术的“自下而上”或“超保形(super-conformal)”方法形成不同的是，本发明的方法是“保形”方法。在本发明的保形填充方法中，钴合金或铜合金沉积物在待填充的镂空图案的底部和壁上以相同的速率生长。这种填充模式与其中钴合金在空腔底部的沉积速率高于空腔壁上的沉积速率的现有技术的其它方法形成对比。
在电沉积步骤结束时沉积的合金的锰含量或锌含量优选在0.5原子％至10原子％之间，例如在1.0原子％至5.0原子％之间，或在1.5原子％和2.5原子％之间。
在电气步骤中使用的极化强度优选为2mA/cm2至50mA/cm2，而在使用碱性电解液的现有技术方法中，其通常为0.2mA/cm2至1mA/cm2。
本发明的方法的电气步骤可包括仅一个或多个极化步骤，其中本领域技术人员知晓如何根据其常识来选择变量。
电气步骤可以使用选自于由斜坡模式(ramp mode)、恒电流模式(galvano-staticmode)和电流脉冲模式(galvano-pulsed mode)组成的组中的至少一个极化模式来进行。
因此，电气步骤可包括在电流脉冲模式下的至少一个电沉积步骤和在恒电流模式下的至少一个电沉积步骤，在恒电流模式下的电沉积步骤优选在电流脉冲模式下的电沉积步骤之后。
例如，电气步骤包括在电流脉冲模式下使阴极极化的第一步骤，该模式在电流为3mA/cm2-20mA/cm2(例如12mA/cm2-16mA/cm2，时间(Ton)优选在5ms-50ms之间)和零极化(时间(Toff)优选在50ms-150ms之间)之间交替。
在该第一步骤中，衬底可以在极化前或极化后与电解液接触。优选在施加电压之前与空腔接触，以限制与电解液接触的金属层的腐蚀。
在第二步骤中，阴极可以在恒电流模式下极化，所述恒流模式的电流为3mA/cm2-50mA/cm2。所述两个步骤优选具有基本相等的持续时间。
恒电流模式下的第二步骤本身可以包括如下两个步骤：第一步骤，其中电流的强度为3mA/cm2-8mA/cm2；以及第二步骤，其中施加强度为9mA/cm2-50mA/cm2的电流。
当电解液的pH在2.5-3.5之间时，可特别地使用这一电气步骤。
根据另一实例，电气步骤包括在斜坡模式下使阴极极化的第一步骤，所述斜坡模式的电流优选为0mA/cm2-15mA/cm2(优选0mA/cm2-10mA/cm2)，然后是恒电流模式下的步骤，所述恒电流模式施加10mA/cm2-50mA/cm2(优选8mA/cm2-20mA/cm2)的电流。当电解液的pH在2.0-2.5之间时，可特别地使用这一电气步骤。
电沉积步骤通常在合金沉积物覆盖衬底的平坦表面时停止：在这种情况下，沉积物包括空腔内的材料和覆盖衬底(其中空腔已被挖空)表面的材料。覆盖表面的合金层的厚度可以在50nm至400nm之间，并且例如可以在125nm至200m之间。
钴合金或铜合金的沉积速率在0.1nm/s至3.0nm/s之间，优选在1.0nm/s至3.0nm/s之间，更优选在1nm/s至2.5nm/s之间。
本发明的方法包括如上所述对在填充结束时获得的合金沉积物进行退火的步骤。
该退火热处理可在50℃至550℃之间的温度下进行，优选在还原气体(例如N2中4％的H2)下进行。
低杂质含量加上极低百分比的空隙提供了获得具有较低电阻率的钴沉积物或铜沉积物的途径。
在退火步骤期间，合金中存在的锰或锌原子向导电衬底的表面迁移，从而形成两层：第一层，基本上包含钴或铜；以及第二层，基本上包含锰或锌。“基本上”包含钴的层可以是包含最多100％钴和选自于由95％、96％、97％、98％、99％、99.5％、99.8％和99.9％组成的组的最小量的钴的层。“基本上”包含铜的层可以是包含最多100％铜和选自于由95％、96％、97％、98％、99％、99.5％、99.8％和99.9％组成的组的最小量的铜的层。“基本上”包含锰的层可以是包含最多100％锰和选自于由95％、96％、97％、98％、99％、99.5％、99.8％和99.9％组成的组的最小量的锰的层。“基本上”包含锌的层可以是包含最多100％锌和选自于由95％、96％、97％、98％、99％、99.5％、99.8％和99.9％组成的组的最小量的锌的层。这些百分比是原子％，并且可以通过本领域技术人员已知的任何方法来测量。
在一个实施方式中，导电表面是钴种子层的表面，所述层覆盖包含二氧化硅的绝缘衬底。在该实施方式中，锰或锌原子在退火步骤期间迁移并穿过钴种子层以到达第一种子层与包含二氧化硅的绝缘衬底之间的界面。
通过本发明的电沉积和退火方法获得的钴沉积物或铜沉积物的总杂质含量小于1000ppm原子，锰或锌不被认为是杂质。杂质主要包括氧，其次是碳和氮。总碳和氮含量小于300ppm。钴或铜沉积物有利地是连续的。优选具有小于10％(以体积或表面积计)的平均空隙率，优选小于或等于5％(以体积或表面积计)。可通过电子显微镜观察来测量钴或铜沉积物中的空隙百分比，这是本领域技术人员已知，他们将选择对他们而言最合适的方法。这些方法中的一种可以是扫描电子显微镜(SEM)或透射电子显微镜(TEM)，其采用的放大倍数在50000至350000之间。可以通过测量在包含经填充的空腔的衬底的一个或多个横截面上观察到的空隙表面积来评估空隙体积。如果在两个或多个横截面上测量两个或多个表面积，则应计算这些表面积的平均值，以评估空隙体积。
基本上包含锰或锌的层优选为平均厚度为0.5nm至2nm的连续层。所谓“连续”是指该层覆盖介电衬底的整个表面而不使后者露出。该层的厚度相对于平均厚度优选地变化+/-10％。
该方法可包括通过还原等离子体以减少存在于衬底表面的天然金属氧化物的预处理步骤。等离子体还作用于沟槽的表面，从而使得可以改善导电表面和合金之间的界面的品质。优选在等离子体处理后立即进行后续的电沉积步骤，以使天然氧化物的重新形成(reformation)最小化。
在导电金属互连(例如，沿表面延伸的沟槽和连接各种级别的集成的通孔)的生产期间，本发明的方法特别地在半导体器件的制造中获得应用。
最后，本发明涉及配备有金属互连的半导体器件，所述金属互连包括介电材料层，所述介电材料层被基本上包含锰或锌的层覆盖并与该层接触，所述层被钴或铜层覆盖。
金属种子层可插在基本上包含锰或锌的层与钴或铜层之间，并可与这两层中的每一层接触。
互连基本上由钴或铜组成，并且可通过上述方法获得。在这种情况下，它们对应于填充空腔的钴或铜沉积物。互连的平均宽度可在15nm至100nm之间，平均深度在50nm至250nm之间。
基本上包含锰或锌的层有利地具有0.5nm至2nm之间的厚度，并且与介电材料(例如二氧化硅)相接触。
本发明还涉及形成金属互连结构体的方法，所述金属互连结构体包括一个粘附层材料和金属填充材料，所述粘附层材料为锰或锌，所述金属填充材料为钴或铜。其中粘附层最多由两个步骤形成，第一步骤，含有金属填充材料和粘附层材料的合金的化学沉积(electroless deposit)；以及第二步骤，合金沉积物的热退火，以使得粘附层材料和金属填充材料分离形成两个分离的区域：粘附层和金属填充。这种方法包括在衬底的介电层中形成开口的步骤，其中开口露出导电表面；用包含第一金属和第二金属的合金化学填充(electroless fill)开口的步骤，所述第一金属为钴或铜，且所述第二金属为锰或锌；以及合金的热退火的步骤。根据该实施方式，该方法不包括在用合金化学填充开口之前形成包含锰的粘附层的步骤。
上述与电解液和方法有关的特征可在适当情况下应用于本发明的半导体器件。
实施例
实施例1：在具有钴种子层的衬底上从pH＝2.2的溶液中电沉积钴和锌的合金
将钴和锌的合金电沉积在具有钴种子层的平坦衬底上。在酒石酸存在下，通过pH为2.2的组合物进行沉积，所述组合物含有钴(II)离子的含氯盐和锌(II)离子的含氯盐。
A.-材料和设备：
衬底：
此实施例中使用的衬底由4cm×4cm的硅试片组成。硅由与3nm厚的钽层相接触的硅氧化物覆盖，所述钽层本身由3nm厚钴层覆盖并通过CVD沉积。测得的衬底电阻率约为168欧姆/平方。
电沉积溶液：
该溶液中的Co2+浓度为2.35g/L，获得自CoCl2(H2O)6。Zn2+浓度为0.136g/L，获得自ZnCl2。酒石酸以15mg/L的量存在。
通过加入盐酸将溶液的pH调节至pH＝2.2。
设备：
在该实施例中，所使用的电解沉积设备由两部分组成：用于容纳电沉积溶液的池，所述池配备有流体再循环系统以控制系统的流体动力学；以及旋转电极，所述旋转电极配备有适于所用试片尺寸(4cm×4cm)的样品架。电解沉积池由两个电极组成：
-钴阳极
涂覆有构成阴极的上述层的硅试片。
参比连接到阳极。
连接器使电极能够电连接，电极通过电线连接到提供高达20V或2A的恒电位仪。
B.-实验方案：
预处理步骤：
一般只有在天然钴氧化物层太厚时，衬底才需要特殊处理，这归因于晶片老化或储存不良。这种储存通常在氮气下进行。在这种情况下，必须产生含氢等离子体-纯氢气或者是氮气中含有4％氢气的气体混合物。
电气方法：
该方法如下进行：阴极在50mA(或11mA/cm2)至120mA(或26mA/cm2)的电流范围内以连续电流模式极化，例如100mA(或22.1mA/cm2)。该步骤在60rpm的转速下进行1小时。在施加电压之前，使电解液与衬底接触5秒的时间。合金的沉积速率为3.3nm/s。在另一实施方式中，阴极在80mA(或17.6mA/cm2)至160mA(或35.2mA/cm2)的电流范围内以电流脉冲模式极化，例如130mA(或28.6mA/cm2)，在阴极极化中脉冲持续时间为5ms至1000ms，在两个阴极脉冲之间的零极化中脉冲持续时间为5ms至1000ms。
退火：
在含有氢气的气氛(氮气中的4％氢气)下，在400℃的温度下进行退火30分钟，以使锌迁移到SiO2和钴之间的界面。
C.-取得的结果：
通过扫描电子显微镜对剖面图的分析显示合金厚度接近200nm。该厚度在退火后略微减小至190nm。退火前的XPS分析显示合金中存在约2原子％的锌。在退火之后，该相同形式的分析一方面显示锌向SiO2-钴界面和最外表面两者进行迁移。另一方面，氧、碳和氮的总污染不超过600ppm原子。

Claims (13)

1.用于电沉积第一金属和第二金属的合金的电解液，所述第一金属选自钴、铜以及它们的混合物，所述第二金属选自锰、锌以及它们的混合物，其特征在于，所述电解液为包含如下的水性溶液：
-质量浓度为1g/L至5g/L的钴II离子或铜II离子，
-质量浓度为1g/L至10g/L的氯离子，
-选自锰II离子和锌II离子的金属离子，所述金属离子的质量浓度使得所述钴II离子或铜II离子的质量浓度与所述金属离子的质量浓度之比为1/10至25/1，
-有机酸或无机酸，所述有机酸或无机酸的量足以使得所述电解液的pH在1.8至4.0之间，以及
-仅一种或最多两种有机添加剂，所述有机添加剂不是聚合物，其中，如果存在于组合物中，作为所述有机添加剂，所述两种有机添加剂中的一种或所述两种有机添加剂可以是有机酸，并且其中，所述有机添加剂的浓度或所述两种有机添加剂的浓度之和在5mg/L至200mg/L之间。
2.如权利要求1所述的电解液，其特征在于，所述酸为强无机酸，并且所述电解液含有一种有机添加剂，所述有机添加剂选自pKa为1.8至3.5的有机化合物。
3.如权利要求2所述的电解液，其特征在于，所述有机添加剂或所述两种有机添加剂中的至少一种选自于由柠檬酸、酒石酸、苹果酸、扁桃酸、马来酸、富马酸、甘油酸、乳清酸、丙二酸、L-丙氨酸、乙酰水杨酸和水杨酸组成的组。
4.如上述权利要求中任一项所述的电解液，其特征在于，所述电解液的pH在2.0至3.5之间。
5.如权利要求1-4中任一项所述的电解液，其特征在于，所述第一金属为钴，并且所述第二金属为锰。
6.如权利要求1-4中任一项所述的电解液，其特征在于，所述第一金属为钴，并且所述第二金属为锌。
7.如权利要求1-4中任一项所述的电解液，其特征在于，所述第一金属为铜，并且所述第二金属为锰。
8.如权利要求1-4中任一项所述的电解液，其特征在于，所述第一金属为铜，并且所述第二金属为锌。
9.如权利要求6所述的电解液，其特征在于，所述电解液为包含如下的水性溶液：
-质量浓度为1g/L至5g/L的钴II离子，
-质量浓度为1g/L至5g/L的氯离子，
-锌II离子，所述锌II离子的质量浓度使得钴II离子的质量浓度与锌II离子的质量浓度之比为15/1至20/1，
-无机酸，所述无机酸的量足以使得pH在2.0至2.4之间，以及
-仅一种有机添加剂，所述有机添加剂的浓度在10mg/L至20mg/L之间。
10.如权利要求9所述的电解液，其特征在于，所述有机添加剂为酒石酸。
11.用于填充空腔的电化学方法，所述空腔在开口处的平均宽度或平均直径在15nm至100nm之间，深度在50nm至250nm之间，所述方法包括：
-将所述空腔的导电表面与如上述权利要求中任一项所述的电解液接触的步骤，
-将所述导电表面极化一段时间的步骤，所述一段时间足以通过沉积第一金属和第二金属的合金来对所述空腔进行保形和完全填充，所述第一金属选自钴、铜以及它们的混合物，所述第二金属选自锰、锌以及它们的混合物，以及
-对极化步骤结束时获得的合金沉积物进行退火的步骤，所述退火在允许所述第二金属迁移以形成第一层和第二层的温度下进行，所述第一层主要包含所述第二金属并且与所述导电表面接触，所述第一层的厚度在0.5nm至2nm之间，并且所述第二层基本上包含钴或铜并覆盖所述第一层的表面，所述第二层不与所述导电表面接触。
12.如权利要求11所述的方法，其特征在于，所述导电表面是金属种子层的第一表面，所述金属种子层由不同于所述第二金属的第三金属组成，所述金属种子层的厚度为1纳米至10纳米，并且所述金属种子层具有与包含二氧化硅的介电材料相接触的第二表面。
13.如权利要求11或12所述的方法，其特征在于，所述第三金属选自于由钴、铜、钨、钛、钽、钌、镍、氮化钛、氮化钽以及它们的混合物组成的组。
CN202080012535.4A 2019-02-08 2020-02-06 钴或铜合金的电沉积及其在微电子学中的用途 Active CN113383115B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FRFR1901264 2019-02-08
FR1901264A FR3092589A1 (fr) 2019-02-08 2019-02-08 Electrodéposition d’un alliage de cobalt et utilisation en microélectronique
FR2000297A FR3092590A1 (fr) 2019-02-08 2020-01-14 Electrodéposition d’un alliage de cobalt ou de cuivre, et utilisation en microélectronique
FRFR2000297 2020-01-14
PCT/EP2020/053018 WO2020161256A1 (en) 2019-02-08 2020-02-06 Electrodeposition of a cobalt or copper alloy, and use in microelectronics

Publications (2)

Publication Number Publication Date
CN113383115A true CN113383115A (zh) 2021-09-10
CN113383115B CN113383115B (zh) 2024-09-10

Family

ID=67875503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080012535.4A Active CN113383115B (zh) 2019-02-08 2020-02-06 钴或铜合金的电沉积及其在微电子学中的用途

Country Status (5)

Country Link
EP (1) EP3921460A1 (zh)
KR (1) KR102562159B1 (zh)
CN (1) CN113383115B (zh)
FR (2) FR3092589A1 (zh)
IL (1) IL284987A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3115046B1 (fr) * 2020-10-09 2023-12-01 Aveni Procédé pour la fabrication d’une mémoire 3D-NAND

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB529398A (en) * 1938-07-14 1940-11-20 Cons Mining & Smelting Co Improvements in or relating to the electro-deposition of manganese
JPS63114997A (ja) * 1986-10-31 1988-05-19 C Uyemura & Co Ltd 電気めつき方法
US20030064243A1 (en) * 2000-12-22 2003-04-03 Myung-Su Kim Zn-co-w alloy electroplated steel sheet with excellent corrosion resistance and welding property, and its electrolyte for it
JP2004068138A (ja) * 2002-08-09 2004-03-04 Nippon Parkerizing Co Ltd 黒色合金めっき液
US20060084264A1 (en) * 2002-01-10 2006-04-20 Semitool, Inc. Method for applying metal features onto metallized layers using electrochemical deposition and alloy treatment
KR100851229B1 (ko) * 2001-12-26 2008-08-07 주식회사 포스코 양극의 부동태화를 방지할 수 있는 아연-코발트-텅스텐합금전기도금용액
CN101400830A (zh) * 2006-01-06 2009-04-01 恩索恩公司 电解质和用于无光泽金属膜沉积的方法
US20120141667A1 (en) * 2010-07-16 2012-06-07 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
EP2565297A2 (en) * 2011-08-30 2013-03-06 Rohm and Haas Electronic Materials LLC Adhesion promotion of cyanide-free white bronze
CN104046776A (zh) * 2014-06-16 2014-09-17 天津市茂联科技有限公司 一种从高铁合金中回收有价金属的工艺
US20150179579A1 (en) * 2013-12-20 2015-06-25 Christopher J. Jezewski Cobalt based interconnects and methods of fabrication thereof
WO2017127197A1 (en) * 2016-01-21 2017-07-27 Applied Materials, Inc. Process and chemistry of plating of through silicon vias
CN108342569A (zh) * 2017-12-29 2018-07-31 衡阳市坤泰化工实业有限公司 从粗锌原料中除去杂质金属钴以获得含锌溶液的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160309596A1 (en) * 2015-04-15 2016-10-20 Applied Materials, Inc. Methods for forming cobalt interconnects

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB529398A (en) * 1938-07-14 1940-11-20 Cons Mining & Smelting Co Improvements in or relating to the electro-deposition of manganese
JPS63114997A (ja) * 1986-10-31 1988-05-19 C Uyemura & Co Ltd 電気めつき方法
US20030064243A1 (en) * 2000-12-22 2003-04-03 Myung-Su Kim Zn-co-w alloy electroplated steel sheet with excellent corrosion resistance and welding property, and its electrolyte for it
KR100851229B1 (ko) * 2001-12-26 2008-08-07 주식회사 포스코 양극의 부동태화를 방지할 수 있는 아연-코발트-텅스텐합금전기도금용액
US20060084264A1 (en) * 2002-01-10 2006-04-20 Semitool, Inc. Method for applying metal features onto metallized layers using electrochemical deposition and alloy treatment
JP2004068138A (ja) * 2002-08-09 2004-03-04 Nippon Parkerizing Co Ltd 黒色合金めっき液
CN101400830A (zh) * 2006-01-06 2009-04-01 恩索恩公司 电解质和用于无光泽金属膜沉积的方法
US20120141667A1 (en) * 2010-07-16 2012-06-07 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
EP2565297A2 (en) * 2011-08-30 2013-03-06 Rohm and Haas Electronic Materials LLC Adhesion promotion of cyanide-free white bronze
US20150179579A1 (en) * 2013-12-20 2015-06-25 Christopher J. Jezewski Cobalt based interconnects and methods of fabrication thereof
CN104046776A (zh) * 2014-06-16 2014-09-17 天津市茂联科技有限公司 一种从高铁合金中回收有价金属的工艺
WO2017127197A1 (en) * 2016-01-21 2017-07-27 Applied Materials, Inc. Process and chemistry of plating of through silicon vias
CN108342569A (zh) * 2017-12-29 2018-07-31 衡阳市坤泰化工实业有限公司 从粗锌原料中除去杂质金属钴以获得含锌溶液的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
材料保护研究所: "镀镍电解液中金属杂质的分离", 材料保护, no. 04, 31 December 1966 (1966-12-31), pages 39 - 42 *

Also Published As

Publication number Publication date
FR3092589A1 (fr) 2020-08-14
KR20210124422A (ko) 2021-10-14
CN113383115B (zh) 2024-09-10
TW202045778A (zh) 2020-12-16
EP3921460A1 (en) 2021-12-15
IL284987A (en) 2021-09-30
FR3092590A1 (fr) 2020-08-14
KR102562159B1 (ko) 2023-08-01

Similar Documents

Publication Publication Date Title
TWI592522B (zh) 用於將銅電鍍至阻障層上之電解質及方法
US20150159291A1 (en) Copper electrodeposition bath containing an electrochemically inert cation
CN111771016B (zh) 用于钴的电沉积的方法
CN113383115B (zh) 钴或铜合金的电沉积及其在微电子学中的用途
JP7273170B2 (ja) コバルト又は銅合金の電着、及びマイクロエレクトロニクスにおける使用
US11384445B2 (en) Process for electrodeposition of cobalt
CN116635577A (zh) 电解质和大马士革工艺中铜阻挡层的沉积
TWI850331B (zh) 電鍍鈷或銅合金及其在微電子領域之用途
TWI813172B (zh) 用於鈷電沉積之電解液及方法
KR20010049766A (ko) 고 종횡비 구조물의 전기화학적 증착을 위한 프로세스 창
KR20230079430A (ko) 3차원 낸드 플래시 메모리를 제조하기 위한 공정
US8114770B2 (en) Pre-treatment method to increase copper island density of CU on barrier layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant