CN113381830B - 基于超声系统实现fpga同步器的实现方法 - Google Patents

基于超声系统实现fpga同步器的实现方法 Download PDF

Info

Publication number
CN113381830B
CN113381830B CN202110435565.2A CN202110435565A CN113381830B CN 113381830 B CN113381830 B CN 113381830B CN 202110435565 A CN202110435565 A CN 202110435565A CN 113381830 B CN113381830 B CN 113381830B
Authority
CN
China
Prior art keywords
fpga
area
transmission line
ultrasonic
line parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110435565.2A
Other languages
English (en)
Other versions
CN113381830A (zh
Inventor
黎康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jurong Medical Technology Hangzhou Co ltd
Original Assignee
Jurong Medical Technology Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jurong Medical Technology Hangzhou Co ltd filed Critical Jurong Medical Technology Hangzhou Co ltd
Priority to CN202110435565.2A priority Critical patent/CN113381830B/zh
Publication of CN113381830A publication Critical patent/CN113381830A/zh
Application granted granted Critical
Publication of CN113381830B publication Critical patent/CN113381830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

本发明属于通信技术领域，具体涉及基于超声系统实现FPGA同步器的实现方法。包括如下步骤：把存储器BRAM划分为同等资源的两块区域。在PRT脉冲到来时把第一条发射线参数存放至第一块区域；在所有通道开始接收AFE采样输出的回波信号数据时，将第一块区域的实时参数，拷贝到第二块区域中，并在波束合成开始时从第二块区域取出所需参数；在下一个PRT脉冲到来时，把下一条发射线参数下发至BRAM第一块区域；不断重复上述步骤，直至取出最后一条发射线参数，实现发射线参数的同步。本发明利用了最小的FPGA资源和最简洁的代码方式实现了FPGA同步器，具有简洁高效、布局布线更优化的特点。

Description

基于超声系统实现FPGA同步器的实现方法
技术领域
本发明属于通信技术领域，具体涉及基于超声系统实现FPGA同步器的实现方法。
背景技术
超声成像系统中一幅图像的产生过程可以分为三步：产生和发射超声波、接收回波以及处理回波。目前的超声成像多采用阵列来产生多通道超声波，利用发射波束合成对不同的阵元施加不同的延时，使焦点处每路超声波同相位。其中，波束合成技术直接决定了超声图像质量，且整个超声系统是周期性实时检测、实时成像的。而波束合成开始前需要软件对FPGA下发大量的实时寄存器，此时寄存器的同步处理显得至关重要。
然而，目前利用传统的Verilog编程语言的case语句进行寻址，实现寄存器同步处理，存在代码臃肿，且在进行布局布线的时候容易绕线，导致出现编译时间久、时序不稳定的问题。
因此，设计一种简洁高效、布局布线更优化的寄存器同步方法，就显得十分必要。
例如，申请号为CN201610137207.2的中国发明专利所述的同步信号传输方法及装置、FPGA，包括：FPGA中的采样寄存器接收从FPGA的输入管脚传输的同步信号以及对该同步信号进行采样，该采样寄存器为FPGA中预设位置的寄存器；其中，从FPGA的输入管脚传输的同步信号是由该FPGA外部的时钟芯片，根据需要发送给该FPGA的参考时钟信号，对该同步信号的相位进行设置后发送给所述FPGA的输入管脚的；采样寄存器通过预先设置的满足预设时序要求的每一信号传输路径，将采样后的同步信号发送给FPGA中的使用该同步信号的每一寄存器。虽然用以保证在FPGA内部对同步信号采样以及使用的正确性，进而保证整个链路数据传输的正确性，但是其缺点在于，仍然存在代码臃肿，布局布线容易绕线，导致出现编译时间久和时序不稳定的问题。
发明内容
本发明是为了克服现有技术中，目前利用传统的Verilog编程语言的case语句进行寻址，实现寄存器同步处理，存在代码臃肿，且在进行布局布线的时候容易绕线，导致出现编译时间久、时序不稳定的问题，提供了一种简洁高效、布局布线更优化的基于超声系统实现FPGA同步器的实现方法。
为了达到上述发明目的，本发明采用以下技术方案：
基于超声系统实现FPGA同步器的实现方法，包括如下步骤：
S1，开启超声软件，所述超声软件对FPGA不断发出PRT脉冲；
S2，所述FPGA内部设有存储器BRAM，将存储器BRAM划分为第一区域和第二区域，在FPGA接收到第一个PRT脉冲之前，所述超声软件将超声图像的第一条发射线参数下发至FPGA内部存储器BRAM的第一区域；
S3，当FPGA接收到超声软件发出的第一个PRT脉冲时，所述FPGA自动把第一区域的发射线参数拷贝至第二区域；
S4，在FPGA接收延时完成后，所述FPGA把第二区域存放的第一条发射线参数取出，用于后续的波束合成；
S5，在FPGA接收到第二个PRT脉冲之前，所述超声软件将超声图像的第二条发射线参数下发至FPGA内部存储器BRAM的第一区域，且将上一条发射线参数覆盖；
S6，当FPGA接收到超声软件发出的第二个PRT脉冲时，所述FPGA自动把第一区域的发射线参数拷贝至第二区域；
S7，在FPGA第二次发射接收延时完成后，所述FPGA把第二区域存放的第二条发射线参数取出，用于波束合成；
S8，不断重复步骤S5至步骤S7，直至取出最后一条发射线参数，最终实现发射线参数的同步。
作为优选，一个PRT脉冲的时间表示每一次数据接收过程的独立周期。
作为优选，所述存储器BRAM中划分的第一区域和第二区域大小相等。
作为优选，步骤S2中所述超声软件将超声图像的第一条发射线参数下发至FPGA内部存储器BRAM的第一区域，包括如下步骤：
所述超声软件通过PCIe总线将超声图像的第一条发射线参数下发至FPGA内部存储器BRAM的第一区域。
作为优选，步骤S5中所述超声软件将超声图像的第二条发射线参数下发至FPGA内部存储器BRAM的第一区域，包括如下步骤：
所述超声软件通过PCIe总线将超声图像的第二条发射线参数下发至FPGA内部存储器BRAM的第一区域。
作为优选，当FPGA接收到超声软件发出的第一个PRT脉冲时，FPGA内部各个模块开始同步控制信号。
作为优选，所述超声软件将超声图像的每一条发射线参数下发的过程，均相互独立且互不干扰。
本发明与现有技术相比，有益效果是：(1)本发明使用存储器BRAM来进行同步寄存器，能够保证每个PRT脉冲到来时，超声系统发射所需的实时参数能够准确的下发至FPGA内部的各个模块；(2)本发明具有简洁高效和布局布线更优化的特点；(3)本发明利用了最小的FPGA资源和最简洁的代码方式实现了FPGA同步器。
附图说明
图1为本发明基于超声系统实现FPGA同步器的实现方法的一种原理框图；
具体实施方式
为了更清楚地说明本发明实施例，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
实施例1：
如图1所示的基于超声系统实现FPGA同步器的实现方法，包括如下步骤：
S1，开启超声软件，所述超声软件对FPGA不断发出PRT脉冲；
S2，所述FPGA内部设有存储器BRAM，将存储器BRAM划分为第一区域和第二区域，在FPGA接收到第一个PRT脉冲之前，所述超声软件将超声图像的第一条发射线参数下发至FPGA内部存储器BRAM的第一区域；
S3，当FPGA接收到超声软件发出的第一个PRT脉冲时，所述FPGA自动把第一区域的发射线参数拷贝至第二区域；
S4，在FPGA接收延时完成后(代码RX_RSV_CMP)，所述FPGA把第一区域存放的第一条发射线参数取出，用于后续的波束合成；
S5，在FPGA接收到第二个PRT脉冲之前，所述超声软件将超声图像的第二条发射线参数下发至FPGA内部存储器BRAM的第一区域，且将上一条发射线参数覆盖；
S6，当FPGA接收到超声软件发出的第二个PRT脉冲时，所述FPGA自动把第一区域的发射线参数拷贝至第二区域；
S7，在FPGA第二次发射接收延时完成后(代码RX_RSV_CMP)，所述FPGA把第一区域存放的第二条发射线参数取出，用于波束合成；
S8，不断重复步骤S5至步骤S7，直至取出最后一条发射线参数，最终实现发射线参数的同步。
其中，所述波束合成的代码为BEAM_FORM_START；所述接收延时完成指在所有通道开始接收AFE采样输出的回波信号数据时。图1中，下一个PRT脉冲即为第二个PRT脉冲，下一条发射线参数即为第二条发射线参数。
进一步的，一个PRT脉冲的时间表示每一次数据接收过程的独立周期。
进一步的，所述超声软件将超声图像的每一条发射线参数下发的过程，均相互独立且互不干扰。
通常情况下，一帧图像需要有很多线数据才能拼接而成，而每一线数据又至少都对应着一次或多次发射过程，且这一次的发射与下一次的发射是完全相互独立的、互不干扰，所以BF(计时器)在处理接收的回波数据时也遵循着上述原则，把每一次的数据接收过程都设计成一个个独立的周期，所述独立周期用一个PRT脉冲时间表示。
进一步的，所述存储器BRAM中划分的第一区域和第二区域大小相等。所述存储器BRAM中的第一区域和第二区域资源也等同，便于后续的发射线参数的拷贝工作。
进一步的，步骤S2中所述超声软件将超声图像的第一条发射线参数下发至FPGA内部存储器BRAM的第一区域，包括如下步骤：
所述超声软件通过PCIe总线将超声图像的第一条发射线参数下发至FPGA内部存储器BRAM的第一区域。所述PCIe总线的主要优势在于能够减少延迟的能力，且数据传输速率高，潜力大。
进一步的，步骤S5中所述超声软件将超声图像的第二条发射线参数下发至FPGA内部存储器BRAM的第一区域，包括如下步骤：
所述超声软件通过PCIe总线将超声图像的第二条发射线参数下发至FPGA内部存储器BRAM的第一区域。所述步骤内容同样是利用了PCIe总线能够减少延迟的能力以及具有数据传输速率高，潜力大的特点。
进一步的，当FPGA接收到超声软件发出的第一个PRT脉冲时，FPGA内部各个模块开始同步控制信号。
本发明充分利用的存储器BRAM的乒乓操作，实现了发射线参数的同步。
本发明中的整个超声图像形成的过程被分割成无限个独立的周期，每个周期内按照固定的时间设置触发相应的事件，每个事件都会触发或结束某一个动作或过程。每个周期都需要相应的发射线参数的同步，所以以上同步器的实现是实现超声系统的重要一环。
本发明使用存储器BRAM来进行同步寄存器，能够保证每个PRT脉冲到来时，超声系统发射所需的实时参数能够准确的下发至FPGA内部的各个模块；本发明具有简洁高效和布局布线更优化的特点；本发明利用了最小的FPGA资源和最简洁的代码方式实现了FPGA同步器。
以上所述仅是对本发明的优选实施例及原理进行了详细说明，对本领域的普通技术人员而言，依据本发明提供的思想，在具体实施方式上会有改变之处，而这些改变也应视为本发明的保护范围。

Claims (7)

1.基于超声系统实现FPGA同步器的实现方法，其特征在于，包括如下步骤：
S1，开启超声软件，所述超声软件对FPGA不断发出PRT脉冲；
S2，所述FPGA内部设有存储器BRAM，将存储器BRAM划分为第一区域和第二区域，在FPGA接收到第一个PRT脉冲之前，所述超声软件将超声图像的第一条发射线参数下发至FPGA内部存储器BRAM的第一区域；
S3，当FPGA接收到超声软件发出的第一个PRT脉冲时，所述FPGA自动把第一区域的发射线参数拷贝至第二区域；
S4，在FPGA接收延时完成后，所述FPGA把第二区域存放的第一条发射线参数取出，用于后续的波束合成；
S5，在FPGA接收到第二个PRT脉冲之前，所述超声软件将超声图像的第二条发射线参数下发至FPGA内部存储器BRAM的第一区域，且将上一条发射线参数覆盖；
S6，当FPGA接收到超声软件发出的第二个PRT脉冲时，所述FPGA自动把第一区域的发射线参数拷贝至第二区域；
S7，在FPGA第二次发射接收延时完成后，所述FPGA把第二区域存放的第二条发射线参数取出，用于波束合成；
S8，不断重复步骤S5至步骤S7，直至取出最后一条发射线参数，最终实现发射线参数的同步。
2.根据权利要求1所述的基于超声系统实现FPGA同步器的实现方法，其特征在于，一个PRT脉冲的时间表示每一次数据接收过程的独立周期。
3.根据权利要求1所述的基于超声系统实现FPGA同步器的实现方法，其特征在于，所述存储器BRAM中划分的第一区域和第二区域大小相等。
4.根据权利要求1所述的基于超声系统实现FPGA同步器的实现方法，其特征在于，步骤S2中所述超声软件将超声图像的第一条发射线参数下发至FPGA内部存储器BRAM的第一区域，包括如下步骤：
所述超声软件通过PCIe总线将超声图像的第一条发射线参数下发至FPGA内部存储器BRAM的第一区域。
5.根据权利要求1所述的基于超声系统实现FPGA同步器的实现方法，其特征在于，步骤S5中所述超声软件将超声图像的第二条发射线参数下发至FPGA内部存储器BRAM的第一区域，包括如下步骤：
所述超声软件通过PCIe总线将超声图像的第二条发射线参数下发至FPGA内部存储器BRAM的第一区域。
6.根据权利要求1所述的基于超声系统实现FPGA同步器的实现方法，其特征在于，当FPGA接收到超声软件发出的第一个PRT脉冲时，FPGA内部各个模块开始同步控制信号。
7.根据权利要求1-6任一项所述的基于超声系统实现FPGA同步器的实现方法，其特征在于，所述超声软件将超声图像的每一条发射线参数下发的过程，均相互独立且互不干扰。
CN202110435565.2A 2021-04-22 2021-04-22 基于超声系统实现fpga同步器的实现方法 Active CN113381830B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110435565.2A CN113381830B (zh) 2021-04-22 2021-04-22 基于超声系统实现fpga同步器的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110435565.2A CN113381830B (zh) 2021-04-22 2021-04-22 基于超声系统实现fpga同步器的实现方法

Publications (2)

Publication Number Publication Date
CN113381830A CN113381830A (zh) 2021-09-10
CN113381830B true CN113381830B (zh) 2023-06-16

Family

ID=77569877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110435565.2A Active CN113381830B (zh) 2021-04-22 2021-04-22 基于超声系统实现fpga同步器的实现方法

Country Status (1)

Country Link
CN (1) CN113381830B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097503A (zh) * 2006-06-26 2008-01-02 联发科技股份有限公司 双缓冲装置和双缓冲方法
CN101461716A (zh) * 2007-12-20 2009-06-24 深圳迈瑞生物医疗电子股份有限公司 一种用于数字扫描变换的帧同步方法及其系统
US7590137B1 (en) * 2005-11-22 2009-09-15 Xilinx, Inc. Parameterizable compact network processor for low-level communication with an integrated circuit
CN106102584A (zh) * 2014-03-14 2016-11-09 爱飞纽医疗机械贸易有限公司 基于软件的超声波成像系统
WO2017016178A1 (zh) * 2015-07-29 2017-02-02 国核自仪系统工程有限公司 基于fpga的接口信号重映射方法
CN107332653A (zh) * 2017-07-10 2017-11-07 武汉米风通信技术有限公司 位置信息延迟校正的方法
CN108400828A (zh) * 2017-02-08 2018-08-14 宏达国际电子股份有限公司 通讯系统以及同步方法
CN110852930A (zh) * 2019-10-25 2020-02-28 华中科技大学 一种基于OpenCL的FPGA图处理加速方法和系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497704B2 (en) * 2011-07-18 2013-07-30 Lsi Corporation Methods and structure for source synchronous circuit in a system synchronous platform

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590137B1 (en) * 2005-11-22 2009-09-15 Xilinx, Inc. Parameterizable compact network processor for low-level communication with an integrated circuit
CN101097503A (zh) * 2006-06-26 2008-01-02 联发科技股份有限公司 双缓冲装置和双缓冲方法
CN101461716A (zh) * 2007-12-20 2009-06-24 深圳迈瑞生物医疗电子股份有限公司 一种用于数字扫描变换的帧同步方法及其系统
CN106102584A (zh) * 2014-03-14 2016-11-09 爱飞纽医疗机械贸易有限公司 基于软件的超声波成像系统
WO2017016178A1 (zh) * 2015-07-29 2017-02-02 国核自仪系统工程有限公司 基于fpga的接口信号重映射方法
CN108400828A (zh) * 2017-02-08 2018-08-14 宏达国际电子股份有限公司 通讯系统以及同步方法
CN107332653A (zh) * 2017-07-10 2017-11-07 武汉米风通信技术有限公司 位置信息延迟校正的方法
CN110852930A (zh) * 2019-10-25 2020-02-28 华中科技大学 一种基于OpenCL的FPGA图处理加速方法和系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种支持可重构混成系统的操作系统设计与实现;乔磊;齐骥;龚育昌;;计算机学报(05);全文 *

Also Published As

Publication number Publication date
CN113381830A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
US20050169304A1 (en) Information processing unit
EP3686627A1 (en) System and method of configuring an external radar device through high speed reverse data transmission
CN113381830B (zh) 基于超声系统实现fpga同步器的实现方法
US20240078210A1 (en) Communication apparatus, communication system, and communication method
US20030149826A1 (en) Access control device for bus bridge circuit and method for controlling the same
CN102497514B (zh) 一种三通道视频转发设备和转发方法
CN113534888B (zh) 一种基于fpga的多张vpx板卡时间同步方法和装置
CN116126771A (zh) 一种两线spi的通信系统及方法
US8453003B2 (en) Communication method
CN113132044A (zh) 音频同步处理电路及其方法
US6529570B1 (en) Data synchronizer for a multiple rate clock source and method thereof
CN116155843B (zh) 一种基于pynq的脉冲神经网络芯片数据通信方法及系统
CN112596449A (zh) 一种多通道大带宽的信号同步采集方法与系统
EP4322451A1 (en) Communication device, communication system, and communication method
CN116660899B (zh) 基于fpga+dsp的近场目标isar成像系统及设备
JPH1032606A (ja) データ送受信装置およびデータ転送システム
CN118158337A (zh) 一种采集同步方法、同步控制方法及相关组件
JPH08223247A (ja) 信号処理装置
CN117493254A (zh) 一种数据传输方法及装置
SU1180915A1 (ru) Система коммутации вычислительных устройств,устройство коммутации св зи и устройство сопр жени
CN116506763A (zh) 麦克风阵列
SU1130854A1 (ru) Устройство дл ввода информации
CN114490465A (zh) 用于直接存储器访问的数据传输方法和装置
CN115617724A (zh) 一种芯片内部目标模块的访问装置及方法
SU1751738A1 (ru) Устройство дл управлени вводом изображени

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant