CN113380804A - 半导体装置及其制作方法 - Google Patents

半导体装置及其制作方法 Download PDF

Info

Publication number
CN113380804A
CN113380804A CN202010577492.6A CN202010577492A CN113380804A CN 113380804 A CN113380804 A CN 113380804A CN 202010577492 A CN202010577492 A CN 202010577492A CN 113380804 A CN113380804 A CN 113380804A
Authority
CN
China
Prior art keywords
connection pads
semiconductor device
pads
capacitors
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010577492.6A
Other languages
English (en)
Inventor
张佳琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN113380804A publication Critical patent/CN113380804A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体装置及其制作方法，半导体装置包括半导体基板以及多个柱状电容。半导体基板包括多个第一连接垫以及多个第二连接垫。这些第二连接垫各自配置于这些第一连接垫。这些柱状电容各自配置于这些第二连接垫。每个柱状电容的第一端连接这些第二连接垫的其中之一，且每个柱状电容包括相对于第一端的第二端。每个柱状电容的第一端和第二端之间的距离落在1微米至1.8微米的范围。本发明的半导体装置具有的柱状电容可以在半导体装置中提供足够的电容值。

Description

半导体装置及其制作方法
技术领域
本发明有关一种半导体装置及其制作方法，特别是有关于一种具有多个柱状电容的半导体装置及其制作方法。
背景技术
电子元件的发展不断发展出更轻、更薄、更短且更小的元件，而动态随机存取存储器(dynamic random access memory,DRAM)也随着高密度、高集成(high integration)的需求不断往微小化的方向发展。包含多个存储器单元的动态随机存取存储器是现在所用的挥发式存储器元件的主流之一。每个存储器单元包含晶体管以及至少一个电容，且这些存储器单元的晶体管和电容彼此串连。这些存储器单元形成多个存储器阵列。每个存储器单元是利用位线(digit line)和字线(word line)定位，其中一个可以定位这些存储器阵列的其中之一，而另一个定位这些存储器单元的列位置。因此这些位线和字线可以读取和编辑存储器单元。
近期存在有对具有埋入式字线的晶体管的研究，其中利用金属作为闸极连接的基板，字线埋入基板上表面之下。然而，在晶体管因此减少体积的同时，这些电容的体积也需要进一步降低。
发明内容
本发明的目的在于提供一种半导体装置，其具有的柱状电容可以在半导体装置中提供足够的电容值。
本发明实施例的半导体装置包括半导体基板以及多个柱状电容。半导体基板包括多个第一连接垫以及多个第二连接垫。这些第二连接垫各自配置于这些第一连接垫。这些柱状电容各自配置于这些第二连接垫。每个柱状电容的一第一端连接这些第二连接垫的其中之一，且每个柱状电容包括相对于第一端的第二端。每个柱状电容的第一端和第二端之间的距离落在1微米至1.8微米的范围。
在本发明的一实施例中，上述的每个第一连接垫的形状为矩形，且每个第二连接垫的形状为圆形。
在本发明的一实施例中，上述的每个柱状电容与这些第二连接垫的其中之一对齐。
在本发明的一实施例中，上述的每个柱状电容与电性连接的第一连接垫错位。
在本发明的一实施例中，上述的半导体基板包括一连接表面，且这些第二连接垫位于连接表面，且这些第二连接垫以六方最密堆积晶格方式(hexagonal lattice manner)排列。
在本发明的一实施例中，上述的每个第一连接垫的形状为矩形，且每个第一连接垫的边长的长度落在30纳米至50纳米的范围。
在本发明的一实施例中，上述的每个第二连接垫的形状为圆形，且每个第二连接垫的直径的长度落在20纳米至25纳米的范围。
在本发明的一实施例中，上述的半导体基板包括多个垂直晶体管，这些垂直晶体管各自与这些第一连接垫连接。
本发明实施例的制作半导体装置的方法包括：提供半导体基板，半导体基板包括多个第一连接垫以及多个各自配置于这些第一连接垫的第二连接垫；形成多个绝缘层于半导体基板的这些第二连接垫；蚀刻这些绝缘层并形成多个垂直孔，这些垂直孔各自对应至这些第二连接垫，其中蚀刻的功率落在900瓦至1100瓦的范围；以及各自于这些垂直孔形成柱状电容。
在本发明的一实施例中，上述的蚀刻这些绝缘层的步骤包括：在蚀刻这些绝缘层时通过的气流为1至3每分钟标准立方厘米。
在本发明的一实施例中，上述的形成这些绝缘层的步骤包括：配置第一氮化物层；配置第一绝缘填充层；配置第二氮化物层；配置第二绝缘填充物层；以及配置第三氮化物层。
在本发明的一实施例中，上述的第一氮化物层具有第一厚度，第二氮化物层具有第二厚度，第三氮化物层具有第三厚度，且第三厚度大于第一厚度，第一厚度大于第二厚度。
在本发明的一实施例中，上述的每个第一连接垫的形状为矩形，且每个第二连接垫的形状为圆形。
在本发明的一实施例中，上述的每个柱状电容与这些第二连接垫的其中之一对齐。
在本发明的一实施例中，上述的每个柱状电容与电性连接的第一连接垫错位。
由上述可知，因为这些柱状电容的长度落在1微米至1.8微米的范围，这些柱状电容可以在半导体装置中提供足够的电容值。
附图说明
图1是本发明一实施例中半导体装置的制作方法的流程示意图；
图2、图4、图6至图8是本发明一实施例中半导体装置的制作方法在各制作阶段的剖面示意图；以及
图3及图5各自是根据图2及图4绘示的剖面示意图。
主要附图标记说明：
d1-方向，h1-第一厚度，h2-第二厚度，h3-第三厚度，h4-深度，L2-直径，S11、S12、S13、S14-步骤，10-半导体基板，20-半导体装置，100-基板，101、102-晶体管，103-上表面，104-连接表面，110-第一连接垫，111-第二掺杂区，112-字线，113-绝缘层，114-位线，115-第一掺杂区，120-第二连接垫，130-绝缘层，131-第一氮化物层，132-第一绝缘填充层，133-第二氮化物层，134-第二绝缘填充层，135-第三氮化物层，140-垂直孔，150-柱状电容，151-第一导电层，152-绝缘层，153-第二导电层，154-第一端，155-第二端。
具体实施方式
本发明有关于一种改良的半导体装置及其制作方法。关于本发明的以下说明是用以让本发明所属领域的技术人员可以以其特定应用及需求制造及应用本发明。本发明所属领域的技术人员可以轻易对本发明作不同的修改，此处所定义的原则也可以应用至这些其他的实施例中。因此，本发明并非限定于以下所描述的特定实施例，应与本说明书所公开的原理和特征所属的最宽范围一致。
附图中为了清楚表示放大绘示了多个层、膜、面板、区域等的厚度。在整个说明书中，相同或类似的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”系可为二元件间存在其它元件。
应当理解，尽管术语“第一”、“第二”等在本文中可以用于描述各种元件、部件或部分，但是这些元件、部件或部分不应受这些术语限制。这些术语仅用于将一个元件、部件或部分区分开。因此，下面讨论的“第一元件”、也可以被称为“第二元件”而不脱离本文的教导。
这里所使用的术语之目的仅仅是为了描述特定实施例，而不是限制性的目的。如本文所使用的，除非内容有特别指示，否则单数形式“一”、“一个”和“该”旨在包括复数形式，包括“至少一个”。“或”表示“及/或”。如本文所使用的，术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语“包括”及/或“包含”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。
需要说明的是，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件“下方”的元件将被定向为在其它元件“上方”。因此，示例性术语“下方”可以包括上方和下方的取向。
此处诸如“形成”、“配置”或“放置”的术语可用以形容配置一材料层至另一材料层。这些术语包括了热成长(thermal growth)、溅镀(sputtering)、蒸镀(evaporation)、化学蒸镀(chemical vapor deposition)、晶格成长(epitaxial growth)以及电子镀膜(electroplating)等各种可以形成材料层的技术，且本发明并不限于上述技术。举例而言，在各种实施例中，配置方法可以以各种适当的技术实施。配置方法例如可以任何包含成长、镀膜或转移材料至另一层的方法。上述技术包括物理气相沉积(physical vapordeposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)、电化学沉积(electrochemical deposition,ECD)、分子束累晶(molecular beam epitaxy,MBE)、原子层沉积(atomic layer deposition,ALD)以及等离子体加强CVD(plasma-enhanced CVD)。
图1是本发明一实施例中半导体装置的制作方法的流程示意图。请参照图1，半导体的制作方法包括：提供半导体基板(步骤S11)；在半导体基板上形成多个绝缘层(步骤S12)；以高功率蚀刻多个绝缘层(步骤S13)；以及形成多个柱状电容(步骤S14)。
在本实施例中，半导体基板包括多个第一连接垫以及多个第二连接垫，且这些连接垫各自配置于这些第一连接垫上。在蚀刻步骤之前，这些绝缘层配置在半导体基板上的这些第二接垫上。蚀刻的功率是1000瓦，且蚀刻工艺形成多个垂直孔，且这些垂直孔的位置各自对应至这些第二连接垫的位置。这些柱状电容各自配置于这些垂直孔中。
在本实施例的制作方法中，以1000瓦的功率可以适当地蚀刻这些垂直孔，且这些垂直孔的深度可以在1微米以上。举例而言，每个蚀刻而成的垂直孔的深度是落在1微米至1.8微米的范围，因此柱状电容可以具有较长的长度，提供较佳的电容值。
在本发明的一些实施例中，蚀刻的功率可以落在900瓦至1100瓦的范围。
图2、图4、图6至图8是本发明一实施例中半导体装置的制作方法中各制作阶段的截面示意图。图3及图5各自是图2及图4的半导体装置的平面示意图。
请参照图2，本实施例的半导体装置制作方法提供半导体基板10，且半导体基板10包括多个第一连接垫110。
举例而言，本实施例的半导体基板10包括基板100、晶体管101、102以及第一连接垫110。本实施例的晶体管101、102可以是垂直晶体管。举例而言，晶体管101可以包含位线114、第一掺杂区115、位于绝缘层113的字线112、以及第二掺杂区111，且晶体管101的通道沿着方向d1延伸。第一连接垫110连接第二掺杂区111，且上表面103暴露每个第一连接垫110的至少一个表面。
基板100可以是硅基板(silicon,Si)、锗基板(germanium,Ge)或硅锗基板(silicon-germanium,SiGe)，但本发明不限于此。
请参照图3，在半导体基板10的上表面103上，本实施例的第一连接垫110可以是矩形，且第一连接垫110的边长L1可以落在30纳米至50纳米的范围。
请参照图4，本半导体装置的制作方式配置多个第二连接垫120在这些第一连接垫110上。这些第二连接垫120位于上表面103，且这些第二连接垫120在连接表面104的分布与这些第一连接垫110的上表面103的分布不同。
请参照图5，在基板10的连接表面104上，本实施例的第二连接垫120的形状可以是圆形，第二连接垫120的直径L2落在20纳米至30纳米的范围。换句话说，每个第二连接垫120的大小小于每个第一连接垫110的大小。
另一方面，在连接表面104上，这些第二连接垫120形成多个阵列，且相邻的两个阵列的这些第二连接垫120是以交替的方式排列。换句话说，在连接表面104的这些第二连接垫120以六方最密堆积晶格的方式排列。因此，在连接表面104的这些第二连接垫120的分布密度可以改善。
举例而言，这些第一连接垫110以及这些第二连接垫120可以由氮化钛(TiN)，钛/氮化钛(Ti/TiN)，氮化钨(WN)，钨/氮化钨(W/WN)，氮化钽(TaN)，钽/氮化钽(Ta/TaN)，氮化钛硅(TiSiN)，氮化钽硅(TaSiN)，氮化钨硅(WSiN)或其组合形成。第一连接层以及第二连接层可以通过化学气相沉积或原子层沉积的方式形成。接着通过蚀刻工艺来得到这些第一连接垫110以及这些第二连接垫120。
请参照图6，本实施例的半导体装置制作方法形成多个绝缘层130在半导体基板10上的这些第二连接垫120上。这些绝缘层130配置于连接表面104上，且这些绝缘层130覆盖这些第二连接垫120。
举例而言，绝缘层130包括第一氮化物层131、第一绝缘填充层132、第二氮化物层133、第二绝缘填充层134以及第三氮化物层135。第一氮化物层131、第二氮化物层133以及第三氮化物层135在绝缘层130里面提供结构上的支撑。进一步而言，第一氮化物层131具有第一厚度h1，第二氮化物层133具有第二厚度h2且第三氮化物层135具有第三厚度h3，且第三厚度h3大于第一厚度h1，且第一厚度h1大于第二厚度h2。因此，第一氮化物层131、第二氮化物层133以及第三氮化物层135提供适当的结构支撑。
参照图7，本实施例的半导体装置的制作方式以1000瓦的功率蚀刻这些绝缘层130并形成多个垂直孔140。这些垂直孔140各自对应至这些第二连接垫120的其中之一。
举例而言，在本实施例的蚀刻这些绝缘层130的工艺时，通过每分钟1至3标准立方厘米(standard cubic centimeter per minute,SCCM)的气流，使垂直孔140蚀刻到深度h4。垂直孔140的深度h4落在1微米至1.8微米的范围。
进一步而言，在蚀刻过程中，连接表面104被施加一沿着连接表面104的法线方向的电压，搭配高蚀刻功率以及低气流，这些垂直孔140以及第二连接垫120可以自动对齐。
参照图8，每个垂直孔140都形成一柱状电容150。柱状电容150倍形成在深度为h4的垂直孔140，因此柱状电容150也可以具有相同长度。
举例而言，柱状电容150具有第一导电层151、绝缘层152以及第二导电层153，且绝缘层152位于第一导电层151以及第二导电层153之间，且绝缘层152形成第一导电层151以及第二导电层153之间的绝缘。
换句话说，每个柱状电容150具有连接至第二连接垫120的第一端154以及第二端155，且第二端155与第一端154相对。在本实施例中，每个柱状电容150的第一端154以及第二端155之间的距离与垂直孔140的深度h4相同，且第一端154和第二端155之间的长度落在1微米至1.8微米的范围。
在本实施例中，这些柱状电容150的分布位置由连接表面104的这些第二连接垫120的位置定义。这些第二连接垫120是以六方最密晶格的方式排列，因此本实施例的这些柱状电容150可以具有较高的分布密度。
换句话说，每个柱状电容150和这些第二连接垫120的其中之一对齐，且经由此第二连接垫120电性连接至柱状电容150的第一连接垫110和柱状电容150错位。因此，这些柱状电容150在这些晶体管101、102上可以以不同的方式重新排列。
本实施例的制作半导体装置20的方法的蚀刻工艺以功率为1000瓦的方式蚀刻这些绝缘层130，且容置这些柱状电容150的垂直孔140的深度h4可以落在1微米至1.8微米的范围。因此，半导体装置20的这些柱状电容150可以提供足够的电容值。
举例而言，本实施例的半导体装置20可以是动态随机存取存储器，且这些柱状电容150以及这些晶体管101、102可以各自形成具有适当效能的存储器单元。
尽管以上已详细地参照本发明的一些实施例说明，本发明仍存在其他实施例。因此，所附之权利要求的精神及范围不应限制于这里所描述的这些实施例。
对于本发明所属领域中的技术人员而言，本发明可以在不超出本发明的范围或精神的情况下对结构作修改及调整。由上述可知，落在前述的权利要求的范围的修改内容与调整内容仍落在本发明范围。

Claims (15)

1.一种半导体装置，其特征在于，包括：
半导体基板，包括：
多个第一连接垫；以及
多个第二连接垫，各自配置于所述多个第一连接垫；以及
多个柱状电容，各自配置于所述多个第二连接垫，
其中每个所述柱状电容的第一端连接所述多个第二连接垫的其中之一，每个所述柱状电容包括相对于所述第一端的第二端，且每个所述柱状电容的所述第一端和所述第二端之间的距离落在1微米至1.8微米的范围。
2.如权利要求1所述的半导体装置，其特征在于，每个所述第一连接垫的形状为矩形，且每个所述第二连接垫的形状为圆形。
3.如权利要求1所述的半导体装置，其特征在于，每个所述柱状电容与所述多个第二连接垫的其中之一对齐。
4.如权利要求1所述的半导体装置，其特征在于，每个所述柱状电容与电性连接的所述第一连接垫错位。
5.如权利要求1所述的半导体装置，其特征在于，所述半导体基板包括连接表面，且所述多个第二连接垫位于所述连接表面，且所述多个第二连接垫以六方最密堆积晶格方式排列。
6.如权利要求1所述的半导体装置，其特征在于，每个所述第一连接垫的形状为矩形，且每个所述第一连接垫的边长的长度落在30纳米至50纳米的范围。
7.如权利要求1所述的半导体装置，其特征在于，每个所述第二连接垫的形状为圆形，且每个所述第二连接垫的直径的长度落在20纳米至25纳米的范围。
8.如权利要求1所述的半导体装置，其特征在于，所述半导体基板包括多个垂直晶体管，所述多个垂直晶体管各自与所述多个第一连接垫连接。
9.一种制作半导体装置的方法，其特征在于，包括：
提供半导体基板，所述半导体基板包括多个第一连接垫以及多个各自配置于所述多个第一连接垫的第二连接垫；
在所述半导体基板的所述多个第二连接垫形成多个绝缘层；
蚀刻所述多个绝缘层并形成多个垂直孔，所述多个垂直孔各自对应至所述多个第二连接垫，其中所述蚀刻的功率落在900瓦至1100瓦的范围；以及
各自在所述多个垂直孔形成柱状电容。
10.如权利要求9所述的方法，其特征在于，蚀刻所述多个绝缘层的步骤包括：
在蚀刻所述多个绝缘层时通过的气流为每分钟1至3标准立方厘米。
11.如权利要求9所述的方法，其特征在于，形成所述多个绝缘层的步骤包括：
配置第一氮化物层；
配置第一绝缘填充层；
配置第二氮化物层；
配置第二绝缘填充物层；以及
配置第三氮化物层。
12.如权利要求11所述的方法，其特征在于，所述第一氮化物层具有第一厚度，所述第二氮化物层具有第二厚度，所述第三氮化物层具有第三厚度，且所述第三厚度大于所述第一厚度，所述第一厚度大于所述第二厚度。
13.如权利要求9所述的方法，其特征在于，每个所述第一连接垫的形状为矩形，且每个所述第二连接垫的形状为圆形。
14.如权利要求9所述的方法，其特征在于，每个所述柱状电容与所述多个第二连接垫的其中之一对齐。
15.如权利要求9所述的方法，其特征在于，每个所述柱状电容与电性连接的所述第一连接垫错位。
CN202010577492.6A 2020-02-25 2020-06-23 半导体装置及其制作方法 Pending CN113380804A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/799,860 US11211385B2 (en) 2020-02-25 2020-02-25 Semiconductor device and manufacturing method thereof
US16/799,860 2020-02-25

Publications (1)

Publication Number Publication Date
CN113380804A true CN113380804A (zh) 2021-09-10

Family

ID=77366812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010577492.6A Pending CN113380804A (zh) 2020-02-25 2020-06-23 半导体装置及其制作方法

Country Status (3)

Country Link
US (2) US11211385B2 (zh)
CN (1) CN113380804A (zh)
TW (1) TWI756667B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164938B2 (en) * 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582925B2 (en) * 2005-06-28 2009-09-01 Samsung Electronics Co., Ltd. Integrated circuit devices including insulating support layers
US20140015027A1 (en) * 2012-07-12 2014-01-16 Elpida Memory, Inc. Semiconductor device having gate electrode embedded in gate trench
US20150333117A1 (en) * 2012-12-12 2015-11-19 Nobuyuki Sako Semiconductor device and manufacturing method thereof
CN108010913A (zh) * 2017-12-29 2018-05-08 睿力集成电路有限公司 半导体存储器结构及其制备方法
CN108206174A (zh) * 2017-12-28 2018-06-26 睿力集成电路有限公司 电容器、电容器制造方法及半导体存储器
CN109509836A (zh) * 2017-09-14 2019-03-22 联华电子股份有限公司 形成存储器电容的方法
CN208835056U (zh) * 2018-10-29 2019-05-07 长鑫存储技术有限公司 一种半导体结构
CN110192280A (zh) * 2017-01-12 2019-08-30 美光科技公司 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法
CN110504284A (zh) * 2018-05-17 2019-11-26 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法
TWI685086B (zh) * 2019-01-03 2020-02-11 華邦電子股份有限公司 著陸墊結構及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434890B (en) * 2000-03-27 2001-05-16 Mosel Vitelic Inc Method for forming multi-cylinder capacitor
TW441035B (en) * 2000-03-31 2001-06-16 Taiwan Semiconductor Mfg Fabrication method of bitline contact for capacitor under bitline embedded DRAM
KR100486273B1 (ko) * 2002-10-16 2005-04-29 삼성전자주식회사 스토리지 전극을 포함하는 반도체 소자 및 그 제조 방법
US7049203B2 (en) * 2003-04-30 2006-05-23 Samsung Electronics Co., Ltd. Semiconductor device having a capacitor and method of fabricating same
KR100583964B1 (ko) * 2004-12-27 2006-05-26 삼성전자주식회사 도드라진 셀 랜딩패드를 갖는 반도체소자 및 그 제조방법
JP4322912B2 (ja) * 2006-11-24 2009-09-02 エルピーダメモリ株式会社 半導体装置及びその製造方法
US10580778B2 (en) * 2018-07-18 2020-03-03 Nanya Technology Corporation Dynamic random access memory structure and method for preparing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582925B2 (en) * 2005-06-28 2009-09-01 Samsung Electronics Co., Ltd. Integrated circuit devices including insulating support layers
US20140015027A1 (en) * 2012-07-12 2014-01-16 Elpida Memory, Inc. Semiconductor device having gate electrode embedded in gate trench
US20150333117A1 (en) * 2012-12-12 2015-11-19 Nobuyuki Sako Semiconductor device and manufacturing method thereof
CN110192280A (zh) * 2017-01-12 2019-08-30 美光科技公司 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法
CN109509836A (zh) * 2017-09-14 2019-03-22 联华电子股份有限公司 形成存储器电容的方法
CN108206174A (zh) * 2017-12-28 2018-06-26 睿力集成电路有限公司 电容器、电容器制造方法及半导体存储器
CN108010913A (zh) * 2017-12-29 2018-05-08 睿力集成电路有限公司 半导体存储器结构及其制备方法
CN110504284A (zh) * 2018-05-17 2019-11-26 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法
CN208835056U (zh) * 2018-10-29 2019-05-07 长鑫存储技术有限公司 一种半导体结构
TWI685086B (zh) * 2019-01-03 2020-02-11 華邦電子股份有限公司 著陸墊結構及其製造方法

Also Published As

Publication number Publication date
US11641733B2 (en) 2023-05-02
US20210265354A1 (en) 2021-08-26
TW202133392A (zh) 2021-09-01
US11211385B2 (en) 2021-12-28
TWI756667B (zh) 2022-03-01
US20220059541A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US8871588B2 (en) Reverse construction integrated circuit
US8691680B2 (en) Method for fabricating memory device with buried digit lines and buried word lines
US7566974B2 (en) Doped polysilicon via connecting polysilicon layers
US8492818B2 (en) High capacitance trench capacitor
JP7427685B2 (ja) スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
US6358791B1 (en) Method for increasing a very-large-scale-integrated (VLSI) capacitor size on bulk silicon and silicon-on-insulator (SOI) wafers and structure formed thereby
CN113228180B (zh) 具有减小晶圆翘曲布置和结构的存储器管芯及其制造方法
TW548840B (en) Semiconductor memory device
TW201740510A (zh) 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法
US9960226B2 (en) High density capacitor structure and method
US8030128B1 (en) Method to form high density phase change memory (PCM) top contact every two bits
US11239242B2 (en) Integrated assemblies having dielectric regions along conductive structures, and methods of forming integrated assemblies
WO2006104817A2 (en) Method for reducing dielectric overetch when making contact to conductive features
CN111108619A (zh) 电容器、包含电容器的集成组合件和形成集成组合件的方法
US20070102724A1 (en) Vertical diode doped with antimony to avoid or limit dopant diffusion
CN114078779A (zh) 集成电路存储器及其制备方法、半导体集成电路器件
CN113380804A (zh) 半导体装置及其制作方法
TW202135301A (zh) 具有源極結構的三維記憶體元件及其形成方法
JP7462064B2 (ja) 半導体構造及び半導体構造の製造方法
US11862723B2 (en) Integrated circuit memory and manufacturing method thereof, and semiconductor integrated circuit device
US7888166B2 (en) Method to form high efficiency GST cell using a double heater cut
US9997592B2 (en) Capacitor, array of capacitors, and device comprising an electrode
US7101768B2 (en) Self-aligned selective hemispherical grain deposition process and structure for enhanced capacitance trench capacitor
US7985616B1 (en) Methods to form wide heater trenches and to form memory cells to engage heaters
US20230371236A1 (en) Semiconductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination