CN113380718A - 一种芯片布线结构 - Google Patents

一种芯片布线结构 Download PDF

Info

Publication number
CN113380718A
CN113380718A CN202110560619.8A CN202110560619A CN113380718A CN 113380718 A CN113380718 A CN 113380718A CN 202110560619 A CN202110560619 A CN 202110560619A CN 113380718 A CN113380718 A CN 113380718A
Authority
CN
China
Prior art keywords
ring structure
signal interface
sealing ring
input
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110560619.8A
Other languages
English (en)
Inventor
高心驰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yutai Microelectronics Co Ltd
Original Assignee
Suzhou Yutai Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yutai Microelectronics Co Ltd filed Critical Suzhou Yutai Microelectronics Co Ltd
Priority to CN202110560619.8A priority Critical patent/CN113380718A/zh
Publication of CN113380718A publication Critical patent/CN113380718A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种芯片布线结构，包括：基板，所述基板外围设置有密封环结构；第一器件区，设置在所述基板上；所述第一器件区通过输入输出信号接口与外部电路连接；所述输入输出信号接口设置于所述密封环结构中。本发明的有益效果在于：通过在密封环结构中设置输入输出信号接口和接地端，在保证了芯片良率的情况下，有效地利用了密封环结构，缩减了芯片尺寸，降低了芯片制造的成本。

Description

一种芯片布线结构
技术领域
本发明涉及芯片设计技术领域，具体涉及一种芯片布线结构。
背景技术
在芯片设计技术领域，集成电路通常在硅片或其他半导体材料基板上制造然后进行封装和测试。当封装完成后，对基板进行切割，形成芯片单体。在切割过程中，切割的机械力往往会导致芯片边缘，尤其是芯片边角处产生微小裂痕。
现有技术中，通常在芯片周围设置密封环结构来
发明内容
针对现有技术中存在的上述问题，现提供一种芯片布线结构。
具体技术方案如下：
一种芯片布线结构，包括：基板，所述基板外围设置有密封环结构；第一器件区，设置在所述基板上；所述第一器件区通过输入输出信号接口与外部电路连接；所述输入输出信号接口设置于所述密封环结构中。
优选地，所述密封环结构中还设置有一接地端。
优选地，所述基板上还设置有第二器件区，所述第二器件区通过第一连接电路与所述第一器件区连接。
优选地，所述第一连接电路设置在所述密封环结构中。
优选地，所述输入输出信号接口包括数字信号接口与模拟信号接口。
优选地，所述密封环结构的外沿分别具有一布线区域；
所述布线区域位于所述密封环结构的中间位置；
所述布线区域为长方形，长方形的两边与所述密封环结构的两端距离相等。
所述输入输出信号接口、所述接地端和所述第一连接电路设置在所述布线区域。
优选地，所述密封环结构的厚度为100nm～1000nm。
优选地，所述密封环结构的宽度为100nm～1000nm。
上述技术方案具有如下优点或有益效果：通过在密封环结构中设置输入输出信号接口和接地端，在保证了芯片良率的情况下，有效地利用了密封环结构，缩减了芯片尺寸，降低了芯片制造的成本。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明实施例的整体示意图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括
一种芯片布线结构，如图1所示，包括：基板，基板外围设置有密封环结构1；第一有源器件区2，设置在基板上；第一有源器件区2通过输入输出信号接口3，4与外部电路连接；输入输出信号接口3，4与接地端7设置于密封环结构1中。
在一种较优的实施例中，基板上还设置有第二有源器件区5，第二有源器件区通过第一连接电路6与第一有源器件区2连接。
在一种较优的实施例中，第一连接电路6设置在密封环结构1的第一金属层中。
在一种较优的实施例中，如图1所示，输入输出信号接口包括数字信号接口3与模拟信号接口4，需要说明的是，本实施例仅作为本技术方案中的一种实施例，并不对输入输出信号接口的种类和数量及具体位置加以限定。通过设置多个输入输出接口能够根据实际需要增减接口数量，有效地提高芯片I/O性能，简化芯片设计步骤，提升生产效率；同时通过在有源器件区旁就近设置输入输出信号接口能够改善有源器件区的电气性能，降低信号传输过程中的延迟，减小传输路径带来的干扰。
具体地，在现有技术中通常采用芯片内电路连接具有不同功能的有源器件区域，来实现较为复杂的功能。在本实施例中，通过在密封环结构1中设置第一连接电路6实现了相同的效果，同时缩减了芯片尺寸，降低了芯片设计的难度提高了生产效率。
在一种较优的实施例中，输入输出信号接口3，4、接地端7和第一连接电路6设置在位于芯片边缘中部，远离芯片边角的密封环结构1中。
具体地，在实际生产过程中，当基板被切割成芯片时，切割造成的机械应力往往于芯片的四个边角集中释放，造成了芯片四角的损伤。而在后续的表面贴装工艺中，由于芯片处于高温环境中，芯片四角因机械应力造成的损伤会进一步延展，导致内部金属层的剥离。在现有技术中，密封环结构1的主要作用即是避免上述过程对芯片良率造成的影响。因此，为了避免切割过程中的机械应力对数字信号接口3、模拟信号接口4和第一连接电路6造成损伤，故数字信号接口3、模拟信号接口4和第一连接电路6需要被设置在密封环结构1的四边靠近中部的区域，降低机械应力对密封环结构1造成的影响。
在一种较优的实施例中，输入输出信号接口3，4与接地端7穿过密封环结构1连接外部电路。
进一步地，第二金属层穿过密封环结构1的部分不设通孔与过孔，以取得较好的电气性能。
在一种较优的实施例中，密封环结构1的厚度为100nm～1000nm。
在一种较优的实施例中，密封环结构1的横截面为矩形。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (8)

1.一种芯片布线结构，其特征在于，包括：
基板，所述基板外围设置有密封环结构；
第一器件区，设置在所述基板上；
所述第一器件区通过输入输出信号接口与外部电路连接；
所述输入输出信号接口设置于所述密封环结构中。
2.根据权利要求1所述的芯片布线结构，其特征在于，所述密封环结构中还设置有一接地端。
3.根据权利要求1所述的芯片布线结构，其特征在于，所述基板上还设置有第二器件区，所述第二器件区通过第一连接电路与所述第一器件区连接。
4.根据权利要求4所述的芯片布线结构，其特征在于，所述第一连接电路设置在所述密封环结构中。
5.根据权利要求1所述的芯片布线结构，其特征在于，所述输入输出信号接口包括数字信号接口与模拟信号接口。
6.根据权利要求4所述的芯片布线结构，其特征在于，所述密封环结构的外沿分别具有一布线区域；
所述布线区域位于所述密封环结构的中间位置；
所述布线区域为长方形，长方形的两边与所述密封环结构的两端距离相等。
所述输入输出信号接口、所述接地端和所述第一连接电路设置在所述布线区域。
7.根据权利要求1所述的芯片布线结构，其特征在于，所述密封环结构的厚度为100nm～1000nm。
8.根据权利要求1所述的芯片布线结构，其特征在于，所述密封环结构的宽度为100nm～1000nm。
CN202110560619.8A 2021-05-21 2021-05-21 一种芯片布线结构 Pending CN113380718A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110560619.8A CN113380718A (zh) 2021-05-21 2021-05-21 一种芯片布线结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110560619.8A CN113380718A (zh) 2021-05-21 2021-05-21 一种芯片布线结构

Publications (1)

Publication Number Publication Date
CN113380718A true CN113380718A (zh) 2021-09-10

Family

ID=77571602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110560619.8A Pending CN113380718A (zh) 2021-05-21 2021-05-21 一种芯片布线结构

Country Status (1)

Country Link
CN (1) CN113380718A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010036728A (ko) * 1999-10-11 2001-05-07 김영환 반도체 회로
US20050127395A1 (en) * 2003-12-11 2005-06-16 Fujitsu Limited Semiconductor device and fabrication method thereof
JP2007180112A (ja) * 2005-12-27 2007-07-12 Yamaha Corp 電子デバイス
JP2017120939A (ja) * 2010-06-30 2017-07-06 キヤノン株式会社 固体撮像装置
CN109904144A (zh) * 2017-12-11 2019-06-18 华邦电子股份有限公司 具有测试键结构的半导体晶元

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010036728A (ko) * 1999-10-11 2001-05-07 김영환 반도체 회로
US20050127395A1 (en) * 2003-12-11 2005-06-16 Fujitsu Limited Semiconductor device and fabrication method thereof
JP2007180112A (ja) * 2005-12-27 2007-07-12 Yamaha Corp 電子デバイス
JP2017120939A (ja) * 2010-06-30 2017-07-06 キヤノン株式会社 固体撮像装置
CN109904144A (zh) * 2017-12-11 2019-06-18 华邦电子股份有限公司 具有测试键结构的半导体晶元

Similar Documents

Publication Publication Date Title
US8053898B2 (en) Connection for off-chip electrostatic discharge protection
TWI402941B (zh) 半導體結構及其製造方法
US20030197239A1 (en) Clock distribution networks and conductive lines in semiconductor integrated circuits
US8536718B2 (en) Integrated circuit packaging system with trenches and method of manufacture thereof
US9000589B2 (en) Semiconductor device with redistributed contacts
US10217723B2 (en) Semiconductor package with improved bandwidth
CN104299898A (zh) 半导体晶片、半导体ic芯片及其制造方法
US9318461B2 (en) Wafer level array of chips and method thereof
TWI529872B (zh) 射頻裝置封裝及其製造方法
CN210200699U (zh) 一种键合墙体扇出器件的三维封装结构
CN113380718A (zh) 一种芯片布线结构
KR100805503B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판, 및 전자기기
US20060043587A1 (en) Apparatus and method for reducing signal cross talk between wire bonds of semiconductor packages
CN210443555U (zh) 一种集成高密度静电防护芯片
CN108417591B (zh) 高电性能的芯片封装结构及制作方法
JP2000269281A (ja) 半導体装置およびそのテスト方法
CN111987003B (zh) 实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片
TWI824596B (zh) 防止電磁干擾之晶圓結構
US20240047331A1 (en) Window ball grid array (wbga) package and method for manufacturing the same
CN218918891U (zh) 半导体元件、半导体元件的封装结构
TWI455261B (zh) 包覆基板側邊之模封陣列處理方法
KR20050061372A (ko) 반도체 장치, 그 제조 방법, 회로 기판 및 전자기기
KR100355797B1 (ko) 반도체패키지 및 그 제조 방법
US20230361012A1 (en) Window ball grid array (wbga) package
CN104409429A (zh) 一种带应力牺牲结构的芯片封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 201, building 4, No.78, Keling Road, high tech Zone, Suzhou City, Jiangsu Province

Applicant after: Yutai Microelectronics Co.,Ltd.

Address before: Room 201, building 4, No.78, Keling Road, high tech Zone, Suzhou City, Jiangsu Province

Applicant before: Suzhou Yutai Microelectronics Co.,Ltd.