CN113366324B - 检测器 - Google Patents

检测器 Download PDF

Info

Publication number
CN113366324B
CN113366324B CN202080011701.9A CN202080011701A CN113366324B CN 113366324 B CN113366324 B CN 113366324B CN 202080011701 A CN202080011701 A CN 202080011701A CN 113366324 B CN113366324 B CN 113366324B
Authority
CN
China
Prior art keywords
detection
detection rate
voltage
power supply
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080011701.9A
Other languages
English (en)
Other versions
CN113366324A (zh
Inventor
中原宏徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN113366324A publication Critical patent/CN113366324A/zh
Application granted granted Critical
Publication of CN113366324B publication Critical patent/CN113366324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供一种检测器，即使因电源电压的减少使得逻辑元件的延迟时间由于外部因素而发生变化，也能够检测到保证操作电压之外的电压。检测器包括：多个第一检测电路；第一检测速率计算单元；多个第二检测电路；第二检测速率计算单元；以及比较和确定单元。本发明提供一种检测器，其中：多个第一检测电路中的每个第一检测电路检测输入电压是否是正常操作的保证操作范围之外的值；第一检测速率计算单元计算其数量是所检测的第一检测电路的数量的第一检测速率；多个第二检测电路中的每个第二检测电路检测预定参考电压是否低于阈值电压；第二检测速率计算单元计算其数量是所检测的第二检测电路的数量的第二检测速率；并且当第一检测速率与第二检测速率彼此大致相等时，比较和确定单元确定输入电压的值等于或小于阈值电压的值。

Description

检测器
技术领域
本技术涉及检测器，并且更具体地，涉及一种使用数字检测电路的逻辑检测器。
背景技术
在其中安装有中央处理单元(CPU)、数字信号处理器(DSP)等的半导体设备(集成电路)中，利用所考虑的逻辑电路的操作期间的电源下垂(power-supply droop)确定逻辑电路的保证操作电压。
近年来，为了降低半导体设备(集成电路)中的功耗，需要将半导体设备(集成电路)中的保证操作电压降低至最小。因此，在被供应至逻辑电路的电压在保证操作范围之外的情况下，需要一种检测保证操作范围之外的供应电压的电路。
此处，已知一种被称为电源下垂的现象，其中，被输入至半导体设备(集成电路)的电压暂时发生波动。作为检测电源下垂的方式，已知使用模拟电路执行检测的方式。
然而，在利用模拟电路检测电源下垂的情况下，放大器的响应性较差，并且在一些情况下，不能检测到快速的电源下垂。另一方面，如果放大器的响应速度增加，则功耗(电流消耗)可能增加。
因此，近年来，(例如，非专利文献1)考虑了利用逻辑电路(数字电路)来检测电源下垂的方式。
引用列表
专利文献
非专利文献1：Kamil Gomina,Jean-Baptiste Rigaud,Philippe Gendrier,Philippe Candelier,and Assia Tria,“Power supply glitch attacks:design andevaluation of detection circuit”,“2014IEEE International Symposium onHardware-Oriented Security and Trust(HOST)”,2014,139-140,Figs.6-8
发明内容
发明要解决的问题
非专利文献1公开了一种检测毛刺电压的检测电路。在本说明书中，毛刺电压指由于内部电路的操作或外部因素而引起电源电压的未预期或不希望的波动。检测电路使用由于电源电压的减少而导致逻辑元件中的延迟时间，以有意地使得违反触发器设置或违反保持设置而检测毛刺电压。
然而，逻辑元件中的延迟时间取决于过程和温度，并且各个半导体设备(集成电路)内部存在变化。因此，难以控制由于电源电压的减少而导致逻辑元件中的延迟时间。因此，检测电路的检测电压中发生变化。
鉴于该情形而提出本技术，并且其主要目的是提供这样一种检测器，即，即使因电源电压的减少而导致逻辑元件中的延迟时间由于外部因素而变化，也能够准确地检测保证操作电压范围之外的输入电压。
问题的解决方案
本发明人为实现上述目的而进行了深入研究。因此，即使因电源电压的减少导致逻辑元件中的延迟时间由于外部因素发生变化，本发明人也成功地对保证操作电压范围之外的输入电压进行了准确地检测。由此，本发明人完成了本技术。
具体地，本技术提供了一种检测器，包括：
多个第一检测电路；
第一检测速率计算单元；
多个第二检测电路；
第二检测速率计算单元；以及
比较确定单元；
其中，多个第一检测电路中的每个第一检测电路检测被供应至处理电路的输入电压是否具有在处理电路处执行正常操作的保证操作范围之外的值；
第一检测速率计算单元计算检测输入电压具有保证操作范围之外的值的第一检测电路的数量并且计算所检测的第一检测电路的数量相对于多个第一检测电路的总数量的第一检测速率；
多个第二检测电路中的每个第二检测电路检测所供应的预定参考电压是否低于用于确定保证操作范围的阈值电压；
第二检测速率计算单元计算检测预定参考电压低于阈值电压的第二检测电路的数量并且计算所检测的第二检测电路的数量相对于多个第二检测电路的总数量的第二检测速率；并且
比较确定单元对第一检测速率与第二检测速率进行比较，并且当第一检测速率大致等于或高于第二检测速率时，确定输入电压的值等于或小于阈值电压的值。
在根据本技术的检测器中，当第一检测速率与第二检测速率大致相等时，比较确定单元确定输入电压的值与阈值电压的值大致相等。
在根据本技术的检测器中，
多个第一检测电路中的每个第一检测电路可以形成第一逻辑电路组；
多个第二检测电路中的每个第二检测电路可以形成第二逻辑电路组；并且
第一逻辑电路组与第二逻辑电路组可以具有大致相同的配置。
进一步地，在根据本技术的检测器中，
第一逻辑电路组与第二逻辑电路组各自可以包括第一触发器、第二触发器以及延迟元件；并且
延迟元件可以设置在第一触发器的输出与第二触发器的输入之间。
根据本技术的检测器还可以包括参考电压生成电路，
其中，输入电压可以是电源电压；
参考电压生成电路可以根据所供应的电源电压生成预定参考电压；
多个第一检测电路中的每个第一检测电路可以利用与操作处理电路的系统时钟的频率大致相等频率的时钟进行操作；
多个第二检测电路中的每个第二检测电路可以利用比系统时钟的频率更低频率的时钟进行操作；并且
比较确定单元可以利用与系统时钟的频率大致相等的频率的时钟进行操作、并且对第一检测速率和第二检测速率进行比较。
根据本技术的检测器还可以包括参考电压生成电路，
其中，输入电压可以是电源电压并且还被供应至参考电压生成电路；
参考电压生成电路可以根据输入电压生成预定参考电压；
多个第一检测电路中的每个第一检测电路可以利用与操作处理电路的系统时钟的频率大致相等频率的时钟进行操作；
多个第二检测电路中的每个第二检测电路可以利用与系统时钟的频率大致相等频率的时钟进行操作；
当电源电压发生波动时，第一检测速率计算单元可以基于电源电压发生波动之后的电源电压而计算第一检测速率，并且第二检测速率计算单元可以基于电源电压发生波动之前的电源电压而计算第二检测速率；并且
比较确定单元可以利用与系统时钟的频率大致相等的频率的时钟进行操作、并且对基于电源电压发生波动之后的电源电压所计算的第一检测速率与基于电源电压发生波动之前的电源电压所计算的第二检测速率进行比较。
根据本技术，即使因电源电压的减少导致逻辑元件中的延迟时间由于外部因素发生变化，检测器也能够检测到保证操作电压范围之外的输入电压。应注意，本技术的效果并不局限于上述效果并且可以包括本技术中所描述的任意效果。
附图说明
[图1]是示出作为根据本技术的第一实施方式的检测器的实施例的逻辑检测器的示例性配置的框图。
[图2]是示出根据本技术的第一实施方式的逻辑检测器中的第一检测电路的示例性配置的框图。
[图3]是示出根据本技术的第一实施方式的逻辑检测器中的第二电路块的检测速率分布的特征图。
[图4]是示出作为根据本技术的第二实施方式的检测器的实施例的逻辑检测器的示例性配置的框图。
[图5]是示出作为根据本技术的第三实施方式的检测器的实施例的逻辑检测器的示例性配置的框图。
具体实施方式
下面是参考所附附图完成本技术的优选实施方式的描述。应注意，下面所描述的实施方式是本技术的实施方式的典型实施例并且并不缩窄对本技术的范围的解释。
应注意，将按照下列顺序进行说明。
1.本技术的概况
2.第一实施方式(检测器的实例1)
3.第二实施方式(检测器的实例2)
4.第三实施方式(检测器的实例3)
<1.本技术的概况>
在利用模拟电路检测毛刺电压的常规方式中，当检测到电源下垂时，放大器的响应性较差，并且在一些情况下，不能检测到快速的电源下垂。应注意，快速电源下垂指其中电压瞬间下降的电源下垂。进一步地，如果放大器的响应速度增加，则功耗(电流消耗)可能增加。另一方面，在利用逻辑电路检测电源下垂的方式中，利用逻辑元件的延迟时间有意地使得违反触发器设置或违反保持设置，并且由此，检测毛刺电路。
然而，逻辑元件中的延迟时间取决于过程和温度，并且各个半导体设备(集成电路)内部存在变化。因此，难以控制由于电源电压的减少而导致逻辑元件中的延迟时间。因此，检测电路的检测电压中发生变化。
进一步地，各个设备(例如，半导体设备)的温度依赖性可能发生变化，并且即使在大量生产过程中、在具体电压的温度下通过检查对检测电压进行调整，检测电压的温度特征也仍然可能因各个设备而发生变化。因此，在半导体设备(集成电路)中，可能难以保证所有温度下的操作。
鉴于该情形而提出本技术，并且其主要目的是提供这样一种检测器，即，即使因电源电压的减少而导致逻辑元件中的延迟时间由于外部因素而变化，也能够准确地检测保证操作电压范围之外的输入电压。
<2.第一实施方式(电源电路的实例1)>
根据本技术的第一实施方式的检测器是这样一种检测器，包括多个第一检测电路、第一检测速率计算单元、多个第二检测电路、第二检测速率计算单元、以及比较确定单元。在检测器中，多个第一检测电路中的每个第一检测电路检测被供应至处理电路的输入电压是否具有在处理电路处执行正常操作的保证操作范围之外的值。第一检测速率计算单元计算检测输入电压具有保证操作范围之外的值的第一检测电路的数量并且计算所检测的第一检测电路的数量相对于多个第一检测电路的总数量的第一检测速率。多个第二检测电路中的每个第二检测电路检测所供应的预定参考电压是否低于用于确定保证操作范围的阈值电压。第二检测速率计算单元计算检测预定参考电压低于阈值电压的第二检测电路的数量并且计算所检测的第二检测电路的数量相对于多个第二检测电路的总数量的第二检测速率。比较确定单元对第一检测速率与第二检测速率进行比较，并且当第一检测速率大致等于或高于第二检测速率时，确定输入电压的值等于或小于阈值电压的值。
利用根据本技术的第一实施方式的检测器，即使因电源电压的减少导致逻辑元件中的延迟时间由于外部因素而发生变化，也可以准确地检测到保证操作电压范围之外的输入电压。
[逻辑检测器的配置]
图1示出了作为根据本技术的第一实施方式的检测器的实施例的逻辑检测器100。图1是示出应用本技术的逻辑检测器100的示例性配置的框图。
如图1中所示，根据本技术的第一实施方式的逻辑检测器100包括第一电路块11、第一检测速率计算单元15、第二电路块21、第二检测速率计算单元25、以及比较确定单元30。
第一电路块11包括第一检测电路10a、第一检测电路10b、…、以及第一检测电路10n。多个第一检测电路(第一检测电路10a、第一检测电路10b、…、以及第一检测电路10n)中的每个第一检测电路检测被供应至处理电路(未示出)的输入电压是否具有处理电路(未示出)的正常操作的保证操作范围之外的值。应注意，例如，能够将处理电路(未示出)的保证操作范围设置为1.5[V]至0.6[V]。
应注意，在不需要识别多个第一检测电路(第一检测电路10a、第一检测电路10b、…、以及第一检测电路10n)中的每个第一检测电路的情况下，将第一检测电路简称为第一检测电路10。进一步地，第一电路块11中所包括的第一检测电路10的数量并不局限于任意的具体数量并且例如是几十个或更多。
多个第一检测电路10中的各个第一检测电路10形成第一逻辑电路组。图2示出了第一检测电路10。图2是示出根据本技术的第一实施方式的逻辑检测器100中的第一检测电路10的示例性配置的框图。应注意，第一检测电路10的该示例性配置是示例性的，并且能够应用其他配置。
如图2中所示，根据本技术的第一实施方式的第一检测电路10包括第一触发器FF1、逆变器IV1、第二触发器FF2、延迟元件DL1、以及异或非(exclusive NOR)XNR。
第一触发器FF1的输出经由逆变器IV1连接至第一触发器FF1的输入。利用该布置，每次对第一触发器FF1应用时钟脉冲时，第一触发器FF1的输出在“H”与“L”之间反复地切换。
延迟元件DL1设置在第一触发器FF1的输出与第二触发器FF2的输入之间。延迟元件DL1使第一触发器FF1的输出延迟与预定时间等同的量。
将第一触发器FF1的输出与第二触发器FF2的输出输入至异或非XNR。异或非XNR反映了第一触发器FF1、第二触发器FF2、以及延迟元件DL1的温度特征、并且输出指示第一触发器FF1的输出与第二触发器FF2的输出是相同值的值。
例如，如果第一触发器FF1的输出与第二触发器FF2的输出在“H”或“L”处是相同值，则异或非XNR的输出为“真”。另一方面，在第一触发器FF1的输出与第二触发器FF2的输出不是相同值或在“H”和“L”处不同的情况下，异或非XNR的输出为“假”。
因此，对第二触发器FF2的设置时间和保持时间、以及延迟元件DL1的延迟时间进行调整，以使得多个第一检测电路10中的每个第一检测电路10能够改变其检测电压。
利用上述配置作为实施例，多个第一检测电路10中的每个第一检测电路检测被供应至处理电路(未示出)的输入电压是否具有在处理电路(未示出)处执行正常操作的保证操作范围之外的值。
应注意，处理电路是被设计成读取程序、数据等、并且执行算法处理的诸如中央处理单元(CPU)、数字信号处理单元(DSP)、专用集成电路(ASIC)、或现场可编程门阵列(FPGA)等硬件。
第一检测速率计算单元15包括第一数量计算功能151和第一检测速率计算功能152。第一数量计算功能151计算检测输入电压具有保证操作范围之外的值的第一检测电路10的数量。第一检测速率计算功能152计算检测输入电压具有保证操作范围之外的值的第一检测电路10的数量相对于多个第一检测电路10的总数量的第一检测速率。
第二电路块21包括第二检测电路20a、第二检测电路20b、…、以及第二检测电路20m。多个第二检测电路(第二检测电路20a、第二检测电路20b、…、以及第二检测电路20m)中的每个第二检测电路检测所供应的预定参考电压是否低于用于确定保证操作范围的阈值电压。应注意，例如，能够将阈值电压设置为0.6[V]。
应注意，在不需要识别多个第二检测电路(第二检测电路20a、第二检测电路20b、…、以及第二检测电路20m)中的每一个第二检测电路的情况下，将第二检测电路简称为第二检测电路20。进一步地，第二电路块21中所包括的第二检测电路20的数量并不局限于任意的具体数量并且例如是几十个或更多。进一步地，第二检测电路20的数量可以与第一检测电路10的数量相同或可以不同。
多个第二检测电路20中的每个第二检测电路形成第二逻辑电路组。为了使得同一集成电路中的逻辑元件(例如，触发器、延迟元件等)的延迟时间的相对误差最小，第二逻辑电路组与第一逻辑电路组具有大致相同的配置。应注意，例如，尽管第二逻辑电路组的电路配置与第一逻辑电路组不同，然而，大致相同的配置指第二逻辑电路组不仅具有与第一逻辑电路组相同的电路配置，而且还具有其中相对于第一逻辑电路组的预定延迟时间的相对误差在90％至110％的范围内的电路配置。
第二检测电路20具有与图2中所示的第一检测电路10相似的配置并且包括第一触发器FF1、逆变器IV1、第二触发器FF2、延迟元件DL1、以及异或非XNR。
第一触发器FF1的输出经由逆变器IV1连接至第一触发器FF1的输入。利用该布置，每次对第一触发器FF1应用时钟脉冲时，第一触发器FF1的输出在“H”与“L”之间反复地切换。
延迟元件DL1设置在第一触发器FF1的输出与第二触发器FF2的输入之间。延迟元件DL1使第一触发器FF1的输出延迟与预定时间等同的量。
将第一触发器FF1的输出与第二触发器FF2的输出输入至异或非XNR。异或非XNR反映了第一触发器FF1、第二触发器FF2、以及延迟元件DL1的温度特征、并且输出指示第一触发器FF1的输出与第二触发器FF2的输出是相同值的值。
例如，如果第一触发器FF1的输出与第二触发器FF2的输出在“H”或“L”处是相同值，则异或非XNR的输出为“真”。另一方面，在第一触发器FF1的输出与第二触发器FF2的输出不是相同值或在“H”和“L”处不同的情况下，异或非XNR的输出为“假”。
因此，对第二触发器FF2的设置时间和保持时间、以及延迟元件DL1的延迟时间进行调整，以使得多个第二检测电路20中的每个第二检测电路能够改变其检测电压。
将上述配置作为实施例，多个第二检测电路20中的每个第二检测电路检测所供应的预定参考电压是否低于用于确定保证操作范围的阈值电压。
第二检测速率计算单元25包括第二数量计算功能251和第二检测速率计算功能252。第二数量计算功能251计算检测预定参考电压低于阈值电压的第二检测电路20的数量。第二检测速率计算功能252计算检测预定参考电压低于阈值电压的第二检测电路的数量相对于多个第二电路块20的总数量的第二检测速率。
比较确定单元30对第一检测速率和第二检测速率进行比较，并且当第一检测速率大致等于或高于第二检测速率时，确定输入电压的值等于或小于阈值电压的值。
此外，当第一检测速率与第二检测速率大致相等时，比较确定单元30能够确定输入电压的值大致等于阈值电压的值。
接着，对第一电路块11和第二电路块21的特征进行描述。
图3示出了逻辑检测器100中所包括的第二电路块21的检测速率分布。图3是示出根据本技术的第一实施方式的逻辑检测器100中的第二电路块21的检测速率的检测速率分布的特征图。
通常，阈值电压检测速率随着其中安装有第二电路块21的逻辑检测器100(半导体设备或集成电路)的温度、以及其中安装有第二电路块21的逻辑检测器100(半导体设备或集成电路)的过程而改变。应注意，过程指互补金属氧化物半导体(CMOS)在制造过程中的特征。
例如，CMOS的特征指CMOS的阈值电压Vth的变化。即，当CMOS的阈值电压Vth改变时，逻辑元件的响应时间和阈值电压改变，并且因此，触发器的设置时间和保持时间发生波动。通常，半导体芯片中或芯片之间可能发生变化。然而，半导体芯片中的相邻逻辑元件之间的变化较小，而芯片之间的变化大于相邻的逻辑元件之间的变化。进一步地，芯片之间的变化包括同一晶圆中的芯片之间的变化和不同晶圆之间的变化，并且不同晶圆之间的变化通常大于同一晶圆之间的芯片中的变化。
相应地，在半导体芯片中的相邻逻辑元件之间，半导体芯片中与芯片之间的变化水平最低，而不同晶圆之间的变化大于同一晶圆中的芯片之间的变化。
因此，逻辑检测器100构成同一半导体设备(同一集成电路)中的第一电路块11和第二电路块21。即，第一电路块11安装在其中安装有第二电路块21的半导体设备(集成电路)中。利用该布置，第一电路块11中的过程与第二电路块21中的过程相同。
因此，在其中安装有第一电路块11和第二电路块21的半导体设备(集成电路)中，第一电路块11与第二电路块21位于同一芯片(同一集成电路)中，并且相应地，过程相同。例如，至少由电源电压的减少导致逻辑元件(延迟元件DL1)中的延迟时间的变化、或触发器(第一触发器FF1和第二触发器FF2)的设置时间和保持时间的变化产生的检测电压变化分布能够被视为是相同的。
此外，第一电路块11的温度与第二电路块21的温度能够被视为是相同的。相应地，第一电路块11的温度特征与第二电路块21的温度特征能够被视为是相同的。
由此，第一电路块11的检测速率分布大致等于第二电路块21的检测速率分布。在下面描述中，参考图3对第二电路块21的检测速率的分布特征进行描述。应注意，例如，大致相等的检测速率分布可以指相同的检测速率分布或指检测速率分布匹配90％或更高。
在图3中，例如，第一参考检测速率SH1指半导体设备(逻辑检测器100)的温度是20摄氏度、而阈值电压是0.6[V]的情况下的温度特征。第二参考检测速率SH2指半导体设备(逻辑检测器100)的温度是30摄氏度的情况下的温度特征。进一步地，第三参考检测速率SH3指半导体设备(逻辑检测器100)的温度是40摄氏度的情况下的温度特征。
此处，描述了具有温度是20摄氏度的情况下的温度特征的第二参考检测速率SH2。例如，向半导体设备(逻辑检测器100)的第二电路块21供应参考电压，并且几十个第二检测电路20中的一些第二检测电路检测参考电压低于阈值电压0.6[V]。
第二检测速率计算单元25使用第二数量计算功能251计算检测所供应的参考电压低于阈值电压0.6[V]的第二检测电路的数量。第二检测速率计算单元25使用第二检测速率计算功能252计算检测阈值电压低于阈值电压0.6[V]的第二检测电路20的数量相对于多个第二检测电路20的总数量的第二检测速率。
在图3中，例如，多个第二检测电路20中的每个第二检测电路并未检测到输入电压低于0.6[V]且输入电压为1.1[V]至0.8[V]，并且因此，第二检测速率是0％。然后，所供应的输入电压低于0.8[V]，并且例如，当输入电压是0.7[V]时，预定数量的第二检测电路20检测输入电压低于阈值电压0.6[V]。因此，此时的第二检测速率是10％。进一步地，当输入电压是0.65[V]时，预定数量的第二检测电路20检测输入电压低于阈值电压0.6[V]，并且第二检测速率是20％。同样，当输入电压是0.6[V]时，第二检测速率是30％。进一步地，当输入电压是0.55[V]时，第二检测速率是60％。
如上所述，向第二电路块21供应参考电压，并且第二检测速率计算单元25计算检测所供应的参考电压低于阈值电压0.6[V]的第二检测电路20的数量相对于多个第二检测电路20的总数量的第二检测速率。
由此，在半导体设备(逻辑检测器100)中，第二检测速率计算单元25能够计算每个参考电压在预定温度(例如，30摄氏度)下的检测速率。
[逻辑检测器的操作]
接着，对逻辑检测器100的操作进行描述。例如，第一电路块11设置在诸如CPU或DSP等处理电路中(未示出)。第一电路块11监测被供应至处理电路(未示出)的输入电压。
首先，第一电路块11中所包括的多个第一检测电路10中的每个第一检测电路检测被供应至处理电路(未示出)的输入电压是否具有在处理电路(未示出)处执行正常操作的保证操作范围之外的值。
第一检测速率计算单元15使用第一数量计算功能151计算检测输入电压具有保证操作范围之外的值的第一检测电路10的数量。然后，第一检测速率计算单元15使用第一检测速率计算功能152计算所检测的第一检测电路10的数量相对于多个第一检测电路10的总数量的第一检测速率。
此处，例如，多个第一检测电路10的总数量是100。进一步地，例如，处理电路(未示出)的保证操作范围(额定值)为1.5[V]至0.6[V]。应注意，保证操作范围(额定值)指能够稳定地使用处理电压的电压并且设置有所允许的一些余量。因此，即使超过保证操作范围(额定值)，也能够暂时使用处理电路。
多个第一检测电路10中的每个第一检测电路与处理电路(未示出)的系统时钟同步并且检测被供应至处理电路(未示出)的输入电压是否具有在处理电路(未示出)处执行正常操作的保证操作范围之外的值。应注意，处理电路(未示出)的温度是30摄氏度，并且应用图3中所示的第二参考检测速率SH2的分布特征。
例如，在输入电压是0.8[V]的情况下，100个第一检测电路10没有检测到输入电压在保证操作范围之外，相应地，第一检测速率计算单元15计算第一检测速率为0％。
例如，当输入电压暂时从0.8[V]下降时，100个第一检测电路10中的每个第一检测电路则检测被供应至处理电路(未示出)的输入电压是否具有其中在处理电路(未示出)处执行正常操作的保证操作范围之外的值(0.6[V])。
例如，当检测100个第一检测电路10中的20个第一检测电路10已经检测到输入电压具有保证操作范围之外的值(0.6[V])时，第一检测速率计算单元15计算第一检测速率为20％。进一步地，例如，当检测100个第一检测电路10中的30个第一检测电路10已经检测到输入电压具有保证操作范围之外的值(0.6[V])时，第一检测速率计算单元15计算第一检测速率为30％。
与被供应至处理电路(未示出)的系统时钟同步，比较确定单元30对第一检测速率计算单元15的第一检测速率与第二检测速率计算单元25的第二检测速率进行比较。当第一检测速率大致等于或高于第二检测速率时，比较确定单元30则确定输入电压的值等于或小于阈值电压(0.6[V])的值。
应注意，还将被输入至处理电路(未示出)的系统时钟输入至第二电路块21，并且多个第二检测电路20中的每个第二检测电路与处理电路(未示出)的系统时钟同步。
此处，例如，在阈值电压是0.6[V]的情况下，第二检测速率计算单元25计算所检测的第二检测速率20的数量相对于多个第二检测电路20的总数量的第二检测速率为30％。
另一方面，在第一检测速率计算单元15中，第一检测速率由于被供应至处理电路(未示出)的输入电压而发生波动。当第一检测速率计算单元15的第一检测速率从0％改变成30％或更高时，比较确定单元30确定处理电路(未示出)的输入电压的值等于或小于阈值电压的值(0.6[V])。
如上所述，根据本技术的第一实施方式的逻辑检测器100包括第一检测速率计算单元15、第二检测速率计算单元25、以及比较确定单元30。
第一检测速率计算单元15计算所检测的第一检测电路10的数量相对于多个第一检测电路10的总数量的第一检测速率。此外，第二检测速率计算单元25计算所检测的第二检测电路20的数量相对于多个第二检测电路20的总数量的第二检测速率。然后，比较确定单元30对第一检测速率与第二检测速率进行比较，并且当第一检测速率大致等于或高于第二检测速率时，确定输入电压的值等于或小于阈值电压的值。
利用该布置，当第一检测速率大致等于或高于第二检测速率时，逻辑检测器100能够确定被供应至处理电路的输入电压等于或小于阈值电压的值(例如，0.6[V])。
由此，当确定被供应至诸如CPU或DSP等处理电路(未示出)的输入电压等于或低于阈值电压的值(例如，0.6[V])时，逻辑检测器100能够停止由CPU或DSP执行的处理、或使此刻的计算结果无效。
具体地，当第一检测速率与第二检测速率大致相等时，比较确定单元30能够确定输入电压的值大致等于阈值电压的值。
即，例如，当第一检测速率大致等于30％的第二检测速率时，逻辑检测器100的比较确定单元30能够确定被供应至诸如CPU或DSP等处理电路(未示出)的输入电压大致等于阈值电压的值(0.6[V])。
应注意，将被供应至处理电路(未示出)的输入电压描述为从外部供应的电源电压的实施例，但并不局限于此。例如，被供应至处理电路的输入电压可以是半导体设备(集成电路)内所产生的电压、或可以是与其他处理电路共享电源的共享电源。
<3.第二实施方式(检测器的实例2)>
接着，根据本技术的第二实施方式的检测器是与第一实施方式相同的检测器，但是，检测器包括参考电压生成电路，输入电压是电源电压，参考电压生成电路根据所供应的电源电压生成预定参考电压，多个第一检测电路中的每个第一检测电路利用与用于操作处理电路的系统时钟的频率大致相等的频率的时钟进行操作，多个第二检测电路中的每个第二检测电路利用比系统时钟的频率更低频率的时钟进行操作，并且比较确定单元利用与系统时钟的频率大致相等的频率的时钟进行操作并且对第一检测速率和第二检测速率进行比较。
利用根据本技术的第二实施方式的检测器，能够基于预定的参考电压计算第二检测速率。由此，即使因电源电压的减少导致逻辑元件中的延迟时间由于外部因素而发生变化，也能够检测到保证操作电压范围之外的输入电压。
现参考图4对作为根据本技术的第二实施方式的检测器的实施例的逻辑检测器100a进行描述。应注意，以与第一实施方式中相同的参考标号表示与第一实施方式相同的部件，并且根据需要，不对其说明进行重复。
根据本技术的第二实施方式的逻辑检测器100a与第一实施方式的逻辑检测器100相同，但是，进一步包括了参考电压生成电路40。将电源电压VDD1供应至处理电路(未示出)，并且将电源电压VDD1供应至第一电路块11。参考电压生成电路40根据从外部供应的电源电压VDD2而生成预定参考电压。
如图4中所示，将电源电压分别从不同的电源供应至第一电路块11和第二电路块21a。将电源电压VDD1供应至第一电路块11，并且将电源电压VDD1供应至第一电路块11中所包括的多个第一检测电路10中的每个第一检测电路。
同时，将电源电压VDD2供应至参考电压生成电路40。参考电压生成电路40根据电源电压VDD2生成预定参考电压、并且将所生成的预定参考电压供应至第二电路块21a。因此，将预定参考电压供应至第二电路块21a中所包括的多个第二检测电路20中的每个第二检测电路。
此外，在根据第二实施方式的逻辑检测器100a中，第一电路块11与第二电路块21a作为根据第一实施方式的逻辑检测器100形成于同一半导体设备(同一集成电路)中。
相应地，在其中安装有第一电路块11和第二电路块21a的半导体设备(附图中未示出的集成电路)中，第一电路块11和第二电路块21a能够被视为具有至少由电源电压的减少导致逻辑元件(延迟元件DL1)的延迟时间的变化、或触发器(第一触发器FF1和第二触发器FF2)的设置时间和保持时间的变化产生的相同检测电压变化分布。此外，第一电路块11的温度特征与第二电路块21a的温度特征能够被视为是相同的。
此处，在根据本技术的第二实施方式的逻辑检测器100a中，第一电路块11中所包括的多个第一检测电路10中的每个第一检测电路利用与用于操作处理电路(未示出)的系统时钟的频率大致相等的频率的时钟进行操作。另一方面，第二电路块21a中所包括的多个第二检测电路20中的每个第二检测电路利用比系统时钟的频率更低频率的时钟进行操作。
进一步地，比较确定单元30利用与系统时钟的频率大致相等的频率的时钟进行操作并且对第一检测速率和第二检测速率进行比较。
将预定参考电压供应至第二电路块21a。并且第二电路块21a具有图3中所示的分布特征。由此，能够使得计算第二检测速率的次数比计算第一电路块11的第一检测速率的次数更少，并且能够间歇地计算第二检测速率。具体地，将具有第一电路块11中所包括的多个第一检测电路10中的每个第一检测电路的时钟的频率的一半或三分之一的频率的时钟输入至第二电路块21a中所包括的多个第二检测电路20中的每个第二检测电路。因此，逻辑检测器100a能够将计算第二检测速率的次数减少至一半或三分之一。
与第一电路块11中的检测操作相比较，利用该布置，逻辑检测器100a能够减少与第二电路块21a中的时钟同步的检测操作，并且由此，能够降低功耗。
此外，逻辑检测器100a能够将图3中所示的分布特征作为已知数据进行处理。例如，逻辑检测器100a的第二电路块21一旦检测预定参考电压是否低于阈值电压，并且第二检测速率计算单元25计算第二检测速率。逻辑检测器100a则将通过第二检测速率计算单元25计算的第二检测速率作为比较性数据存储到数据存储单元(未示出)中。
由此，在根据本技术的第二实施方式的逻辑检测器100a中，比较确定单元30能够基于与系统时钟的频率大致相等的频率的时钟对利用与系统时钟的频率大致相等的频率的时钟所计算的第一检测速率和利用比系统时钟的频率更低频率的时钟所计算的第二检测速率进行比较。
当比较确定单元30确定第一检测速率大致等于或高于第二检测速率时，根据本技术的第二实施方式的逻辑检测器100a能够确定输入电压的值等于或低于阈值电压的值。
<4.第三实施方式(检测器的实例3)>
根据本技术的第三实施方式的电源电路是与第一实施方式相同的检测器，但是：检测器包括参考电压生成电路；输入电压是电源电压并且还被供应至参考电压生成电路；参考电压生成电路根据输入电压生成预定的参考电压；多个第一检测电路中的每个第一检测电路利用与用于操作处理电路的系统时钟的频率大致相等的频率的时钟进行操作；多个第二检测电路中的每个第二检测电路利用与系统时钟的频率大致相等的频率的时钟进行操作；当电源电压发生波动时，第一检测速率计算单元基于电源电压发生波动之后的电源电压而计算第一检测速率，并且第二检测速率计算单元基于电源电压发生波动之前的电源电压而计算第二检测速率；并且比较确定单元利用与系统时钟的频率大致相等的频率的时钟进行操作并且对基于电源电压发生波动之后的电源电压所计算第一检测速率和基于电源电压发生波动之前的电源电压所计算第二检测速率进行比较。
利用根据本技术的第三实施方式的检测器，即使输入电压的值暂时发生波动并且变成电源下垂、并且由电源电压的减少导致逻辑元件中的延迟时间由于外部因素而发生变化，也能够检测到保证操作电压范围之外的输入值。
现参考图5对作为根据本技术的第三实施方式的检测器的实施例的逻辑检测器100b进行描述。应注意，以与第一实施方式中相同的参考标号表示与第一实施方式相同的部件，并且根据需要，不对其说明进行重复。
根据本技术的第三实施方式的逻辑检测器100b包括参考电压生成电路40a。被供应至处理电路(未示出)的输入电压是电源电压VDD，并且将电源电压VDD供应至第一电路块11和参考电压电路40a。将电源电压VDD供应至第一电路块11中所包括的多个第一检测电路10中的每个第一检测电路。参考电压生成电路40a根据电源电压VDD生成预定参考电压并且将所生成的预定参考电压供应至第二电路块21a。因此，将预定参考电压供应至第二电路块21中所包括的多个第二检测电路20中的每个第二检测电路。
第一电路块11中所包括的多个第一检测电路10中的每个第一检测电路利用与用于操作处理电路(未示出)的系统时钟的频率大致相等的频率的时钟进行操作。第二电路块21中所包括的多个第二检测电路20中的每个第二检测电路利用与系统时钟的频率大致相等的频率的时钟进行操作。
当电源电压VDD(即，输入电压)发生波动时，第一检测速率计算单元15a基于电源电压VDD发生波动之后的电源电压而计算第一检测速率。第二检测速率计算单元25a基于电源电压VDD发生波动之前的电源电压而计算第二检测速率。然后，比较确定单元30a利用与系统时钟的频率大致相等的频率的时钟进行操作并且对基于电源电压VDD发生波动之后的电源电压所计算的第一检测速率和基于电源电压VDD发生波动之前的电源电压所计算的第二检测速率进行比较。
如图5中所示，向第一电路块11供应电源电压VDD，并且向第一电路块11中所包括的多个第一检测电路10中的每个第一检测电路供应电源电压VDD。
同时，还向参考电压生成电路40a供应电源电压VDD，并且参考电压生成电路40a根据电源电压VDD生成预定参考电压并且将所生成的预定参考电压供应至第二电路块21。由此，将预定参考电压供应至第二电路块21中所包括的多个第二电路块21中的每个第二电路块21。
此外，在根据第三实施方式的逻辑检测器100b中，第一电路块11和第二电路块21作为根据第一实施方式的逻辑检测器100形成在同一半导体设备(同一集成电路)中。
相应地，在其中安装有第一电路块11和第二电路块21的半导体设备(附图中未示出的集成电路)中，第一电路块11和第二电路块21能够被视为具有至少由电源电压的减少使逻辑元件(延迟元件DL1)产生的延迟时间的变化、或触发器(第一触发器FF1和第二触发器FF2)的设置时间和保持时间的变化产生的相同检测电压变化分布。此外，第一电路块11的温度特征与第二电路块21的温度特征能够被视为是相同的。
此处，在根据本技术的第三实施方式的逻辑检测器100b中，多个第一检测电路10中的每个第一检测电路利用与用于操作处理电路(未示出)的系统时钟的频率大致相等频率的时钟进行操作。多个第二检测电路20中的每个第二检测电路利用与系统时钟的频率大致相等频率的时钟进行操作。
在这种情况下，例如，如果电源电压VDD中发生电源下垂并且电源电压VDD发生波动，则波动可能影响由参考电压生成电路40a生成的预定参考电压。具体地，当所供应的电源电压VDD暂时下降时，由参考电压生成电路40a生成的预定参考电压也可能暂时下降。
因此，当电源电压VDD发生波动时，第一检测速率计算单元15a基于电源电压VDD发生波动之后的电源电压而计算第一检测速率。同时，第二检测速率计算单元25a基于电源电压VDD发生波动之前的电源电压而计算第二检测速率。然后，比较确定单元30a利用与系统时钟的频率大致相等的频率的时钟进行操作并且对基于电源电压VDD发生波动之后的电源电压所计算的第一检测速率和基于电源电压VDD发生波动之前的电源电压所计算的第二检测速率进行比较。
利用该布置，即使因电源电压VDD的减少导致逻辑元件中的延迟时间由于外部因素而发生变化，第三实施方式的逻辑检测器100b也能够消除电源下垂的影响并且检测到保证操作电压范围之外的输入电压。
例如，在第一电路块11和第二电路块21中，将电源下垂发生的时刻设置为系统时钟中的第n个时钟脉冲。然后，将电源下垂发生之前的时刻表达为第(n-1)个时钟脉冲或第(n-2)个时钟脉冲。相应地，比较确定单元30a能够使用电源下垂发生之前的该时刻作为基于电源电压VDD发生波动之前的电源电压所计算的第二检测速率。
当电源下垂发生时，比较确定单元30a还能够使用存储为第二实施方式中所阐明的已知数据(之前数据)的第二检测速率作为电源电压VDD发生波动之前所计算的第二检测速率。
比较确定单元30a通过比较基于电源电压VDD发生波动之后的电源电压所计算的第一检测速率和基于电源电压VDD发生波动之前的电源电压所计算的第二检测速率能够识别输入电压下降多少。
例如，在使用图3中所示的第二参考检测速率SH2并且第一检测速率是60％的情况下，比较确定单元30a能够确定被供应至第一电路块11(处理电路)的输入电压已经下降至0.55[V](见图3)。进一步地，在第一检测速率是20％的情况下，比较确定单元30a确定被供应至第一电路块11(处理电路)的输入电压已经下降至0.65[V](见图3)。
应注意，例如，关于通过比较确定单元30a进行比较的第二检测速率，还能够使用从移动平均获得的检测速率或作为特定电压范围内的中值的检测速率作为电源电压VDD发生波动之前所计算的第二检测速率。应注意，移动平均指通过将第二检测速率作为时间序列数据进行平滑化而获得的数据。
如上所述，即使，因电源电压VDD的减少导致逻辑元件中的延迟时间由于外部因素而发生变化，根据本技术的第三实施方式的逻辑检测器100b也能够检测到保证操作电压范围之外的输入电压。
应注意，根据本技术的实施方式并不局限于上述所述实施方式，并且在不偏离本技术的范围的情况下，可以对其作出各种改造。
此外，根据本技术的第一实施方式至第三实施方式并不局限于上述所述实施方式，并且在不偏离本技术的范围的情况下，可以对其作出各种改造。
进一步地，本说明书中所描述的有利效果仅是实施例，并且本技术的有利效果并不局限于此并且可以包括其他效果。
本技术还可以涵盖下述所述配置。
[1]一种检测器，包括：
多个第一检测电路；
第一检测速率计算单元；
多个第二检测电路；
第二检测速率计算单元；以及
比较确定单元；
其中，多个第一检测电路中的每个第一检测电路检测被供应至处理电路的输入电压是否具有在处理电路处执行正常操作的保证操作范围之外的值；
第一检测速率计算单元计算检测输入电压具有保证操作范围之外的值的第一检测电路的数量并且计算所检测的第一检测电路的数量相对于多个第一检测电路的总数量的第一检测速率；
多个第二检测电路中的每个第二检测电路检测所供应的预定参考电压是否低于用于确定保证操作范围的阈值电压；
第二检测速率计算单元计算检测预定参考电压低于阈值电压的第二检测电路的数量并且计算所检测的第二检测电路的数量相对于多个第二检测电路的总数量的第二检测速率；并且
比较确定单元对第一检测速率与第二检测速率进行比较，并且当第一检测速率大致等于或高于第二检测速率时，确定输入电压的值等于或小于阈值电压的值。
[2]根据[1]所述的检测器，其中，当第一检测速率与第二检测速率大致相等时，比较确定单元确定输入电压的值与阈值电压的值大致相等。
[3]根据[1]或[2]所述的检测器，其中，
多个第一检测电路中的每个第一检测电路形成第一逻辑电路组；
多个第二检测电路中的每个第二检测电路形成第二逻辑电路组；并且
第一逻辑电路组与第二逻辑电路组具有大致相同的配置。
[4]根据[3]所述的检测器，其中，
第一逻辑电路组与第二逻辑电路组各自包括第一触发器、第二触发器以及延迟元件；并且
延迟元件设置在第一触发器的输出与第二触发器的输入之间。
[5]根据[1]至[4]中任一项所述的检测器，还包括参考电压生成电路，
其中，输入电压是电源电压；
参考电压生成电路根据所供应的电源电压生成预定参考电压；
多个第一检测电路中的每个第一检测电路利用与操作处理电路的系统时钟的频率大致相等频率的时钟进行操作；
多个第二检测电路中的每个第二检测电路利用比系统时钟的频率更低频率的时钟进行操作；并且
比较确定单元利用与系统时钟的频率大致相等的频率的时钟进行操作、并且对第一检测速率和第二检测速率进行比较。
[6]根据[1]至[4]中任一项所述的检测器，还包括参考电压生成电路，
其中，输入电压是电源电压并且还被供应至参考电压生成电路；
参考电压生成电路根据输入电压生成预定参考电压；
多个第一检测电路中的每个第一检测电路利用与操作处理电路的系统时钟的频率大致相等频率的时钟进行操作；
多个第二检测电路中的每个第二检测电路利用与系统时钟的频率大致相等频率的时钟进行操作；
当电源电压发生波动时，第一检测速率计算单元基于电源电压发生波动之后的电源电压而计算第一检测速率，并且第二检测速率计算单元基于电源电压发生波动之前的电源电压而计算第二检测速率；并且
比较确定单元利用与系统时钟的频率大致相等的频率的时钟进行操作、并且对基于电源电压发生波动之后的电源电压所计算的第一检测速率与基于电源电压发生波动之前的电源电压所计算的第二检测速率进行比较。
参考标号列表
10 第一检测电路
11 第一电路块
15 第一检测速率计算单元
20 第二检测电路
21 第二电路块
25 第二检测速率计算单元
30 比较确定单元
40 参考电压生成电路。

Claims (6)

1.一种检测器，包括：
多个第一检测电路；
第一检测速率计算单元；
多个第二检测电路；
第二检测速率计算单元；以及
比较确定单元；
其中，所述多个第一检测电路中的每个第一检测电路检测被供应至处理电路的输入电压是否具有在所述处理电路处执行正常操作的保证操作范围之外的值；
所述第一检测速率计算单元计算检测所述输入电压具有所述保证操作范围之外的值的所述第一检测电路的数量并且计算所检测的所述第一检测电路的数量相对于所述多个第一检测电路的总数量的第一检测速率；
所述多个第二检测电路中的每个第二检测电路检测所供应的预定参考电压是否低于用于确定所述保证操作范围的阈值电压；
所述第二检测速率计算单元计算检测所述预定参考电压低于所述阈值电压的所述第二检测电路的数量并且计算所检测的所述第二检测电路的数量相对于所述多个第二检测电路的总数量的第二检测速率；并且
所述比较确定单元对所述第一检测速率与所述第二检测速率进行比较，并且当所述第一检测速率大致等于或高于所述第二检测速率时，确定所述输入电压的所述值等于或小于所述阈值电压的值。
2.根据权利要求1所述的检测器，其中，当所述第一检测速率与所述第二检测速率大致相等时，所述比较确定单元确定所述输入电压的所述值与所述阈值电压的所述值大致相等。
3.根据权利要求1所述的检测器，其中，
所述多个第一检测电路中的每个第一检测电路形成第一逻辑电路组；
所述多个第二检测电路中的每个第二检测电路形成第二逻辑电路组；并且
所述第一逻辑电路组与所述第二逻辑电路组具有大致相同的配置。
4.根据权利要求3所述的检测器，其中，
所述第一逻辑电路组与所述第二逻辑电路组各自包括第一触发器、第二触发器以及延迟元件；并且
所述延迟元件设置在所述第一触发器的输出与所述第二触发器的输入之间。
5.根据权利要求1所述的检测器，还包括参考电压生成电路，
其中，所述输入电压是电源电压；
所述参考电压生成电路根据所供应的所述电源电压生成所述预定参考电压；
所述多个第一检测电路中的每个第一检测电路利用与操作所述处理电路的系统时钟的频率大致相等频率的时钟进行操作；
所述多个第二检测电路中的每个第二检测电路利用比所述系统时钟的频率更低频率的时钟进行操作；并且
所述比较确定单元利用与所述系统时钟的频率大致相等的频率的时钟进行操作、并且对所述第一检测速率和所述第二检测速率进行比较。
6.根据权利要求1所述的检测器，还包括参考电压生成电路，
其中，所述输入电压是电源电压并且还被供应至所述参考电压生成电路；
所述参考电压生成电路根据所述输入电压生成所述预定参考电压；
所述多个第一检测电路中的每个第一检测电路利用与操作所述处理电路的系统时钟的频率大致相等频率的时钟进行操作；
所述多个第二检测电路中的每个第二检测电路利用与所述系统时钟的频率大致相等频率的时钟进行操作；
当所述电源电压发生波动时，所述第一检测速率计算单元基于所述电源电压发生波动之后的所述电源电压而计算所述第一检测速率，并且所述第二检测速率计算单元基于所述电源电压发生波动之前的所述电源电压而计算所述第二检测速率；并且
所述比较确定单元利用与所述系统时钟的频率大致相等的频率的时钟进行操作、并且对基于所述电源电压发生波动之后的所述电源电压所计算的所述第一检测速率与基于所述电源电压发生波动之前的所述电源电压所计算的所述第二检测速率进行比较。
CN202080011701.9A 2019-02-12 2020-01-08 检测器 Active CN113366324B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-022296 2019-02-12
JP2019022296A JP2020128947A (ja) 2019-02-12 2019-02-12 検出器
PCT/JP2020/000211 WO2020166234A1 (ja) 2019-02-12 2020-01-08 検出器

Publications (2)

Publication Number Publication Date
CN113366324A CN113366324A (zh) 2021-09-07
CN113366324B true CN113366324B (zh) 2023-10-03

Family

ID=72045525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080011701.9A Active CN113366324B (zh) 2019-02-12 2020-01-08 检测器

Country Status (4)

Country Link
US (1) US11714110B2 (zh)
JP (1) JP2020128947A (zh)
CN (1) CN113366324B (zh)
WO (1) WO2020166234A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2092848A (en) * 1981-01-31 1982-08-18 Ml Engineering Plymouth Ltd Voltage level detector circuit
JPH10282159A (ja) * 1997-04-04 1998-10-23 Yazaki Corp 車両の異常電流検出方法及び車両の異常電流検出装置並びに車両用電源供給装置
JPH11311654A (ja) * 1998-04-28 1999-11-09 Yazaki Corp 車両用ワイヤハーネスの異常電流検出方法及びその装置
US6246272B1 (en) * 1993-01-29 2001-06-12 Ricoh Company, Ltd. Power supply voltage detecting apparatus
CN104639157A (zh) * 2013-11-14 2015-05-20 富士通半导体股份有限公司 定时调整电路和半导体集成电路装置
JP2018078357A (ja) * 2016-11-07 2018-05-17 ソニー株式会社 半導体集積回路、および、半導体集積回路の制御方法
CN108291941A (zh) * 2015-11-30 2018-07-17 株式会社Lg化学 用于检测由于未知放电电流导致的电池单元故障的装置和方法
CN108351679A (zh) * 2015-11-10 2018-07-31 索尼半导体解决方案公司 电子装置、控制电路以及控制电子装置的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01216271A (ja) * 1988-02-25 1989-08-30 Matsushita Electric Ind Co Ltd 電圧検出回路
JPH06130093A (ja) * 1992-10-16 1994-05-13 Sony Corp 電源電圧検出装置
US6882238B2 (en) 2003-03-21 2005-04-19 Intel Corporation Method and apparatus for detecting on-die voltage variations
JP4925630B2 (ja) * 2005-09-06 2012-05-09 株式会社アドバンテスト 試験装置および試験方法
US8368385B2 (en) 2009-09-25 2013-02-05 Intel Corporation Methods and systems to detect voltage changes within integrated circuits
US8896349B2 (en) * 2011-06-16 2014-11-25 Freescale Semiconductor, Inc. Low voltage detector
US9541603B2 (en) * 2013-07-10 2017-01-10 Apple Inc. Method and apparatus for power glitch detection in integrated circuits
JP6122720B2 (ja) * 2013-07-17 2017-04-26 ルネサスエレクトロニクス株式会社 電源電圧遷移照合回路、電源電圧遷移照合方法、及び半導体集積回路
US9383407B2 (en) * 2013-10-16 2016-07-05 Apple Inc. Instantaneous IR drop measurement circuit
US10436856B2 (en) * 2015-12-24 2019-10-08 Asahi Kasei Microdevices Corporation Magnetic sensor apparatus and current sensor apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2092848A (en) * 1981-01-31 1982-08-18 Ml Engineering Plymouth Ltd Voltage level detector circuit
US6246272B1 (en) * 1993-01-29 2001-06-12 Ricoh Company, Ltd. Power supply voltage detecting apparatus
JPH10282159A (ja) * 1997-04-04 1998-10-23 Yazaki Corp 車両の異常電流検出方法及び車両の異常電流検出装置並びに車両用電源供給装置
JPH11311654A (ja) * 1998-04-28 1999-11-09 Yazaki Corp 車両用ワイヤハーネスの異常電流検出方法及びその装置
CN104639157A (zh) * 2013-11-14 2015-05-20 富士通半导体股份有限公司 定时调整电路和半导体集成电路装置
CN108351679A (zh) * 2015-11-10 2018-07-31 索尼半导体解决方案公司 电子装置、控制电路以及控制电子装置的方法
CN108291941A (zh) * 2015-11-30 2018-07-17 株式会社Lg化学 用于检测由于未知放电电流导致的电池单元故障的装置和方法
JP2018078357A (ja) * 2016-11-07 2018-05-17 ソニー株式会社 半導体集積回路、および、半導体集積回路の制御方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GOMINA Kamil et al..Power supply glitch attacks: design and evaluation of detection circuits . Proceedings of the 2014 IEEE International Symposium on Hardware-Oriented Security and Trust (Host).2014,第136-141页. *

Also Published As

Publication number Publication date
WO2020166234A1 (ja) 2020-08-20
CN113366324A (zh) 2021-09-07
US11714110B2 (en) 2023-08-01
JP2020128947A (ja) 2020-08-27
US20220026473A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
US9772375B2 (en) High sensitivity digital voltage droop monitor for integrated circuits
US9760672B1 (en) Circuitry and method for critical path timing speculation to enable process variation compensation via voltage scaling
KR102134527B1 (ko) 디지털 저전압 검출 및 제어를 위한 방법 및 장치
US9536038B1 (en) Method and algorithm for functional critical paths selection and critical path sensors and controller insertion
US9541591B2 (en) Periodic signal measurement using statistical sampling
US8847777B2 (en) Voltage supply droop detector
US9564883B1 (en) Circuitry and method for timing speculation via toggling functional critical paths
US8937496B1 (en) Clock monitor
US9564884B1 (en) Circuitry and method for measuring negative bias temperature instability (NBTI) and hot carrier injection (HCI) aging effects using edge sensitive sampling
EP2286256B1 (en) Dll for period jitter measurement
US20080129341A1 (en) Semiconductor apparatus
CN110908488A (zh) 电压下降监测电路及片上系统
US20170187358A1 (en) Semiconductor device
JP7453477B2 (ja) 適応電圧コントローラ
US10690721B2 (en) Adaptive glitch detector for system on a chip
US8008967B2 (en) Power supply voltage adjusting device
US9804231B2 (en) Power noise histogram of a computer system
US20120218034A1 (en) Voltage calibration method and apparatus
US7275011B2 (en) Method and apparatus for monitoring integrated circuit temperature through deterministic path delays
US6804793B2 (en) Manipulating an integrated circuit clock in response to early detection of an operation known to trigger an internal disturbance
US9536625B1 (en) Circuitry and method for critical path timing speculation in RAMs
CN113366324B (zh) 检测器
US7797131B2 (en) On-chip frequency response measurement
US11307244B2 (en) Adaptive voltage scaling methods and systems therefor
JP7053204B2 (ja) 遅延時間測定装置、半導体装置及び遅延時間の測定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant